JPS63307739A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ 細い線幅パターンの形成方法であって、被パターン処理
膜上に第１のマスク材料膜を被着し、該第１のマスク材
料膜をパターンニングして、被パターン処理膜の残存パ
ターン部分を側面位置にした垂直段差を有するパターン
に形成する。次いで、第２のマスク材料膜を前記垂直段
差を含む表面に被着し、更に、該第２のマスク材料膜を
垂直にエツチングして、前記第１のマスク材料膜の側面
位置に該第２のマスク材料膜を残存させる。次いで、前
記第１のマスク材料膜を除去し、前記側面位置に残った
第２のマスク材料膜パターンをマスクにして前記被パタ
ーン処理膜をパターンニングする。

そうすれば、高スルーブツトで、サブミクロン級の微細
な線幅のパターンを形成することができる。

［産業上の利用分野］ 本発明は半導体装置の製造方法に係り、特に、微細な線
幅パターンの形成方法に関する。

ＩＣは高集積化、高密度化する程、高速に動作する等、
高性能化される利点があり、そのため、ＩＣを一層高集
積化・微細化する検討がなされている。従って、パター
ン形成方法はサブミクロン級の微細なパターンが形成で
きて、しかも、出来るだけ量産的で、高スループツトが
得られるパターン形成方法が望まれている。

［従来の技術と発明が解決しようとする問題点コ従来か
らのりソグラフィ技術としての紫外線露光法は処理能力
（スルーブツト）が高い利点があるが、一方、光の回折
やマスク　（レチクルを含む）作製の限界から、精々５
０００人程度の幅パターンが限度とされている。

第４図はその従来の問題点を説明する図で、同図は従来
の紫外線露光法のうち、最も高スループツトが得られる
密着露光法を示す断面図である。

図中の１は半導体基板、２は被パターン処理膜。

３はその上に塗布したレジスト膜、４はマスク基板、５
はマスク基板面のクロムパターン（遮光パターン）で、
矢印は光線（紫外光線）を示している。図示のように、
クロムパターン５を介してレジスト膜３に光を投射する
と、光の散乱や回折のためにクロムパターンの下まで光
が潜り込み、例えば、ポジレジストからなるレジスト膜
の場合にはクロムパターンより小さなレジストパターン
が形成される。また、逆に、ネガレジストからなるレジ
スト膜の場合にはクロムパターンの反転パターンより大
きなレジストパターンが形成されて、この紫外線露光法
によるパターン幅の限界は０．５μｍ程度とされている
。

従って、現在、電子ビーム露光法やＸ′ｆａ露光法など
のりソグラフィ技術が検討されているが、これらの電子
ビーム露光法やＸ線露光法などの新しいりソグラフィ技
術は装置が未だ完全なものとは云えず、且つ、高価であ
り、而も、スループットが低（て、大量生産向きでない
欠点がある。

本発明はこのような問題点を除去して、従来からの紫外
線露光法と同じく量産的で、高スループツトが得られ、
しかも、０．５μｍ程度のサブミクロンの微細パターン
が形成できるパターン形成方法を提案するものである。

［問題点を解決するための手段］ その目的は、被パターン処理膜上に第１のマスク材料膜
を被着し、該第１のマスク材料膜をパターンニングして
前記被パターン処理膜の残存パターン部分を側面位置に
した垂直段差部を有するパターンに形成する工程、次い
で、第２のマスク材料膜を前記垂直段差部を含む上面に
被着し、更に、該第２のマスク材料膜を垂直にエツチン
グし、前記第１のマスク材料膜の側面位置に該第２のマ
スク材料膜を残存させる工程、 次いで、前記第１のマスク材料膜を除去し、該第２のマ
スク材料膜をマスクにして被パターン処理膜をパターン
ニングする工程が含まれる半導体装置の製造方法によっ
て達成される。

［作用］ 即ち、本発明は、被パターン処理膜の残存パターン部分
を側面位置にした垂直段差をもつパターンを第１のマス
ク材料膜で形成し、その上に第２のマスク材料膜を被着
し、更に、それを垂直にエツチングして前記第１のマス
ク材料膜の側面位置に第２のマスク材料膜を残存させる
。そうして、前記第１のマスク材料膜を除去し、第２の
マスク材料膜をマスクにして下層の被パターン処理膜を
パターンニングする。

そうすれば、サブミクロン級の微細な線幅をもったパタ
ーンが形成でき、且つ、このような形成方法は量産的で
、高スループツトが得られる方法となる。

［実施例］ 以下、図面を参照して実施例によって詳細に説明する。

第１　ｍ（ａ）〜（ｆ）は本発明にかかる形成方法（１
）の形成工程順断面図を示しており、本例はＭＯＳトラ
ンジスタのシリコンゲート電極の形成方法の例である。

同図により順を追って説明すると、第１図（ａ）参照；
まず、半導体基板１１上に設けられた酸化シリコン（Ｓ
ｉ０２）膜１２（膜厚５００人程度量ゲート絶縁膜）の
上に、多結晶シリコン膜１３（膜厚４０００人程度１ゲ
ート電極となる被パターン処理膜）を被着し、その上に
５ｉ０２膜１４（ＰＳＧ膜も含む膜、膜厚数千度量度；
第１のマスク材料膜）を被着して、その５ｉ０２膜１４
をフォトプロセスによってパターンニングして前記多結
晶シリコン膜１３の残存パターン部分を側面位置にした
垂直段差を有するパターンに形成する。なお、５ｉ０２
膜１４は化学気相成長（ＣＶＤ）法で被着して、それを
パターンニングするためのフォトプロセスは高精度を必
要としない通常の紫外線露光法を用いる。

第１図（ｂ）参照；次いで、その垂直段差のある上面に
同じ＜　ＣＶＤ法で多結晶シリコン膜１５（膜厚２００
０人程度１第２のマスク材料膜）を被着する。そうする
と、多結晶シリコン膜１５は垂直段差の側面にも被覆性
良く被着する。

第１図（Ｃ）参照；次いで、多結晶シリコン膜１５を塩
素系ガスを反応ガスにしたりアクティブイオンエツチン
グ（ＲＩＥ）法で垂直にエツチングする。

そうすれば、多結晶シリコン膜１５は垂直段差の側面部
のみに残存して、他は除去される。また、その時、膜厚
２０００人の多結晶シリコン膜１５のみ除去されるよう
にコントロールエッチすることが必要になるが、露出し
た多結晶シリコン膜１３（被パターン処理膜）が若干エ
ツチング除去されても問題はない。

第１９（ｄ）参照；次イテ、５ｉＯ２Ｗ！Ａ１４　（第
１のマスク材料膜）を弗酸系のエツチング剤でエツチン
グして除去する。

第１図（８）参照；次いで、上記の残存した多結晶シリ
コン膜１５をマスクにして多結晶シリコン膜１３をＲＩ
Ｅ法で垂直にエツチングする。そうすれば、マスクの多
結晶シリコン膜１５も同時にエツチングされるが、コン
トロールエッチによってその下の多結晶シリコン膜１３
をゲート電極として残存させることができ、その幅は０
．２μｍ程度の微細な幅のパターンに形成することがで
きる。

第１図（ｆ）参照；次いで、ゲート電極をマスクとして
５ｉ０２膜１２をエツチングしてゲート絶縁膜に形成す
る。この工程は従来より知られている公知の方法である
。

上記のような形成方法によれば、例えば、電子ビーム露
光法のような、微細パターンを形成するりソグラフィ技
術を適用することなく、微細な幅のゲート電極配線を形
成することができる。

次に、第２図（ａ）〜（Ｉｌｌ）は本発明にかかる形成
方法（ＩＩ）の形成工程順断面図を示しており、同じく
シリコンゲート電極の形成方法であるが、シリコンゲー
ト電極の膜厚を更に精度良く制御できる改良法である。

第２図（ａ）参照；同じく、半導体基板１１の５ｉ０２
膜１２　＜ｙ、厚５００人程度度量−ト絶縁膜）の上に
、多結晶シリコン膜１３（膜厚４０００人程度１ゲート
電極となる被パターン処理膜）を被着して、その上に５
ｉ０２膜１４（膜厚数千度量度；第１のマスク材料膜）
を被着し、その５ｉ０２膜１４をフォトプロセスによっ
てパターンニングして垂直段差を有するパターンに形成
した後、酸化雰囲気中で熱処理して５ｉ０２膜１６を生
成する。そうすると、多結晶シリコン膜１３の表面に５
ｉ０２膜１６が生成され、この膜は多孔性の５ｉ０２膜
１４をも透過して、多結晶シリコン膜１３と５ｉ０２膜
１４の界面にも生成される。

第２図（ｂ）参照；次いで、その上面に多結晶シリコン
膜１５（膜厚２０００人程度１第２のマスク材料膜）を
被着して、更に、上記例と同様にＲＩＥ法で垂直にエツ
チングし、垂直段差の側面部のみに多結晶シリコン膜１
５を残存させる。その時、下層に５ｔ０２膜１６が存在
するために、精度の良いコントロールエッチは不必要に
なって、多結晶シリコン膜１３はエツチングされず、そ
のまま当初からの膜厚が維持される。

第２図（Ｃ）参照；次いで、５ｉ０２膜１４（第１のマ
スク材料膜）を弗酸系のエツチング剤でエツチングして
除去する。この時、５ｉ０２膜１４は多孔性であり、５
ｉ０２膜１６は緻密性なので、エツチング速度が５〜８
倍程度異なり、５ｉ０２膜１６は残存する。

次いで、残存した多結晶シリコン膜１５をマスクにして
５ｉ０２膜１６をＲＩＥ法で垂直にエツチングする。

第２図（ｄ）参照；次いで、上記の残存した多結晶シリ
コン膜１５をマスクにして多結晶シリコン膜１３をＲＩ
Ｅ法で垂直にエツチングする。その時にも、５ｉ０２膜
１６の存在によってコントロールエッチの微細な調整が
緩和されて、且つ、多結晶シリコン膜１３からなるゲー
ト電極の膜厚が精度良く形成される。

第２図（ｅ）参照；次いで、ゲート電極をマスクにして
５ｉ０２膜１６および５ｉ０２膜１２をエツチングして
ゲート絶縁膜を形成する。

このような形成方法にすれば、幅０．２μｍ程度の微細
幅のゲート電極配線が一層精度良く形成される。

更に、第３図（ａ）〜（ｄ）は本発明にかかる形成方法
（ＩＩＩ）の形成工程順図を示している。上記の形成方
法は微細なゲート電極配線を形成するだけの方法を説明
したが、本実施例は広い面積の必要な接続電極をも同時
に形成する方法を説明する。

第３図（ａ）参照；同様に、半導体基板１１上の５ｉ０
２膜１２　（ゲート絶縁膜およびフィールド絶縁膜）の
上に、多結晶シリコン膜１３　（ｌＩ！厚４０００人程
度；ゲート電極）を被着し、その上に５ｉ０２膜１７を
被着し、その５ｉ０２膜をフォトプロセスによってパタ
ーンニングして接続電極部を被覆するパターンに作製す
る。

第３図（ｂ）参照；次いで、その上に５ｉ０２膜１４（
膜厚数千度量度；第１のマスク材料膜）を被着し、その
５ｉ０２膜１４をフォトプロセスによってパターンニン
グして垂直段差を有するパターンに形成する。その際、
５ｉ０２膜１７の膜厚を十分厚く設定しておれば、５ｉ
０２膜１４がパターンニングされ、多結晶シリコン膜１
３の表面が露出しても５ｉ０２膜１７は残存している。

また、上記の接続電極を被覆する５ｉ０２膜１７のパタ
ーン中央に垂直段差が位置するようにパターンニングす
る。

第３図（Ｃ）参照；次いで、上記例と同様に多結晶シリ
コン膜１５（膜厚２０００人程度２第２のマスク材料膜
）を被着して、更に、ＲＩＥ法で垂直にエツチングして
、垂直段差の側面部のみに多結晶シリコン膜１５を残存
させ、しかる後に５ｉ０２膜１４をエツチング除去する
。この際、５ｉ０２膜１７の膜厚は十分厚く設定しであ
るので、５ｉ０２膜１４がエツチング除去され多結晶シ
リコン膜１３の表面が露出した状態でも５１０２ｗ１４
１７は残存している。そうすると、図示のように、多結
晶シリコン膜１５のパターンが形成され、且つ、上記の
接続電極を被覆する５ｉ０２膜１７のパターンも、その
下に残存した形状になる。

第３図（ｄ）参照；次いで、上記の多結晶シリコン膜１
５をマスクにして多結晶シリコン膜１３をＲＩＥ法で垂
直にエツチングする。そうすると、微細な幅の多結晶シ
リコン膜１３からなるゲート電極が形成されると共に、
５ｉ０２膜１７の介在によって接続電極部分にも多結晶
シリコン膜が残存して、接続電極が形成される。

このような形成方法を採れば、幅０．２μｍ程度ゲート
電極と共に広い面積の接続電極を同時に形成することが
できる。

以上のように、本発明によれば、高価な装置のりソグラ
フイ技術を用いることなく、微細なツマターンを半導体
基板全面の一括処理により高スループツトで形成するこ
とができる。

［発明の効果］ 上記の説明から明らかなように、本発明によれば極めて
微細な幅のパターンが高スループ・ノドで得られる利点
があり、ＩＣなど、半導体装置の低廉化に顕著に寄与す
るものである。

【図面の簡単な説明】

第１図（ａｌ〜（ｆ）は本発明にかかる形成方法（Ｉ）
の形成工程順断面図、 第２図（ａ）〜（ｅ）は本発明にかかる形成方法（ＩＩ
）の形成工程順断面図、 第３図（ａ）〜（ｄ）は本発明にかかる形成方法（Ｉ［
［）の形成工程順図、 第４図は従来の問題点を説明する図である。 図において、 １．１１は半導体基板、 １２は５ｉ０２膜（ゲート絶縁膜）、 １３は多結晶シリコン膜（ゲート電極；被パターン処理
膜）、 １４は５ｉ０２膜（Ｐ　Ｓ　Ｇを含む膜；第１のマスク
材料膜）、 １５は多結晶シリコン膜（第２のマスク材料膜）、１６
、１７は５ｉ０２膜 を示している。 浄発呵１■・ｐ・５形べオス（Ｊ）−エネ！傾肘面ａ第
１図 １４５ｉＯｚ榎 ７杢必θ小ユなＮ形へ方汁（■シＩ祥ｌプロ左面国第２
ＩＡ 役釆。ｒｎ居文を談明１３の 第４図

Claims (1)

1. 【特許請求の範囲】 　被パターン処理膜上に第１のマスク材料膜を被着し、
   該第１のマスク材料膜をパターンニングして前記被パタ
   ーン処理膜の残存パターン部分を側面位置にした垂直段
   差部を有するパターンに形成する工程、 次いで、第２のマスク材料膜を前記垂直段差部を含む上
   面に被着し、更に、該第２のマスク材料膜を垂直にエッ
   チングして、前記第１のマスク材料膜の側面位置に該第
   ２のマスク材料膜を残存させる工程、 次いで、前記第１のマスク材料膜を除去し、該第２のマ
   スク材料膜をマスクにして前記被パターン処理膜をパタ
   ーンニングする工程が含まれてなることを特徴とする半
   導体装置の製造方法。