JPH04364726A - パターン形成方法 - Google Patents
パターン形成方法Info
- Publication number
- JPH04364726A JPH04364726A JP16892491A JP16892491A JPH04364726A JP H04364726 A JPH04364726 A JP H04364726A JP 16892491 A JP16892491 A JP 16892491A JP 16892491 A JP16892491 A JP 16892491A JP H04364726 A JPH04364726 A JP H04364726A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- semiconductor substrate
- thin film
- forming method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007261 regionalization Effects 0.000 title description 4
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000010409 thin film Substances 0.000 claims abstract description 36
- 239000010408 film Substances 0.000 claims abstract description 34
- 238000001312 dry etching Methods 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 16
- 239000000463 material Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 51
- 239000004065 semiconductor Substances 0.000 claims description 46
- 150000002500 ions Chemical class 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 18
- 229910052681 coesite Inorganic materials 0.000 abstract 3
- 229910052906 cristobalite Inorganic materials 0.000 abstract 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 229910052682 stishovite Inorganic materials 0.000 abstract 3
- 229910052905 tridymite Inorganic materials 0.000 abstract 3
- 229920002120 photoresistant polymer Polymers 0.000 description 25
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 238000010586 diagram Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
において、半導体基板上に微細パターンを形成するパタ
ーン形成方法に関し、特に半導体基板上に設けられたレ
ジストを異方性ドライエッチングによりオーバーハング
形状を形成し、そのオーバーハング形状を利用して半導
体基板上に微細パターンを形成するパターン形成方法に
関する。
において、半導体基板上に微細パターンを形成するパタ
ーン形成方法に関し、特に半導体基板上に設けられたレ
ジストを異方性ドライエッチングによりオーバーハング
形状を形成し、そのオーバーハング形状を利用して半導
体基板上に微細パターンを形成するパターン形成方法に
関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法において、
半導体基板上に微細パターンを形成する方法としては、
フォトレジストを半導体基板上へパターニングし、それ
をマスクとして下地薄膜をエッチング加工し、そのプロ
セスを繰り返すことによりパターン形成する方法、ある
いはフォトレジストを半導体基板上へパターニングする
ことにより必然的に生じるそのオーバーハング形状を利
用した、いわゆるリフトオフ法によりパターン形成する
方法がある。
半導体基板上に微細パターンを形成する方法としては、
フォトレジストを半導体基板上へパターニングし、それ
をマスクとして下地薄膜をエッチング加工し、そのプロ
セスを繰り返すことによりパターン形成する方法、ある
いはフォトレジストを半導体基板上へパターニングする
ことにより必然的に生じるそのオーバーハング形状を利
用した、いわゆるリフトオフ法によりパターン形成する
方法がある。
【０００３】図３（ａ） 〜（ｄ） は上記前者による
フォトレジストをマスクとして下地薄膜をエッチング加
工しパターン形成を行う工程を示す図であり、図におい
て、１は半導体基板、６は被エッチング薄膜、８はレジ
ストパターンである。
フォトレジストをマスクとして下地薄膜をエッチング加
工しパターン形成を行う工程を示す図であり、図におい
て、１は半導体基板、６は被エッチング薄膜、８はレジ
ストパターンである。
【０００４】次にエッチング加工によるパターン形成方
法について説明する。まず図３（ａ）に示すように半導
体基板１上全面に被エッチング薄膜６を形成する。次に
フォトリソグラフィー工程にて、薄膜６上に図３（ｂ）
に示す所望のレジストパターン８をパターニングする
。このフォトレジストパターン８をマスクとして下地薄
膜６を図３（ｃ） に示すようにエッチング加工し、最
後にレジストパターン８通りの図３（ｄ） に示す薄膜
パターン６を形成する。
法について説明する。まず図３（ａ）に示すように半導
体基板１上全面に被エッチング薄膜６を形成する。次に
フォトリソグラフィー工程にて、薄膜６上に図３（ｂ）
に示す所望のレジストパターン８をパターニングする
。このフォトレジストパターン８をマスクとして下地薄
膜６を図３（ｃ） に示すようにエッチング加工し、最
後にレジストパターン８通りの図３（ｄ） に示す薄膜
パターン６を形成する。
【０００５】また図４（ａ） 〜（ｃ） は上記後者に
よるフォトレジストのオーバーハング形状を利用したリ
フトオフ法によりパターン形成を行う工程を示す図であ
り、図において、８ａはフォトレジストパターン、９は
フォトレジストパターン８ａ上の薄膜、１０は半導体基
板１上の薄膜である。
よるフォトレジストのオーバーハング形状を利用したリ
フトオフ法によりパターン形成を行う工程を示す図であ
り、図において、８ａはフォトレジストパターン、９は
フォトレジストパターン８ａ上の薄膜、１０は半導体基
板１上の薄膜である。
【０００６】次にリフトオフ法によるパターン形成方法
について説明する。まず半導体基板１上全面にフォトレ
ジスト８ａを形成し、次にフォトリソグラフィー工程に
て図４（ａ） に示すようなオーバーハング形状のレジ
ストパターン８ａが必然的に形成される。次に薄膜９を
半導体基板１上全面にまわり込みの少ない蒸着方法、即
ち図４（ｂ） に示すようにレジストパターン８ａ上の
薄膜９と半導体基板１上の薄膜１０とが繋がらないよう
に蒸着する。最後にレジストパターン８ａ上の薄膜９を
リフトオフし、レジストパターン８ａのない部分、即ち
半導体基板１上にのみ図４（ｃ） に示す薄膜１０をパ
ターン形成する。
について説明する。まず半導体基板１上全面にフォトレ
ジスト８ａを形成し、次にフォトリソグラフィー工程に
て図４（ａ） に示すようなオーバーハング形状のレジ
ストパターン８ａが必然的に形成される。次に薄膜９を
半導体基板１上全面にまわり込みの少ない蒸着方法、即
ち図４（ｂ） に示すようにレジストパターン８ａ上の
薄膜９と半導体基板１上の薄膜１０とが繋がらないよう
に蒸着する。最後にレジストパターン８ａ上の薄膜９を
リフトオフし、レジストパターン８ａのない部分、即ち
半導体基板１上にのみ図４（ｃ） に示す薄膜１０をパ
ターン形成する。
【０００７】
【発明が解決しようとする課題】従来のパターン形成方
法は以上のようになされており、下地薄膜の材料として
例えば金，プラチナ等を用いてエッチング加工すると、
その性質により通常エッチング加工で使用されている反
応性ガスでは化学反応がおこりにくく、またこれらの材
料に対応する実用上使用できる反応性ガスは現状では無
い。したがって、これらの材料を用いた場合はその加工
が困難であり、リフトオフ法などの他の手段を用いなけ
ればならないという問題点があった。
法は以上のようになされており、下地薄膜の材料として
例えば金，プラチナ等を用いてエッチング加工すると、
その性質により通常エッチング加工で使用されている反
応性ガスでは化学反応がおこりにくく、またこれらの材
料に対応する実用上使用できる反応性ガスは現状では無
い。したがって、これらの材料を用いた場合はその加工
が困難であり、リフトオフ法などの他の手段を用いなけ
ればならないという問題点があった。
【０００８】また上記リフトオフ法を用いる場合は現在
、主流として用いられているポジ型レジストではその特
性により使用することが不可能であり、解像度が低いネ
ガ型レジスト、もしくはコストの高いリフトオフ専用の
フォトレジストを用いなければならないという問題点が
あった。この発明は上記のような問題点を解消するため
になされたもので、薄膜を簡単に精度よくパターン形成
することができるパターン形成方法を得ることを目的と
する。
、主流として用いられているポジ型レジストではその特
性により使用することが不可能であり、解像度が低いネ
ガ型レジスト、もしくはコストの高いリフトオフ専用の
フォトレジストを用いなければならないという問題点が
あった。この発明は上記のような問題点を解消するため
になされたもので、薄膜を簡単に精度よくパターン形成
することができるパターン形成方法を得ることを目的と
する。
【０００９】
【課題を解決するための手段】この発明に係るパターン
形成方法は、その表面上にパターンが形成される半導体
基板上に設けられたレジストを異方性ドライエッチング
によりオーバーハング形状に加工し、かつ上記半導体基
板表面の一部を露出させ、上記レジストのエッチング側
壁を除く表面上，及び上記露出した半導体基板表面上に
上記パターン材料からなる薄膜を形成し、上記レジスト
上の上記薄膜をリフトオフするようにしたものである。
形成方法は、その表面上にパターンが形成される半導体
基板上に設けられたレジストを異方性ドライエッチング
によりオーバーハング形状に加工し、かつ上記半導体基
板表面の一部を露出させ、上記レジストのエッチング側
壁を除く表面上，及び上記露出した半導体基板表面上に
上記パターン材料からなる薄膜を形成し、上記レジスト
上の上記薄膜をリフトオフするようにしたものである。
【００１０】また半導体基板上に設けられたパターン成
形するべき絶縁膜上にレジストを形成し、該レジストを
異方性ドライエッチングによりオーバーハング形状に加
工し、かつ上記絶縁膜表面の一部を露出させ、上記オー
バーハング形状のレジストを途中までエッチングバック
し、これをマスクとしてテーパー状のコンタクト穴を絶
縁膜に形成するようにしたものである。
形するべき絶縁膜上にレジストを形成し、該レジストを
異方性ドライエッチングによりオーバーハング形状に加
工し、かつ上記絶縁膜表面の一部を露出させ、上記オー
バーハング形状のレジストを途中までエッチングバック
し、これをマスクとしてテーパー状のコンタクト穴を絶
縁膜に形成するようにしたものである。
【００１１】
【作用】この発明においては、エッチング加工によりパ
ターン形成することが困難とされる薄膜材料を、異方性
ドライエッチングによりオーバーハング形状に加工して
パターン形成し、該オーバーハング形状を利用してリフ
トオフするようにしたので、簡単に、かつ精度の高い微
細パターンを半導体基板上に形成することができる。
ターン形成することが困難とされる薄膜材料を、異方性
ドライエッチングによりオーバーハング形状に加工して
パターン形成し、該オーバーハング形状を利用してリフ
トオフするようにしたので、簡単に、かつ精度の高い微
細パターンを半導体基板上に形成することができる。
【００１２】また半導体基板上に設けられたパターン成
形するべき絶縁膜上にレジストを形成し、該レジストを
異方性ドライエッチングによる、マスクパターンのエッ
ジ部からのプラズマイオンの散乱によりオーバーハング
形状に加工し、かつ上記絶縁膜表面の一部を露出させ、
上記オーバーハング形状のレジストを途中までエッチン
グバックし、これをマスクとしてテーパー状のコンタク
ト穴を形成することができる。
形するべき絶縁膜上にレジストを形成し、該レジストを
異方性ドライエッチングによる、マスクパターンのエッ
ジ部からのプラズマイオンの散乱によりオーバーハング
形状に加工し、かつ上記絶縁膜表面の一部を露出させ、
上記オーバーハング形状のレジストを途中までエッチン
グバックし、これをマスクとしてテーパー状のコンタク
ト穴を形成することができる。
【００１３】
【実施例】以下、この発明の一実施例を図について説明
する。図１（ａ） 〜（ｈ） は本発明の一実施例によ
るパターン形成を行う工程を示す図であり、図において
、１は半導体基板、２はフォトレジスト、３はシリコン
酸化膜、４は上層レジストパターン、５はイオン、６は
レジスト上の薄膜、６ａは半導体基板上１の薄膜である
。
する。図１（ａ） 〜（ｈ） は本発明の一実施例によ
るパターン形成を行う工程を示す図であり、図において
、１は半導体基板、２はフォトレジスト、３はシリコン
酸化膜、４は上層レジストパターン、５はイオン、６は
レジスト上の薄膜、６ａは半導体基板上１の薄膜である
。
【００１４】次にパターンを形成する方法について説明
する。まず半導体基板１上全面に図１（ａ） に示すよ
うにフォトレジスト２を形成し、該フォトレジスト２を
形成した後、その全面に図１（ｂ） に示すようにシリ
コン酸化膜３を塗布する。次に上記シリコン酸化膜３上
全面に上層レジスト４を塗布し、露光して現像し、図１
（ｃ） に示す所望のパターンを形成する。この上層パ
ターン４をマスクとしてシリコン酸化膜３を図１（ｄ）
に示すようにプラズマエッチングする。エッチングさ
れたシリコン酸化膜３をマスクとしてフォトレジスト２
を平行平板型の異方性ドライエッチングにより加工する
。この際、図１（ｅ） に示すようにプラズマ中のシリ
コン酸化膜３のエッジ部分でのイオン５の散乱によりフ
ォトレジスト２がオーバーハング形状となる。次に図１
（ｆ） に示すようにシリコン酸化膜３を除去し、全面
にパターン形成しようとする薄膜をなるべくまわり込み
の少ない蒸着方法、即ち図１（ｇ） に示すようにフォ
トレジスト２上の薄膜６と半導体基板１上の薄膜６ａと
が繋がらないように蒸着する。最後にフォトレジスト２
上の薄膜６をリフトオフし、フォトレジスト２のない部
分、即ち半導体基板１上にのみ図１（ｈ） に示す薄膜
６ａをパターン形成する。
する。まず半導体基板１上全面に図１（ａ） に示すよ
うにフォトレジスト２を形成し、該フォトレジスト２を
形成した後、その全面に図１（ｂ） に示すようにシリ
コン酸化膜３を塗布する。次に上記シリコン酸化膜３上
全面に上層レジスト４を塗布し、露光して現像し、図１
（ｃ） に示す所望のパターンを形成する。この上層パ
ターン４をマスクとしてシリコン酸化膜３を図１（ｄ）
に示すようにプラズマエッチングする。エッチングさ
れたシリコン酸化膜３をマスクとしてフォトレジスト２
を平行平板型の異方性ドライエッチングにより加工する
。この際、図１（ｅ） に示すようにプラズマ中のシリ
コン酸化膜３のエッジ部分でのイオン５の散乱によりフ
ォトレジスト２がオーバーハング形状となる。次に図１
（ｆ） に示すようにシリコン酸化膜３を除去し、全面
にパターン形成しようとする薄膜をなるべくまわり込み
の少ない蒸着方法、即ち図１（ｇ） に示すようにフォ
トレジスト２上の薄膜６と半導体基板１上の薄膜６ａと
が繋がらないように蒸着する。最後にフォトレジスト２
上の薄膜６をリフトオフし、フォトレジスト２のない部
分、即ち半導体基板１上にのみ図１（ｈ） に示す薄膜
６ａをパターン形成する。
【００１５】このように上記実施例では、その表面上に
パターンが形成される半導体基板１上に設けられたレジ
スト２を異方性ドライエッチングによりオーバーハング
形状に加工し、かつ上記半導体基板１表面の一部を露出
させ、上記レジスト２のエッチング側壁を除く表面上，
及び上記露出した半導体基板１表面上に上記パターン材
料からなる薄膜６ａを形成し、上記レジスト２上の上記
薄膜６をリフトオフするようにしたので、より簡単に、
かつ精度の高い微細パターンを形成することができる。
パターンが形成される半導体基板１上に設けられたレジ
スト２を異方性ドライエッチングによりオーバーハング
形状に加工し、かつ上記半導体基板１表面の一部を露出
させ、上記レジスト２のエッチング側壁を除く表面上，
及び上記露出した半導体基板１表面上に上記パターン材
料からなる薄膜６ａを形成し、上記レジスト２上の上記
薄膜６をリフトオフするようにしたので、より簡単に、
かつ精度の高い微細パターンを形成することができる。
【００１６】また上記実施例において説明したオーバー
ハング形状は、その表面上にパターンが形成される半導
体基板１上に設けられたレジストに適用したが、半導体
基板上に設けられたパターン成形するべき絶縁膜にコン
タクト穴を形成する場合においても適用できる。
ハング形状は、その表面上にパターンが形成される半導
体基板１上に設けられたレジストに適用したが、半導体
基板上に設けられたパターン成形するべき絶縁膜にコン
タクト穴を形成する場合においても適用できる。
【００１７】以下、このような他の実施例について説明
する。図２（ａ） 〜（ｄ） は本発明の他の実施例に
よるコンタクト穴を形成する工程を示す図であり、図に
おいて、７は絶縁膜である。
する。図２（ａ） 〜（ｄ） は本発明の他の実施例に
よるコンタクト穴を形成する工程を示す図であり、図に
おいて、７は絶縁膜である。
【００１８】次にコンタクト穴を形成する方法について
説明する。まず半導体基板１上に絶縁膜７，フォトレジ
スト２及びシリコン酸化膜３を順次塗布し、上記実施例
と同様にシリコン酸化膜３をマスクとしてフォトレジス
ト２を平行平板型の異方性ドライエッチングにより加工
する。この際、上記実施例と同様にプラズマ中のシリコ
ン酸化膜３のエッジ部分でのイオン５の散乱によりフォ
トレジスト２が図２（ａ） に示すオーバーハング形状
となる。次に図２（ｂ） に示すように、シリコン酸化
膜３を除去し、この状態からフォトレジスト２をエッチ
ングバックしそれを中間で止めて、図２（ｃ） に示す
ようなテーパー状のレジストパターンを得る。このテー
パー状のフォトレジスト２をマスクにすれば、異方性ド
ライエッチングにより図２（ｄ） に示す絶縁膜７のテ
ーパー状のコンタクト穴を形成することができる。
説明する。まず半導体基板１上に絶縁膜７，フォトレジ
スト２及びシリコン酸化膜３を順次塗布し、上記実施例
と同様にシリコン酸化膜３をマスクとしてフォトレジス
ト２を平行平板型の異方性ドライエッチングにより加工
する。この際、上記実施例と同様にプラズマ中のシリコ
ン酸化膜３のエッジ部分でのイオン５の散乱によりフォ
トレジスト２が図２（ａ） に示すオーバーハング形状
となる。次に図２（ｂ） に示すように、シリコン酸化
膜３を除去し、この状態からフォトレジスト２をエッチ
ングバックしそれを中間で止めて、図２（ｃ） に示す
ようなテーパー状のレジストパターンを得る。このテー
パー状のフォトレジスト２をマスクにすれば、異方性ド
ライエッチングにより図２（ｄ） に示す絶縁膜７のテ
ーパー状のコンタクト穴を形成することができる。
【００１９】このように上記本実施例では、半導体基板
１上に設けられたパターン成形するべき絶縁膜７上にレ
ジスト２を形成し、該レジスト２を異方性ドライエッチ
ングによりオーバーハング形状に加工し、かつ上記絶縁
膜７表面の一部を露出させ、上記オーバーハング形状の
レジスト２を途中までエッチングバックしそれを中間で
止め、これをマスクとしてテーパー状のコンタクト穴を
形成することができる。
１上に設けられたパターン成形するべき絶縁膜７上にレ
ジスト２を形成し、該レジスト２を異方性ドライエッチ
ングによりオーバーハング形状に加工し、かつ上記絶縁
膜７表面の一部を露出させ、上記オーバーハング形状の
レジスト２を途中までエッチングバックしそれを中間で
止め、これをマスクとしてテーパー状のコンタクト穴を
形成することができる。
【００２０】なお上記実施例では、上記オーバーハング
形状を形成する方法として、その表面上にパターンが形
成される半導体基板１上に設けられたレジストエッチン
グ時のパターンエッジによるプラズマイオンの散乱を利
用したことを例にとって説明したが、このプラズマイオ
ンの散乱が起きる条件として、上記レジストエッチング
時のマスク材料を厚膜化することによりその散乱を起こ
させオーバーハング形状を形成することもできる。また
上記レジストエッチング時におけるガスの圧力を上昇さ
せる，あるいはガスの量を多くすることにより、イオン
の放射される方向性が異方性から等方性となり、サイド
エッチングが起こりオーバーハング形状を形成すること
もできる。
形状を形成する方法として、その表面上にパターンが形
成される半導体基板１上に設けられたレジストエッチン
グ時のパターンエッジによるプラズマイオンの散乱を利
用したことを例にとって説明したが、このプラズマイオ
ンの散乱が起きる条件として、上記レジストエッチング
時のマスク材料を厚膜化することによりその散乱を起こ
させオーバーハング形状を形成することもできる。また
上記レジストエッチング時におけるガスの圧力を上昇さ
せる，あるいはガスの量を多くすることにより、イオン
の放射される方向性が異方性から等方性となり、サイド
エッチングが起こりオーバーハング形状を形成すること
もできる。
【００２１】
【発明の効果】以上のように、この発明に係るパターン
形成方法によれば、その表面上にパターンが形成される
半導体基板上に設けられたレジストを異方性ドライエッ
チングによりオーバーハング形状に加工し、かつ上記半
導体基板表面の一部を露出させ、上記レジストのエッチ
ング側壁を除く表面上，及び上記露出した半導体基板表
面上に上記パターン材料からなる薄膜を形成し、上記レ
ジスト上の上記薄膜をリフトオフするようにしたので、
簡単に、かつ精度の高い微細パターンを得ることができ
る効果がある。
形成方法によれば、その表面上にパターンが形成される
半導体基板上に設けられたレジストを異方性ドライエッ
チングによりオーバーハング形状に加工し、かつ上記半
導体基板表面の一部を露出させ、上記レジストのエッチ
ング側壁を除く表面上，及び上記露出した半導体基板表
面上に上記パターン材料からなる薄膜を形成し、上記レ
ジスト上の上記薄膜をリフトオフするようにしたので、
簡単に、かつ精度の高い微細パターンを得ることができ
る効果がある。
【００２２】また半導体基板上に設けられたパターン成
形するべき絶縁膜上にレジストを形成し、該レジストを
異方性ドライエッチングによりオーバーハング形状に加
工し、かつ上記絶縁膜表面の一部を露出させ、上記オー
バーハング形状のレジストを途中までエッチングバック
し、これをマスクとしてテーパー状のコンタクト穴を形
成することができる効果がある。
形するべき絶縁膜上にレジストを形成し、該レジストを
異方性ドライエッチングによりオーバーハング形状に加
工し、かつ上記絶縁膜表面の一部を露出させ、上記オー
バーハング形状のレジストを途中までエッチングバック
し、これをマスクとしてテーパー状のコンタクト穴を形
成することができる効果がある。
【図１】この発明の一実施例によるパターン形成のプロ
セスフローを示す工程断面図である。
セスフローを示す工程断面図である。
【図２】この発明の他の実施例によるコンタクト穴形成
のプロセスフローを示す工程断面図である。
のプロセスフローを示す工程断面図である。
【図３】従来のエッチング加工によるパターン形成のプ
ロセスフローを示す工程断面図である。
ロセスフローを示す工程断面図である。
【図４】従来のリフトオフ法によるパターン形成のプロ
セスフローを示す工程断面図である。
セスフローを示す工程断面図である。
１ 半導体基板
２ フォトレジスト
３ シリコン酸化膜
４ 上層レジストパターン
５ イオン
６ レジスト上の薄膜
６ａ 半導体基板上の薄膜
７ 絶縁膜
Claims (5)
- 【請求項１】 パターン形成方法において、その表面
上にパターンが形成される半導体基板上に設けられたレ
ジストを異方性ドライエッチングによりオーバーハング
形状に加工し、かつ上記半導体基板表面の一部を露出す
る工程と、上記レジストのエッチング側壁を除く表面上
，及び上記露出した半導体基板表面上に上記パターン材
料からなる薄膜を形成する工程と、上記レジスト上の上
記薄膜を上記レジストとともに除去する工程とを含むこ
とを特徴とするパターン形成方法。 - 【請求項２】 上記レジストを異方性ドライエッチン
グする際に用いるマスクのパターンエッジによるプラズ
マイオンの散乱が起きる条件下で、該プラズマイオンの
散乱を利用しオーバーハング形状を形成することを特徴
とする請求項１記載のパターン形成方法。 - 【請求項３】 上記プラズマイオンの散乱が起きる条
件は上記マスク材料を厚膜化することを特徴とする請求
項２記載のパターン形成方法。 - 【請求項４】 上記オーバーハング形状は上記レジス
トエッチング時のマスクからのサイドエッチングが起き
る条件下で形成することを特徴とする請求項１記載のパ
ターン形成方法。 - 【請求項５】 半導体基板上に設けられたパターン成
形するべき絶縁膜にコンタクト穴を形成するパターン形
成方法において、上記絶縁膜上にレジストを形成し、該
レジストを異方性ドライエッチングによりオーバーハン
グ形状に加工し、かつ上記絶縁膜表面の一部を露出する
工程と、該オーバーハング形状のレジストを途中までエ
ッチングバックし、これをマスクとしてテーパー状のコ
ンタクト穴を絶縁膜に形成する工程とを含むことを特徴
とするパターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16892491A JPH04364726A (ja) | 1991-06-11 | 1991-06-11 | パターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16892491A JPH04364726A (ja) | 1991-06-11 | 1991-06-11 | パターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04364726A true JPH04364726A (ja) | 1992-12-17 |
Family
ID=15877078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16892491A Pending JPH04364726A (ja) | 1991-06-11 | 1991-06-11 | パターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04364726A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017063099A (ja) * | 2015-09-24 | 2017-03-30 | 国立研究開発法人情報通信研究機構 | 凹凸構造を含む基板の製造方法及び半導体発光素子の製造方法 |
| US10418967B2 (en) | 2014-07-25 | 2019-09-17 | Seiko Epson Corporation | Resonator element, manufacturing method for resonator element, resonator, electronic device, and moving object |
-
1991
- 1991-06-11 JP JP16892491A patent/JPH04364726A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10418967B2 (en) | 2014-07-25 | 2019-09-17 | Seiko Epson Corporation | Resonator element, manufacturing method for resonator element, resonator, electronic device, and moving object |
| JP2017063099A (ja) * | 2015-09-24 | 2017-03-30 | 国立研究開発法人情報通信研究機構 | 凹凸構造を含む基板の製造方法及び半導体発光素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02266517A (ja) | 半導体装置の製造方法 | |
| JPH0466345B2 (ja) | ||
| JPH04364726A (ja) | パターン形成方法 | |
| JPH04348030A (ja) | 傾斜エッチング法 | |
| JPH0774087A (ja) | Ｍｌｒパターン形成方法 | |
| JPS58100434A (ja) | リフトオフ用スペ−サ−の形成方法 | |
| JPS63307739A (ja) | 半導体装置の製造方法 | |
| JPS62234333A (ja) | 微細溝加工用マスクの形成方法 | |
| JPH04291345A (ja) | パターン形成方法 | |
| JPH03257825A (ja) | 半導体装置の製造方法 | |
| JPH09127678A (ja) | 半導体集積回路デバイスにおける金属マスクの製造方法 | |
| KR940005279B1 (ko) | 엑스선 노광장치용 마스크 제조방법 | |
| JPH03180034A (ja) | パターン形成方法 | |
| JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 | |
| JPH01304457A (ja) | パターン形成方法 | |
| KR930006133B1 (ko) | 모스소자의 콘택트홀 형성방법 | |
| JPH05267253A (ja) | 半導体装置の製造方法 | |
| JPS63111619A (ja) | 半導体装置の製造方法 | |
| JPH03191575A (ja) | ショットキー接合電極の形成方法 | |
| JPS6354726A (ja) | レジスト膜のエツチング方法 | |
| JPH0294630A (ja) | 微細エッチング法 | |
| JPH01198030A (ja) | 半導体装置の製造方法 | |
| JPH0294439A (ja) | 半導体装置の製造方法 | |
| KR20010077586A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| JPS61279689A (ja) | 側壁保護膜を有したエツチングマスク構造とその製造方法 |