JPH03191575A - ショットキー接合電極の形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はショットキー接合電極の形成方法に関し、特に
低抵抗電極の形成方法に間する。

〔従来の技術〕

従来の低抵抗のショットキー接合電極の形成方法を第３
図（ａ）〜（ｄ）を用いて説明する。

まず、第３図（ａ）に示すように、動作層２を有する半
導体基板１上に絶縁膜３Ａを堆積した後、フォトレジス
ト４をパターニングする。

次いで第３図（ｂ）に示すように、フォトレジスト４を
マスクとして絶縁膜３Ａをエツチング除去し、動作層２
を露出させる。

次に第３図（ｃ）に示すように、その表面に動作層２と
ショットキー接合を形成する耐熱性金属膜６と低抵抗金
属膜７を被着し形成する。そして先に絶縁膜３Ａのエツ
チング除去された部分をおおうようにフォトレジスト４
Ａをパターニングする。

次で第３図（ｄ）に示すように、フォトレジス）４Ａを
マスクとして低抵抗金属膜７及び耐熱性金属膜６をエツ
チング除去して、低抵抗のショットキー接合電極を形成
していた。

〔発明が解決しようとする課題〕

上述した従来のショットキー接合電極の形成方法は、シ
ョットキー接合電極を加工整形する際に、絶縁膜を除去
した部分をおおうようにフォトレジスト４Ａをパターニ
ングする必要があるために、例えばパターニングの目ず
れによりショットキー接合電極の形状を均一性良く形成
する事は困難であり、またショットキー接合電極を短ゲ
ート長電界効果トランジスタのゲート電極に用いた場合
、設計パラメータがばらつき、均一性の良好な特性を得
られないという欠点がある。

〔課題を解決するための手段〕

本発明のショットキー接合電極の形成方法は、半導体基
板上に動作層と第１の絶縁膜とを順次形成する工程と、
前記第１の絶縁膜をパターニングしショットキー接合電
極形成領域に溝を形成する工程と、全面に第２の絶縁膜
を形成したのちエツチングし前記溝内に第２の絶縁膜か
らなる側壁を形成すると共に前記動作層を露出させる工
程と、露出した動作層を含む全面に耐熱性金属膜と低抵
抗金属膜とを順次形成する工程と、前記低抵抗金属股上
に平坦化膜を形成したのちエツチングし前記溝内のみに
耐熱性金属膜と低抵抗金属膜とを残す工程とを含んで構
成される。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図（ａ）〜（ｅ）は本発明の第１の実施例を説明す
るための工程順に示した半導体チップの断面図である。

まず第１図（ａ）に示すように、表面にＧａＡｓ等から
なる動作層２を有する半導体基板１上に５ｉ０２等の第
１の絶縁膜３を１．０μｍ程度堆積した後、フォトレジ
スト４をパターニングする。

次に第１図（ｂ）に示すように、フォトレジスト４をマ
スクとして第１の絶縁膜３を除去した後、５ｉｑＮ４等
の第２の絶縁膜５を０．４〜０．５　μｍ程度堆積する
。

次に第１図（ｃ）に示すように、第２の絶縁膜５をリア
クティブイオンエツチング等の異方性エツチング法によ
りエツチングバックする。この際少なくとも第１の絶縁
膜３の表面が露出した後は、第１の絶縁膜３と第２の絶
縁膜５の選択比が場合、ＮＦ、とＣ１２の混合ガス雰囲
気でエツチングすることにより、第１の絶縁膜３の側壁
に第２の絶縁膜５が形成できる。

次に第１図（ｄ）に示すように、例えばＷＳｉのような
耐熱性金属Ｍ６．続いて例えばＴｊＮ／Ｐｔ／Ａｕから
なる低抵抗金属膜７を堆積した後、ポリイミドあるいは
レジスト等の平坦化膜８を塗布する。

そして、平坦化膜８をエツチングバックして、低抵抗金
属膜７の表面が露出した後は、第１の絶縁膜３上の低抵
抗金属膜７及び耐熱性金属膜６が除去されるまでエツチ
ングを行う、この操作により第１図（ｅ）に示すショッ
トキー接合電極を形成できる。

第２図（ａ）〜（ｃ）は本発明の第２の実施例を説明す
るための工程順に示した半導体チップの断面図である。

まず第２図（ａ）に示すように、第１の実施例と同様に
フォトレジスト４をパターニングし第１の絶縁膜３をエ
ツチングする際に、動作層２上に５０ｎｍ程度の第１の
絶縁膜３を残してエツチングを終了する。

次に第２図（ｂ）に示すように、第１の実施例と同様に
、第１の絶縁膜３の側壁に第２の絶縁膜５を形成した後
、第１の絶縁膜３をウェットエツチング法により除去し
、動作層２の表面を露出させる。

次に第２図（Ｃ）に示すように、第１の実施例と同様に
、耐熱性金属膜６．低抵抗金属膜７を積層してショット
キ接合電極を形成する。

この第２の実施例では第１の絶縁膜３をエツチング除去
する際、また側壁に第２の絶縁膜５を形成する際、エツ
チングダメージが動作層２に導入されないため、特性改
善、均一性向上が行えるという利点がある。

〔発明の効果〕

以上説明したように本発明は、第１の絶縁膜に設けられ
た側壁を有する溝中に自己整合的に積層された耐熱性金
属膜と低抵抗金属膜とでショットキー接合電極を形成す
ることにより、素子の均−性及び再現性を向上できる効
果がある。

【図面の簡単な説明】

第１図及び第２国は本発明の第１及び第２の実施例を説
明するための半導体チップの断面図、第３図は従来例を
説明するための半導体チップの断面図である。 １・・半導体基板、２・・・動作層、３・・・第１の絶
縁膜、３Ａ・・・絶縁膜、４，４Ａ・・・フォトレジス
ト、５・・・第２の絶縁膜、６・・・耐熱性金属膜、７
・・・低抵抗金属膜、８・・・平坦化膜。

Claims (1)

【特許請求の範囲】
1. 　半導体基板上に動作層と第１の絶縁膜とを順次形成す
   る工程と、前記第１の絶縁膜をパターニングしショット
   キー接合電極形成領域に溝を形成する工程と、全面に第
   ２の絶縁膜を形成したのちエッチングし前記溝内に第２
   の絶縁膜からなる側壁を形成すると共に前記動作層を露
   出させる工程と、露出した動作層を含む全面に耐熱性金
   属膜と低抵抗金属膜とを順次形成する工程と、前記低抵
   抗金属膜上に平坦化膜を形成したのちエッチングし前記
   溝内のみに耐熱性金属膜と低抵抗金属膜とを残す工程と
   を含むことを特徴とするショットキー接合電極の形成方
   法。