JPH01206645A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01206645A
JPH01206645A JP3215288A JP3215288A JPH01206645A JP H01206645 A JPH01206645 A JP H01206645A JP 3215288 A JP3215288 A JP 3215288A JP 3215288 A JP3215288 A JP 3215288A JP H01206645 A JPH01206645 A JP H01206645A
Authority
JP
Japan
Prior art keywords
oxide film
pattern
sidewall
silicon
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3215288A
Other languages
English (en)
Inventor
Masaharu Kondo
近藤 雅春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3215288A priority Critical patent/JPH01206645A/ja
Publication of JPH01206645A publication Critical patent/JPH01206645A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、素子間分離法として選択的酸化技術を用いた
半導体装置の製造方法の改良に関する。
(従来の技術) LSI等の半導体装置の製造に際して用いられている素
子間分離方法として、  LOCO5法が一般に広く用
いられている。しかしながら、  LOCO3法では。
バーズ・ピークやバーズ・ヘッドが形成されるので、微
細化および平坦化に限界があった。特に。
バイポーラLSIの製造に用いた場合には、非常に深い
分離領域を必要とするので、より大きなバーズ・ピーク
およびバーズ・ヘッドが形成される。
その結果2分離領域が大きくなったり、配線の被覆を確
実なものとしなければならないこと等の種々の問題が生
じていた。
そこで、バーズ・ピーク形成の原因となる分離用のフィ
ールド酸化膜のパターン溝の横方向への侵入を防止する
ために、エツチングされたシリコン基板のエツチング部
分のパターン溝に臨む側面にシリコン窒化膜を残留させ
て該シリコン窒化膜からなるサイドウオールを形成する
。 C03MO3法あるいはSEC0M法等が提案され
ている。
(発明が解決しようとする課題) しかしながら、 C(15MO3法およびSEC0M法
のようなサイドウオールを形成する方法では、バーズ・
ピークの形成を抑えることこそ可能であるが、以下のよ
うな問題があった。
すなわち、第2図(a)および(b)に略図的に示すよ
うに、 C03MO3法およびSEC0M法では、サイ
ドウオール1が、シリコン基板2のエツチングにより形
成されたパターン溝の底に至るように形成される。
なお、3はシリコン酸化膜を示す。次に、フィールド酸
化を行ってフィールド酸化膜を形成すると。
その初期にサイドウオール1の先端がフィールド酸化膜
に埋まり、最終的には第2図(C)に示すように、フィ
ールド酸化膜4の表面側に溝5が形成される。従って、
バーズ・ピークを抑えることこそ可能であるが、半導体
装置の特に平坦化を達成することは困難であった。
よって1本発明の目的は、バーズ・ピークおよびバーズ
・ヘッドの形成を抑えることができ、かつ上記のような
フィールド部の表面側に溝が形成されるのを防止するこ
とが可能であり、微細化および平坦化の容易な半導体装
置の製造方法を提供することにある。
(課題を解決するための手段) 本発明の半導体製造方法は、下記の各工程を包含するも
のであり、これにより上記目的が達成される。
シリコン基板上に第1のシリコン酸化膜、第1のシリン
コン窒化膜、第2のシリコン酸化膜およびエツチングマ
スク材パターンを順に形成する工程と、該エツチングマ
スク材パターンをマスクとり、−c、BKK2Oシリコ
ン酸化膜、第1のシリコン窒化膜および第1のシリコン
酸化膜を順次エツチングする工程と、該シリコン基板を
等方性エツチングしてパターン内にパターン溝を形成す
る工程と、該パターン溝に露出している部分に第3のシ
リコン酸化膜を形成する工程と、該第1のシリコンM化
111パターン、第1のシリコン窒化膜パターンおよび
第2のシリコン酸化膜パターンの該パターン溝側に露出
している側面に第2のシリコン窒化膜からなるサイドウ
オールを形成する工程と。
該第3のシリコン酸化膜の該サイドウオールで囲まれて
いる部分をエツチングする工程と、該記シリコン基板の
サイドウオールで囲まれたパターン溝部分をサイドウオ
ールの先端よりも更に深くエツチングする工程と、前記
第2のシリコン酸化膜を除去する工程と、前記シリコン
基板全面を酸化して前記シリコン基板のパターン溝にフ
ィールド酸化膜を選択的に形成する工程とを包含する。
(発明の作用) 本発明ではパターン溝を形成するための等方性エツチン
グ後にサイドウオールが形成される。フィールド酸化膜
の形成に先立って更に深いシリコン基板のエツチングを
行うことにより、フィールド酸化膜の形成される領域が
サイドウオール先端よりも深く形成され茗。それによっ
てフィールド酸化膜の形成される領域が限定すると七も
に、フィールド酸化初期にサイドウオールの先端がフィ
ールド酸化膜に埋まることが防止される。
従って、フィールド酸化膜は限定された領域に正確に形
成され、かつサイドウオールの先端がフィールド酸化膜
に埋まらないため、従来例の様な溝がフィールド部表面
に形成され難い。
(実施例) 以下に本発明の実施例について説明する。
第1A図〜第1H図は2本発明の一実施例の各工程を説
明するための略図的断面図である。
まず、第1A図に示すように、シリコン基板11上に、
熱酸化法により厚み500人の第1のシリコン酸化膜1
2を形成する。次に、その上にCVD法により厚み10
00人の第1のシリコン窒化膜13を堆積する。さらに
、第1のシリコン窒化膜13上にCVD法により厚み2
000人の第2のシリコン酸化膜14を堆積する。該第
2のシリコン酸化膜14上にフォトレジストを塗布した
後、フォトリソグラフィ技術により、素子分離領域を開
口するようにフォトレジストをパターニングして、エツ
チングマスク材パターンとしてのフォトレジストパター
ン15aを形成する。
次に、第1B図に示すように、フォトレジストパターン
15aをマスクとして、第2のシリコン酸化膜14.第
1のシリコン窒化膜13および第1のシリコン酸化膜1
2を順次異方性エツチングし、パターンを形成する。さ
らに、フォトレジストパターン15aをマスクとして、
シリコン基板11を6000人の厚みだけ等方性エツチ
ングして、パターン溝11bを形成する。この時、第1
のシリコン窒化膜パターンL3aは、第1のシリコン酸
化膜パターン12aおよび第2のシリコン酸化膜パター
ン14aに対して僅かに後退される(第1B図参照)。
次に、フォトレジストパターン15aを除去した後、パ
ターン溝11bを形成したときにオーバーハング状とさ
れていた第1のシリコン酸化膜パターン12aを緩衝フ
ン酸によりエツチングする。しかる後、パターン溝11
bの露出している部分に熱酸化により第3のシリコン酸
化膜16を厚み500人となるように形成する。さらに
、このシリコン基板の全面に、第2のシリコン窒化膜1
7をCVD法により厚み1000人となるように堆積す
る。この状態を第1C図に示す。
次に、第1C図の状態から1反応性イオンエツチングに
より、第2のシリコン窒化膜17をエツチングし、第1
D図に示すように、シリコン基板パターン11a、第1
のシリコン酸化膜パターン12a。
第1のシリコン窒化膜13aおよび第2のシリコン酸化
膜パターン14aのパターン溝11bの側面に。
第2のシリコン窒化膜からなるサイドウオール17aを
形成し、第3のシリコン酸化膜16aをエツチングする
。さらに、シリコン基板のパターン溝部内においてサイ
ドウオール17aよりも深く9例えばパターン溝11b
の底面から2000人の厚みだけシリコン基板を異方性
エツチングして第1E図に示すシリコン基板パターンI
lcを形成する。最後に。
第2のシリコン酸化膜パターン14aを除去した後(第
1F図)、シリコン基板に対してフィールド酸化1.5
μmを行うと、第1のシリコン窒化膜13aがマスクと
なり、上記シリコン基板パターン11Cの溝部に選択的
にシリコン酸化膜よりなるフィールド酸化膜18が形成
される(第1G図)。
この時、第2のシリコン窒化膜からなるサイドウオール
17aにより、シリコン基板パターンllcのパターン
溝例の側面からの酸化が抑制される。
よって、バーズ・ピークおよびバーズ・ヘッドの発生が
効果的に抑制され得る。
また、サイドウオール17aは異方性エツチングにより
形成された溝部の底に至るようには形成されていないの
で、フィールド酸化の初期にフィールド酸化膜に埋まる
ことがない。よって、第1H図に示すように、従来例の
ような表面側の溝は生じ難い。同様に、第1H図に明ら
かなように、形成されたサイドウオール17aの先端も
曲がり易くなるので、平坦化も容易であることがわかる
上記実施例は1本発明の一実施例を例示したものにずぎ
す、従って本発明は、上記実施例に例示した形状および
数値のものに限定されるものでないことを指摘しておく
(発明の効果) 以上のように2本発明によれば、パターン溝に露出して
いる堆積膜の側面にサイドウオールが形成された状態で
フィールド酸化が行われるので。
バーズ・ピークやバーズ・ヘッドの形成を効果的に抑制
することが可能となるとともに、サイドウオールを形成
した後に異方性エツチングによりシリコン基板をサイド
ウオール先端よりも深くエンチングした後にフィールド
酸化を行うものであるため、サイドウオールの先端がフ
ィールド酸化初期にフィールド酸化膜に埋まることがな
く、従って最終的に装置表面を平坦化することが容品と
なる。よって、半導体装置の微細化、高集積化および平
坦化を従来例に比べてより効果的に達成することが可能
となる。
4、 ゛  の   な゛日 第1A図〜第1H図は、それぞれ1本発明の一実施例の
各工程を説明するための断面図、第2図(a)〜(C)
は、それぞれ、従来例の問題点を説明するための略図的
断面図である。
11・・・シリコン基板、11b・・・パターン溝、1
2a・・・第1のシリコン酸化膜パターン、13a・・
・第1のシリコン窒化膜パターン、14a・・・第2の
シリコン酸化膜パターン、15a・・・フォトレジスト
パターン。
16a・・・第3のシリコン酸化膜パターン、17a・
・・サイドウオール、18・・・フィールド酸化膜。
以上

Claims (1)

  1. 【特許請求の範囲】 1、シリコン基板上に第1のシリコン酸化膜、第1のシ
    リンコン窒化膜、第2のシリコン酸化膜およびエッチン
    グマスク材パターンを順に形成する工程と、 該エッチングマスク材パターンをマスクとして、該第2
    のシリコン酸化膜、第1のシリコン窒化膜および第1の
    シリコン酸化膜を順次エッチングする工程と、 該シリコン基板を等方性エッチングしてパターン内にパ
    ターン溝を形成する工程と、 該パターン溝に露出している部分に第3のシリコン酸化
    膜を形成する工程と、 該第1のシリコン酸化膜パターン、第1のシリコン窒化
    膜パターンおよび第2のシリコン酸化膜パターンの該パ
    ターン溝側に露出している側面に第2のシリコン窒化膜
    からなるサイドウォールを形成する工程と、 該第3のシリコン酸化膜の該サイドウォールで囲まれて
    いる部分をエッチングする工程と、該記シリコン基板の
    サイドウォールで囲まれたパターン溝部分をサイドウォ
    ールの先端よりも更に深くエッチングする工程と、 前記第2のシリコン酸化膜を除去する工程と、前記シリ
    コン基板全面を酸化して前記シリコン基板のパターン溝
    にフィールド酸化膜を選択的に形成する工程とを包含す
    る半導体装置の製造方法。
JP3215288A 1988-02-15 1988-02-15 半導体装置の製造方法 Pending JPH01206645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3215288A JPH01206645A (ja) 1988-02-15 1988-02-15 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3215288A JPH01206645A (ja) 1988-02-15 1988-02-15 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH01206645A true JPH01206645A (ja) 1989-08-18

Family

ID=12350940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3215288A Pending JPH01206645A (ja) 1988-02-15 1988-02-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH01206645A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244636A (ja) * 1988-03-25 1989-09-29 Nec Corp 半導体装置の製造方法
JPH08330413A (ja) * 1995-05-31 1996-12-13 Nec Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01244636A (ja) * 1988-03-25 1989-09-29 Nec Corp 半導体装置の製造方法
JPH08330413A (ja) * 1995-05-31 1996-12-13 Nec Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6673635B1 (en) Method for alignment mark formation for a shallow trench isolation process
US5512509A (en) Method for forming an isolation layer in a semiconductor device
US5989975A (en) Method for manufacturing shallow trench isolation
JPH02304927A (ja) 半導体装置の製造方法
JPH01206645A (ja) 半導体装置の製造方法
JP2722518B2 (ja) 半導体装置の製造方法
JP2786259B2 (ja) 半導体素子の製造方法
JP2671359B2 (ja) 半導体装置の製造方法
JPS63258020A (ja) 素子分離パタ−ンの形成方法
KR100416813B1 (ko) 반도체소자의필드산화막형성방법
JPH0713999B2 (ja) 半導体装置の製造方法
JPH1167752A (ja) 半導体装置の製造方法
JPH0497523A (ja) 半導体装置の製造方法
KR100240271B1 (ko) 반도체 소자의 제조방법
KR20000003647A (ko) 반도체 소자의 소자분리절연막 형성방법
JPH01244636A (ja) 半導体装置の製造方法
JPH11163119A (ja) 半導体装置の製造方法
JPH025526A (ja) 半導体装置の製造方法
JPH0239434A (ja) 半導体装置の製造方法
JPS6116545A (ja) 半導体集積回路装置の製造方法
KR20040056851A (ko) 반도체 소자의 트렌치 형성방법
JPH0371651A (ja) 半導体の製造方法
JPS6359532B2 (ja)
JPH02161752A (ja) 半導体装置の製造方法
JPS63266878A (ja) 半導体集積回路装置