JPH11163119A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH11163119A JPH11163119A JP32170597A JP32170597A JPH11163119A JP H11163119 A JPH11163119 A JP H11163119A JP 32170597 A JP32170597 A JP 32170597A JP 32170597 A JP32170597 A JP 32170597A JP H11163119 A JPH11163119 A JP H11163119A
- Authority
- JP
- Japan
- Prior art keywords
- film pattern
- oxide film
- silicon oxide
- trench isolation
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 トレンチ分離酸化膜パターンの端で残渣の発
生がなくゲート形成できる半導体装置のトレンチ分離形
成方法を提供する。 【解決手段】 従来法により形成したトレンチ分離シリ
コン酸化膜パターン２ｂの端の段差部にサイドウォール
形状にポリシリコン膜パターン４ａを形成し、酸化する
と、前記ポリシリコン膜パターン４ａを酸化したポリシ
リコン膜酸化膜パターンと前記トレンチ分離シリコン酸
化膜パターン２ｂとが一体となることで、前記段差が緩
和されると共に、順テーパー形状となるトレンチ分離シ
リコン酸化膜パターン２ｅを形成する。
生がなくゲート形成できる半導体装置のトレンチ分離形
成方法を提供する。 【解決手段】 従来法により形成したトレンチ分離シリ
コン酸化膜パターン２ｂの端の段差部にサイドウォール
形状にポリシリコン膜パターン４ａを形成し、酸化する
と、前記ポリシリコン膜パターン４ａを酸化したポリシ
リコン膜酸化膜パターンと前記トレンチ分離シリコン酸
化膜パターン２ｂとが一体となることで、前記段差が緩
和されると共に、順テーパー形状となるトレンチ分離シ
リコン酸化膜パターン２ｅを形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法、特にトレンチ分離の形成方法に関する。
方法、特にトレンチ分離の形成方法に関する。
【０００２】
【従来の技術】近年、半導体装置の微細化に伴い、微細
化に有利なトレンチ分離を採用している。
化に有利なトレンチ分離を採用している。
【０００３】以下、従来の半導体装置の製造方法におけ
るトレンチ分離の形成方法について、図２を用いて説明
する。図２（ａ）〜（ｃ）は、従来の半導体装置の製造
方法の工程順断面図である。
るトレンチ分離の形成方法について、図２を用いて説明
する。図２（ａ）〜（ｃ）は、従来の半導体装置の製造
方法の工程順断面図である。
【０００４】まず、シリコン基板１上に、シリコン酸化
膜２を形成した後、シリコン窒化膜３を形成する
（ａ）。
膜２を形成した後、シリコン窒化膜３を形成する
（ａ）。
【０００５】次に、周知のリソグラフィーによりシリコ
ン窒化膜３とシリコン酸化膜２とをエッチングし、シリ
コン窒化膜パターン３ａとシリコン酸化膜パターン２ａ
を形成する。次に、ドライエッチ技術によりシリコン基
板１をエッチングし、シリコン基板１にトレンチを形成
する。さらに、周知のＣＶＤ（ｃｈｅｍｉｃａｌ ｖａ
ｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ）法によりシリコン酸
化膜をトレンチ深さ以上の膜厚で形成した後、周知のＣ
ＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏ
ｌｉｓｈ）技術により、シリコン窒化膜パターン３ａと
トレンチ分離シリコン酸化膜パターン２ｂの表面が平坦
となるように研磨する（ｂ）。
ン窒化膜３とシリコン酸化膜２とをエッチングし、シリ
コン窒化膜パターン３ａとシリコン酸化膜パターン２ａ
を形成する。次に、ドライエッチ技術によりシリコン基
板１をエッチングし、シリコン基板１にトレンチを形成
する。さらに、周知のＣＶＤ（ｃｈｅｍｉｃａｌ ｖａ
ｐｏｕｒ ｄｅｐｏｓｉｔｉｏｎ）法によりシリコン酸
化膜をトレンチ深さ以上の膜厚で形成した後、周知のＣ
ＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏ
ｌｉｓｈ）技術により、シリコン窒化膜パターン３ａと
トレンチ分離シリコン酸化膜パターン２ｂの表面が平坦
となるように研磨する（ｂ）。
【０００６】次に、シリコン窒化膜パターン３ａとシリ
コン酸化膜パターン２ａをウェットエッチングすると、
トレンチ部分にのみ、トレンチ分離シリコン酸化膜パタ
ーン２ｂが残り、トレンチ分離が形成される（ｃ）。
コン酸化膜パターン２ａをウェットエッチングすると、
トレンチ部分にのみ、トレンチ分離シリコン酸化膜パタ
ーン２ｂが残り、トレンチ分離が形成される（ｃ）。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来の製造方法では、ウェットエッチにより、トレンチ分
離シリコン酸化膜パターン２ｂの端においてシリコン基
板１との間で段差が生じる。このために、次工程のゲー
ト形成工程において、前記段差部で残渣が発生するとい
う欠点がある。
来の製造方法では、ウェットエッチにより、トレンチ分
離シリコン酸化膜パターン２ｂの端においてシリコン基
板１との間で段差が生じる。このために、次工程のゲー
ト形成工程において、前記段差部で残渣が発生するとい
う欠点がある。
【０００８】上記課題について鑑み、本発明の目的は、
トレンチ分離シリコン酸化膜パターン２ｂの端の段差を
緩和すると共にその形状を順テーパー形状にして、残渣
の発生がなくゲート形成できる半導体装置の製造方法を
提供するものである。
トレンチ分離シリコン酸化膜パターン２ｂの端の段差を
緩和すると共にその形状を順テーパー形状にして、残渣
の発生がなくゲート形成できる半導体装置の製造方法を
提供するものである。
【０００９】
【課題を解決するための手段】この目的を達成するため
に、本発明の半導体装置の製造方法は、半導体装置のト
レンチ分離を形成する方法であって、トレンチ分離シリ
コン酸化膜パターンを形成した後、ポリシリコン膜を形
成する工程と、前記トレンチ分離シリコン酸化膜パター
ンの端に前記ポリシリコン膜をサイドウォール形状にド
ライエッチングする工程と、ドライエッチングにより形
成されたサイドウォール形状のポリシリコン膜パターン
を酸化する工程とを有することを特徴とする。
に、本発明の半導体装置の製造方法は、半導体装置のト
レンチ分離を形成する方法であって、トレンチ分離シリ
コン酸化膜パターンを形成した後、ポリシリコン膜を形
成する工程と、前記トレンチ分離シリコン酸化膜パター
ンの端に前記ポリシリコン膜をサイドウォール形状にド
ライエッチングする工程と、ドライエッチングにより形
成されたサイドウォール形状のポリシリコン膜パターン
を酸化する工程とを有することを特徴とする。
【００１０】本発明では、トレンチ分離シリコン酸化膜
パターンの端に、サイドウォール形状に形成したポリシ
リコン膜パターンを酸化する工程を備えていることによ
って、酸化されたサイドウォール形状のポリシリコン酸
化膜パターンとトレンチ分離シリコン酸化膜パターンと
が一体となり、トレンチ分離シリコン酸化膜パターンの
端の段差を緩和すると共にその形状を順テーパー形状と
することができる。
パターンの端に、サイドウォール形状に形成したポリシ
リコン膜パターンを酸化する工程を備えていることによ
って、酸化されたサイドウォール形状のポリシリコン酸
化膜パターンとトレンチ分離シリコン酸化膜パターンと
が一体となり、トレンチ分離シリコン酸化膜パターンの
端の段差を緩和すると共にその形状を順テーパー形状と
することができる。
【００１１】
【発明の実施の形態】以下、本発明の半導体装置の製造
方法における実施の形態について、図面を参照しながら
説明する。
方法における実施の形態について、図面を参照しながら
説明する。
【００１２】図１（ａ）〜（ｆ）は、本発明の半導体装
置の製造方法におけるトレンチ分離の形成方法の工程順
断面図を示す。
置の製造方法におけるトレンチ分離の形成方法の工程順
断面図を示す。
【００１３】まず、シリコン基板１上に、シリコン酸化
膜２を形成した後、シリコン窒化膜３を形成する
（ａ）。
膜２を形成した後、シリコン窒化膜３を形成する
（ａ）。
【００１４】次に、周知のリソグラフィーにより、シリ
コン窒化膜３とシリコン酸化膜２とをエッチングし、シ
リコン窒化膜パターン３ａとシリコン酸化膜パターン２
ａを形成する。次に、ドライエッチ技術によりシリコン
基板１をエッチングし、シリコン基板１にトレンチを形
成する。さらに、周知のＣＶＤ法によりシリコン酸化膜
をトレンチの深さ以上の膜厚で形成した後、周知のＣＭ
Ｐ技術により、シリコン窒化膜パターン３ａとトレンチ
分離シリコン酸化膜パターン２ｂの表面が平坦となるよ
うに研磨する（ｂ）。
コン窒化膜３とシリコン酸化膜２とをエッチングし、シ
リコン窒化膜パターン３ａとシリコン酸化膜パターン２
ａを形成する。次に、ドライエッチ技術によりシリコン
基板１をエッチングし、シリコン基板１にトレンチを形
成する。さらに、周知のＣＶＤ法によりシリコン酸化膜
をトレンチの深さ以上の膜厚で形成した後、周知のＣＭ
Ｐ技術により、シリコン窒化膜パターン３ａとトレンチ
分離シリコン酸化膜パターン２ｂの表面が平坦となるよ
うに研磨する（ｂ）。
【００１５】次に、シリコン窒化膜パターン３ａとシリ
コン酸化膜パターン２ａをウェットエッチングすると、
トレンチ部分にのみ、トレンチ分離シリコン酸化膜パタ
ーン２ｂが形成される。このトレンチ分離シリコン酸化
膜パターン２ｂの端では、シリコン基板１との間に段差
が生じている（ｃ）。
コン酸化膜パターン２ａをウェットエッチングすると、
トレンチ部分にのみ、トレンチ分離シリコン酸化膜パタ
ーン２ｂが形成される。このトレンチ分離シリコン酸化
膜パターン２ｂの端では、シリコン基板１との間に段差
が生じている（ｃ）。
【００１６】次に、シリコン基板１の表面を酸化して、
シリコン酸化膜パターン２ｃを形成した後、周知のＣＶ
Ｄ法によりポリシリコン膜４を形成する（ｄ）。
シリコン酸化膜パターン２ｃを形成した後、周知のＣＶ
Ｄ法によりポリシリコン膜４を形成する（ｄ）。
【００１７】次に、前記ポリシリコン膜４をドライエッ
チすると、前記トレンチ分離シリコン酸化膜パターンの
端に、サイドウォール形状のポリシリコン膜パターン４
ａが形成される。その後、前記シリコン酸化膜パターン
２ｃをエッチングする（ｅ）。
チすると、前記トレンチ分離シリコン酸化膜パターンの
端に、サイドウォール形状のポリシリコン膜パターン４
ａが形成される。その後、前記シリコン酸化膜パターン
２ｃをエッチングする（ｅ）。
【００１８】次に、酸化を行うと、シリコン基板１の表
面が酸化されてシリコン酸化膜パターン２ｄが形成され
ると同時に、前記ポリシリコン膜パターン４ａも酸化さ
れて、ポリシリコン膜パターン４ａが酸化されたシリコ
ン酸化膜パターンと前記トレンチ分離シリコン酸化膜パ
ターン２ｂとが一体となったトレンチ分離シリコン酸化
膜パターン２ｅが形成される（ｆ）。
面が酸化されてシリコン酸化膜パターン２ｄが形成され
ると同時に、前記ポリシリコン膜パターン４ａも酸化さ
れて、ポリシリコン膜パターン４ａが酸化されたシリコ
ン酸化膜パターンと前記トレンチ分離シリコン酸化膜パ
ターン２ｂとが一体となったトレンチ分離シリコン酸化
膜パターン２ｅが形成される（ｆ）。
【００１９】以上の工程により、トレンチ分離シリコン
酸化膜パターン２ｅの端は、段差部にサイドウォール形
状に形成されたポリシリコン膜パターン２ａが酸化され
て、トレンチ分離シリコン酸化膜パターン２ｂと一体と
なることで、段差が緩和されると共に、その形状を順テ
ーパー形状にできる。
酸化膜パターン２ｅの端は、段差部にサイドウォール形
状に形成されたポリシリコン膜パターン２ａが酸化され
て、トレンチ分離シリコン酸化膜パターン２ｂと一体と
なることで、段差が緩和されると共に、その形状を順テ
ーパー形状にできる。
【００２０】また、本実施の形態では、トレンチ分離シ
リコン酸化膜パターンの端のサイドウォール形成にポリ
シリコン膜を用いたが、酸化することにより絶縁の特性
をもつ他の材料、あるいは当初から絶縁特性を持つ材料
を用いても同様の効果が得られる。他の材料としては、
例えば、タンタリウム、シリコン窒化膜等が挙げられ
る。
リコン酸化膜パターンの端のサイドウォール形成にポリ
シリコン膜を用いたが、酸化することにより絶縁の特性
をもつ他の材料、あるいは当初から絶縁特性を持つ材料
を用いても同様の効果が得られる。他の材料としては、
例えば、タンタリウム、シリコン窒化膜等が挙げられ
る。
【００２１】
【発明の効果】以上のように、本発明によれば、トレン
チ分離シリコン酸化膜パターンの端にサイドウォール形
状にポリシリコン膜パターンを形成し、酸化する工程を
備えていることによって、トレンチ分離シリコン酸化膜
パターンの端の形状の段差を緩和すると共に順テーパー
形状としたトレンチ分離を形成し、その後のゲート形成
工程において、残渣なくゲート形成することができる。
チ分離シリコン酸化膜パターンの端にサイドウォール形
状にポリシリコン膜パターンを形成し、酸化する工程を
備えていることによって、トレンチ分離シリコン酸化膜
パターンの端の形状の段差を緩和すると共に順テーパー
形状としたトレンチ分離を形成し、その後のゲート形成
工程において、残渣なくゲート形成することができる。
【図１】本発明の半導体装置の製造方法の実施の形態に
おける工程順断面図を示す。
おける工程順断面図を示す。
【図２】従来の半導体装置の製造方法の工程順断面図を
示す。
示す。
１ シリコン基板 ２ シリコン酸化膜 ２ａ シリコン酸化膜パターン ２ｂ トレンチ分離シリコン酸化膜パターン ２ｃ シリコン酸化膜パターン ２ｄ シリコン酸化膜パターン ２ｅ トレンチ分離シリコン酸化膜パターン ３ シリコン窒化膜 ３ａ シリコン窒化膜パターン ４ ポリシリコン膜 ４ａ ポリシリコン膜パターン
Claims (1)
- 【請求項１】 半導体装置のトレンチ分離を形成する方
法であって、トレンチ分離シリコン酸化膜パターンを形
成した後、ポリシリコン膜を形成する工程と、前記トレ
ンチ分離シリコン酸化膜パターンの端に前記ポリシリコ
ン膜をサイドウォール形状にドライエッチングする工程
と、ドライエッチングにより形成されたサイドウォール
形状のポリシリコン膜パターンを酸化する工程とを有す
ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32170597A JPH11163119A (ja) | 1997-11-21 | 1997-11-21 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32170597A JPH11163119A (ja) | 1997-11-21 | 1997-11-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11163119A true JPH11163119A (ja) | 1999-06-18 |
Family
ID=18135516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32170597A Pending JPH11163119A (ja) | 1997-11-21 | 1997-11-21 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11163119A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020003031A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체소자의 소자분리막 형성 방법 |
| KR100345430B1 (ko) * | 1998-10-15 | 2002-07-26 | 인터내셔널 비지네스 머신즈 코포레이션 | 집적 회로, 입/출력 디바이스, 이중 게이트 산화 방법 및 게이트 산화막 제조 방법 |
-
1997
- 1997-11-21 JP JP32170597A patent/JPH11163119A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100345430B1 (ko) * | 1998-10-15 | 2002-07-26 | 인터내셔널 비지네스 머신즈 코포레이션 | 집적 회로, 입/출력 디바이스, 이중 게이트 산화 방법 및 게이트 산화막 제조 방법 |
| KR20020003031A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체소자의 소자분리막 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4857477A (en) | Process for fabricating a semiconductor device | |
| US7696045B2 (en) | Method of manufacturing semiconductor device | |
| JP2000012676A (ja) | 半導体装置のトレンチ素子分離方法 | |
| US5004703A (en) | Multiple trench semiconductor structure method | |
| JPH05206262A (ja) | トレンチ構造の作製方法 | |
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| US5989975A (en) | Method for manufacturing shallow trench isolation | |
| JP2000031262A (ja) | 半導体装置及びシャロ―・トレンチ・アイソレ―ションの形成方法 | |
| JPH11163119A (ja) | 半導体装置の製造方法 | |
| JP2000306989A (ja) | 半導体装置の製造方法 | |
| KR100214534B1 (ko) | 반도체소자의 소자격리구조 형성방법 | |
| JP2001332613A (ja) | 半導体装置の製造方法 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JP3053009B2 (ja) | 半導体装置の製造方法 | |
| KR100343132B1 (ko) | 반도체장치의소자분리방법 | |
| JPH0268929A (ja) | 半導体装置の製造方法 | |
| JPH1167891A (ja) | 素子分離体の形成方法 | |
| KR100361763B1 (ko) | 반도체소자의소자분리막제조방법 | |
| KR100826790B1 (ko) | 반도체 소자의 트렌치 제조 방법 | |
| TW543142B (en) | Hollow trench isolator and method of fabricating the same | |
| JPS595644A (ja) | 半導体装置の製造方法 | |
| JPS61158158A (ja) | 半導体装置の製造方法 | |
| JP2001015587A (ja) | 半導体装置の製造方法 | |
| KR100485518B1 (ko) | 셀로우 트렌치 소자분리막의 제조 방법 | |
| KR19990013335A (ko) | 반도체 소자와 반도체 소자 제조 방법 |