JPH1167891A - 素子分離体の形成方法 - Google Patents
素子分離体の形成方法Info
- Publication number
- JPH1167891A JPH1167891A JP22867997A JP22867997A JPH1167891A JP H1167891 A JPH1167891 A JP H1167891A JP 22867997 A JP22867997 A JP 22867997A JP 22867997 A JP22867997 A JP 22867997A JP H1167891 A JPH1167891 A JP H1167891A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- trench
- element isolation
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 素子分離体を微細化するとともに、この素子
分離体を安定した形状に形成することのできる、素子分
離体の形成方法の提供が望まれている。 【解決手段】 Ｓｉ基板１１上に第１のＳｉＮ膜１３を
形成し、レジストパターン１４をマスクに第１のＳｉＮ
膜１３をパターニングして素子分離形成用パターン１５
を形成し、レジストパターン１４と素子分離形成用パタ
ーン１５の側壁に付着したポリマー１６とを除去し、Ｓ
ｉ基板１１上に第２のＳｉＮ膜１７を形成し、これをエ
ッチバックして第１のＳｉＮ膜１３の側壁部にサイドウ
ォール１８を形成し、素子分離形成用パターン１５とサ
イドウォール１８とをマスクにＳｉ基板１１をエッチン
グしてトレンチ１９を形成し、トレンチ１９内に絶縁材
料を埋め込んで絶縁材料層２０を形成し、絶縁材料層２
０を平坦化法により除去してこの絶縁材料層２０をトレ
ンチ１９内にのみ残し、これを素子分離体２１とする。
分離体を安定した形状に形成することのできる、素子分
離体の形成方法の提供が望まれている。 【解決手段】 Ｓｉ基板１１上に第１のＳｉＮ膜１３を
形成し、レジストパターン１４をマスクに第１のＳｉＮ
膜１３をパターニングして素子分離形成用パターン１５
を形成し、レジストパターン１４と素子分離形成用パタ
ーン１５の側壁に付着したポリマー１６とを除去し、Ｓ
ｉ基板１１上に第２のＳｉＮ膜１７を形成し、これをエ
ッチバックして第１のＳｉＮ膜１３の側壁部にサイドウ
ォール１８を形成し、素子分離形成用パターン１５とサ
イドウォール１８とをマスクにＳｉ基板１１をエッチン
グしてトレンチ１９を形成し、トレンチ１９内に絶縁材
料を埋め込んで絶縁材料層２０を形成し、絶縁材料層２
０を平坦化法により除去してこの絶縁材料層２０をトレ
ンチ１９内にのみ残し、これを素子分離体２１とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
の際に行われる、素子分離体の形成方法に関する。
の際に行われる、素子分離体の形成方法に関する。
【０００２】
【従来の技術】近年、半導体素子ではその微細化や高速
化が益々進んでいる。ところで、半導体素子の微細化を
進めるには素子分離の間隔を狭める必要がある。素子分
離技術としてはいくつかのものが提案されているが、そ
の中でも有力な技術の一つとして、ＳＴＩ（Shallow Tr
ench Isolation）が知られている。
化が益々進んでいる。ところで、半導体素子の微細化を
進めるには素子分離の間隔を狭める必要がある。素子分
離技術としてはいくつかのものが提案されているが、そ
の中でも有力な技術の一つとして、ＳＴＩ（Shallow Tr
ench Isolation）が知られている。
【０００３】このＳＴＩ、すなわちトレンチアイソレー
ション技術では、図３に示すように、まず、Ｓｉ基板１
上にＳｉＯ2 膜２、Ｓｉ3 Ｎ4 膜３を形成した後フォト
レジスト層（図示略）を形成し、さらにこのフォトレジ
スト層を、形成するトレンチのパターンにパターニング
してレジストパターン４を形成する。次に、このレジス
トパターン４をマスクにしてＳｉ3 Ｎ4 膜３をエッチン
グする。そして、フォトレジスト層を除去した後、エッ
チングによって得られたＳｉ3 Ｎ4 膜３からなるパター
ンをマスクにしてＳｉＯ2 膜２、Ｓｉ基板１をエッチン
グし、トレンチを形成する。
ション技術では、図３に示すように、まず、Ｓｉ基板１
上にＳｉＯ2 膜２、Ｓｉ3 Ｎ4 膜３を形成した後フォト
レジスト層（図示略）を形成し、さらにこのフォトレジ
スト層を、形成するトレンチのパターンにパターニング
してレジストパターン４を形成する。次に、このレジス
トパターン４をマスクにしてＳｉ3 Ｎ4 膜３をエッチン
グする。そして、フォトレジスト層を除去した後、エッ
チングによって得られたＳｉ3 Ｎ4 膜３からなるパター
ンをマスクにしてＳｉＯ2 膜２、Ｓｉ基板１をエッチン
グし、トレンチを形成する。
【０００４】ところが、前記の方法ではフォトレジスト
層をパターニングする際の開口寸法に限界があり、解像
限界以下に開口寸法を狭めていくと図３中に４ａで示す
ようにレジストパターン４が裾を引いてしまい、開口パ
ターンが設計どおりに形成されなくなってより微細なパ
ターンを形成するのが困難になってしまう。
層をパターニングする際の開口寸法に限界があり、解像
限界以下に開口寸法を狭めていくと図３中に４ａで示す
ようにレジストパターン４が裾を引いてしまい、開口パ
ターンが設計どおりに形成されなくなってより微細なパ
ターンを形成するのが困難になってしまう。
【０００５】このような背景から、近年では解像限界以
下のより微細なパターンを形成すべく、図４に示すよう
にＳｉ3 Ｎ4 膜をパターニングしてＳｉ3 Ｎ4 マスク５
を形成した後、レジストパターン４を除去することなく
そのまま残した状態でＳｉ基板１までエッチングし、ト
レンチ６を形成する方法が採用されるようになってきて
いる。
下のより微細なパターンを形成すべく、図４に示すよう
にＳｉ3 Ｎ4 膜をパターニングしてＳｉ3 Ｎ4 マスク５
を形成した後、レジストパターン４を除去することなく
そのまま残した状態でＳｉ基板１までエッチングし、ト
レンチ６を形成する方法が採用されるようになってきて
いる。
【０００６】
【発明が解決しようとする課題】しかしながら、この方
法はエッチングを連続処理できる点では有効であるもの
の、Ｓｉ3 Ｎ4 膜のエッチングに際しては通常異方性を
持たせるべくフルオロカーボンガスがエッチングガスと
して用いられるため、エッチングによって形成されたＳ
ｉ3 Ｎ4 マスク５の側壁部に、エッチングガスとレジス
トとの生成物であるポリマー７が付着してしまう。する
と、このようにして付着したポリマー７がＳｉ基板１の
エッチング時にマスクとして機能してしまうことから、
Ｓｉ3 Ｎ4マスク５を設計どおりに加工しても結果的に
トレンチ６が設計どおりの開口寸法に形成されなくなっ
てしまう。
法はエッチングを連続処理できる点では有効であるもの
の、Ｓｉ3 Ｎ4 膜のエッチングに際しては通常異方性を
持たせるべくフルオロカーボンガスがエッチングガスと
して用いられるため、エッチングによって形成されたＳ
ｉ3 Ｎ4 マスク５の側壁部に、エッチングガスとレジス
トとの生成物であるポリマー７が付着してしまう。する
と、このようにして付着したポリマー７がＳｉ基板１の
エッチング時にマスクとして機能してしまうことから、
Ｓｉ3 Ｎ4マスク５を設計どおりに加工しても結果的に
トレンチ６が設計どおりの開口寸法に形成されなくなっ
てしまう。
【０００７】本発明は前記事情に鑑みてなされたもの
で、その目的とするところは、トレンチを微細化してこ
れに埋め込まれる素子分離体を微細化するとともに、こ
の素子分離体を安定した形状に形成することのできる、
素子分離体の形成方法を提供することにある。
で、その目的とするところは、トレンチを微細化してこ
れに埋め込まれる素子分離体を微細化するとともに、こ
の素子分離体を安定した形状に形成することのできる、
素子分離体の形成方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明の素子分離体の形
成方法では、シリコン基板上に第１の窒化ケイ素膜を形
成する工程と、レジストパターンをマスクにしたエッチ
ングにより前記第１の窒化ケイ素膜をパターニングし、
該第１の窒化ケイ素膜から素子分離形成用のパターンを
形成する工程と、前記レジストパターンを除去するとと
もに、前記素子分離形成用のパターンの側壁に付着した
ポリマーを除去する工程と、前記シリコン基板上に前記
素子分離形成用のパターンを覆って第２の窒化ケイ素膜
を形成する工程と、前記第２の窒化ケイ素膜をエッチバ
ックして前記第１の窒化ケイ素膜の側壁部に該第２の窒
化ケイ素膜からなるサイドウォールを形成する工程と、
前記素子分離形成用のパターンとサイドウォールとをマ
スクにして前記シリコン基板をエッチングし、トレンチ
を形成する工程と、前記トレンチ内に絶縁材料を埋め込
んで絶縁材料層を形成する工程と、前記絶縁材料層を平
坦化法により除去し、該絶縁材料層を前記トレンチ内に
のみ残してこれを素子分離体とする工程と、を備えてな
ることを前記課題の解決手段とした。
成方法では、シリコン基板上に第１の窒化ケイ素膜を形
成する工程と、レジストパターンをマスクにしたエッチ
ングにより前記第１の窒化ケイ素膜をパターニングし、
該第１の窒化ケイ素膜から素子分離形成用のパターンを
形成する工程と、前記レジストパターンを除去するとと
もに、前記素子分離形成用のパターンの側壁に付着した
ポリマーを除去する工程と、前記シリコン基板上に前記
素子分離形成用のパターンを覆って第２の窒化ケイ素膜
を形成する工程と、前記第２の窒化ケイ素膜をエッチバ
ックして前記第１の窒化ケイ素膜の側壁部に該第２の窒
化ケイ素膜からなるサイドウォールを形成する工程と、
前記素子分離形成用のパターンとサイドウォールとをマ
スクにして前記シリコン基板をエッチングし、トレンチ
を形成する工程と、前記トレンチ内に絶縁材料を埋め込
んで絶縁材料層を形成する工程と、前記絶縁材料層を平
坦化法により除去し、該絶縁材料層を前記トレンチ内に
のみ残してこれを素子分離体とする工程と、を備えてな
ることを前記課題の解決手段とした。
【０００９】この素子分離体の形成方法によれば、レジ
ストパターンと、素子分離形成用のパターンの側壁に付
着したポリマーとを除去した後、素子分離形成用のパタ
ーンの側壁部に形成したサイドウォールをもマスクにし
てシリコン基板をエッチングし、トレンチを形成するの
で、ポリマーの付着によってトレンチの寸法が設計どお
りにならないといった不都合が回避され、しかも、得ら
れるトレンチの幅を、サイドウォールの幅分狭くするこ
とが可能になる。
ストパターンと、素子分離形成用のパターンの側壁に付
着したポリマーとを除去した後、素子分離形成用のパタ
ーンの側壁部に形成したサイドウォールをもマスクにし
てシリコン基板をエッチングし、トレンチを形成するの
で、ポリマーの付着によってトレンチの寸法が設計どお
りにならないといった不都合が回避され、しかも、得ら
れるトレンチの幅を、サイドウォールの幅分狭くするこ
とが可能になる。
【００１０】また、サイドウォールをマスクにしてトレ
ンチを形成するので、得られるトレンチはその底部にお
ける側端部がサイドウォールの肩の形状に近い丸みを帯
びた形状になり、したがってここに絶縁材料が埋め込ま
れて形成された素子分離体は、前記側端部で電界集中が
起こらず、これによりリーク電流の発生が抑えられたも
のとなる。
ンチを形成するので、得られるトレンチはその底部にお
ける側端部がサイドウォールの肩の形状に近い丸みを帯
びた形状になり、したがってここに絶縁材料が埋め込ま
れて形成された素子分離体は、前記側端部で電界集中が
起こらず、これによりリーク電流の発生が抑えられたも
のとなる。
【００１１】
【発明の実施の形態】以下、本発明の素子分離体の形成
方法を実施形態例によって詳しく説明する。この例で
は、まず、図１（ａ）に示すように、シリコン基板（以
下、Ｓｉ基板と記す）１１の表層部に熱酸化法によって
ＳｉＯ2 膜１２を厚さ１０ｎｍ程度に形成する。次に、
このＳｉＯ2 膜１２上に、ＣＶＤ法によって第１のＳｉ
3 Ｎ4膜１３を２００ｎｍ程度の厚さに形成する。次い
で、従来と同様にしてフォトレジスト層（図示略）を形
成し、さらにこのフォトレジスト層を、公知のリソグラ
フィー技術、エッチング技術によって形成するトレンチ
のパターンにパターニングし、レジストパターン１４を
形成する。
方法を実施形態例によって詳しく説明する。この例で
は、まず、図１（ａ）に示すように、シリコン基板（以
下、Ｓｉ基板と記す）１１の表層部に熱酸化法によって
ＳｉＯ2 膜１２を厚さ１０ｎｍ程度に形成する。次に、
このＳｉＯ2 膜１２上に、ＣＶＤ法によって第１のＳｉ
3 Ｎ4膜１３を２００ｎｍ程度の厚さに形成する。次い
で、従来と同様にしてフォトレジスト層（図示略）を形
成し、さらにこのフォトレジスト層を、公知のリソグラ
フィー技術、エッチング技術によって形成するトレンチ
のパターンにパターニングし、レジストパターン１４を
形成する。
【００１２】次いで、このレジストパターン１４をマス
クにして第１のＳｉ3 Ｎ4 膜１３をドライエッチング
し、図１（ｂ）に示すように第１のＳｉ3 Ｎ4 膜１３か
らなる素子分離形成用パターン１５を形成する。この第
１のＳｉ3 Ｎ4 膜１３をエッチング除去する際、ＳｉＯ
2 膜１２もある程度はエッチングされてしまうが、エッ
チング条件を適宜に設定しておくことにより、Ｓｉ基板
１１までがエッチングされない程度にＳｉＯ2 膜１２を
Ｓｉ基板１１表面に残しておく。
クにして第１のＳｉ3 Ｎ4 膜１３をドライエッチング
し、図１（ｂ）に示すように第１のＳｉ3 Ｎ4 膜１３か
らなる素子分離形成用パターン１５を形成する。この第
１のＳｉ3 Ｎ4 膜１３をエッチング除去する際、ＳｉＯ
2 膜１２もある程度はエッチングされてしまうが、エッ
チング条件を適宜に設定しておくことにより、Ｓｉ基板
１１までがエッチングされない程度にＳｉＯ2 膜１２を
Ｓｉ基板１１表面に残しておく。
【００１３】このようにして第１のＳｉ3 Ｎ4 膜１３を
エッチングすると、前述したように、エッチングガスと
して用いたフルオロカーボンガスとレジストとの生成物
であるポリマー１６が素子分離形成用パターン１５の側
壁部に付着してしまう。そこで、本発明では、Ｏ2 プラ
ズマ処理とウェットエッチチング処理とを行い、前記レ
ジストパターン１４とポリマー１６とを除去して図１
（ｃ）に示すように素子分離形成用パターン１５を露出
させる。
エッチングすると、前述したように、エッチングガスと
して用いたフルオロカーボンガスとレジストとの生成物
であるポリマー１６が素子分離形成用パターン１５の側
壁部に付着してしまう。そこで、本発明では、Ｏ2 プラ
ズマ処理とウェットエッチチング処理とを行い、前記レ
ジストパターン１４とポリマー１６とを除去して図１
（ｃ）に示すように素子分離形成用パターン１５を露出
させる。
【００１４】次いで、図１（ｄ）に示すように、素子分
離形成用パターン１５を覆ってＣＶＤ法により第２のＳ
ｉ3 Ｎ4 膜１７を２００ｎｍ程度の厚さに形成する。続
いて、Ｓｉ基板１１表層部のＳｉＯ2 膜１２をエッチン
グストッパとして、この第２のＳｉ3 Ｎ4 膜１７を異方
性エッチングでエッチバックして除去する。すると、第
１のＳｉ3 Ｎ4 膜１３からなる素子分離形成用パターン
１５の側壁部には、図１（ｅ）に示すように第２のＳｉ
3 Ｎ4 膜１７からなるサイドウォール１８が形成され
る。
離形成用パターン１５を覆ってＣＶＤ法により第２のＳ
ｉ3 Ｎ4 膜１７を２００ｎｍ程度の厚さに形成する。続
いて、Ｓｉ基板１１表層部のＳｉＯ2 膜１２をエッチン
グストッパとして、この第２のＳｉ3 Ｎ4 膜１７を異方
性エッチングでエッチバックして除去する。すると、第
１のＳｉ3 Ｎ4 膜１３からなる素子分離形成用パターン
１５の側壁部には、図１（ｅ）に示すように第２のＳｉ
3 Ｎ4 膜１７からなるサイドウォール１８が形成され
る。
【００１５】次いで、素子分離形成用パターン１５とサ
イドウォール１８とをマスクにしてＳｉ基板１１をエッ
チングし、図２（ａ）のようにＳｉ基板１１に深さ０．
３μｍから０．５μｍ程度のトレンチ１９を形成する。
サイドウォール１８のテーパ形状がトレンチ１９の形状
に反映され、トレンチ１９の側壁部を丸みが帯びた状態
にすることができる。そして、さらにこの丸みを大きく
するため高温酸化を行う。
イドウォール１８とをマスクにしてＳｉ基板１１をエッ
チングし、図２（ａ）のようにＳｉ基板１１に深さ０．
３μｍから０．５μｍ程度のトレンチ１９を形成する。
サイドウォール１８のテーパ形状がトレンチ１９の形状
に反映され、トレンチ１９の側壁部を丸みが帯びた状態
にすることができる。そして、さらにこの丸みを大きく
するため高温酸化を行う。
【００１６】次いで、ＣＶＤ法あるいはＢｉａｓ ＥＣ
Ｒ法によって絶縁材料であるＳｉＯ 2 を堆積し、図２
（ｂ）に示すようにトレンチ１９を埋め込んだ状態に絶
縁材料層２０を形成する。ここで、絶縁材料であるＳｉ
Ｏ2 については、膜の埋め込み性が良ければコンフォー
マルでもＨＤＰでもよい。このようにして絶縁材料層２
０を形成したら、再度高温酸化を行い、ＳｉＯ2からな
る絶縁材料層２０の緻密化を図る。
Ｒ法によって絶縁材料であるＳｉＯ 2 を堆積し、図２
（ｂ）に示すようにトレンチ１９を埋め込んだ状態に絶
縁材料層２０を形成する。ここで、絶縁材料であるＳｉ
Ｏ2 については、膜の埋め込み性が良ければコンフォー
マルでもＨＤＰでもよい。このようにして絶縁材料層２
０を形成したら、再度高温酸化を行い、ＳｉＯ2からな
る絶縁材料層２０の緻密化を図る。
【００１７】次いで、この絶縁材料層２０に対してＣＭ
Ｐ法（化学的機械的研磨法）等の平坦化処理を行い、図
２（ｃ）に示すように該絶縁材料層２０を前記トレンチ
１９内にのみ残してこれを素子分離体２１とする。ここ
で、平坦化処理としてＣＭＰ法を採用した場合には、第
１のＳｉ3 Ｎ4 膜１３からなる素子分離形成用パターン
１５、第２のＳｉ3 Ｎ4 膜１７からなるサイドウォール
１８をストッパとして研磨すればよい。
Ｐ法（化学的機械的研磨法）等の平坦化処理を行い、図
２（ｃ）に示すように該絶縁材料層２０を前記トレンチ
１９内にのみ残してこれを素子分離体２１とする。ここ
で、平坦化処理としてＣＭＰ法を採用した場合には、第
１のＳｉ3 Ｎ4 膜１３からなる素子分離形成用パターン
１５、第２のＳｉ3 Ｎ4 膜１７からなるサイドウォール
１８をストッパとして研磨すればよい。
【００１８】その後、図２（ｄ）のように素子分離形成
用パターン１５、サイドウォール１８をエッチングによ
って除去し、Ｓｉ基板１１のトレンチ内に素子分離体２
１を残して素子分離を完成する。そして、従来と同様に
して素子分離体２１で分離された素子領域内にトランジ
スタ（図示略）や配線（図示略）を形成し、これによっ
て半導体装置を得る。
用パターン１５、サイドウォール１８をエッチングによ
って除去し、Ｓｉ基板１１のトレンチ内に素子分離体２
１を残して素子分離を完成する。そして、従来と同様に
して素子分離体２１で分離された素子領域内にトランジ
スタ（図示略）や配線（図示略）を形成し、これによっ
て半導体装置を得る。
【００１９】この素子分離体２１の形成方法にあって
は、レジストパターン１４と、素子分離形成用パターン
１５の側壁に付着したポリマー１６とを除去した後、素
子分離形成用パターン１５とこれの側壁部に形成したサ
イドウォール１８をマスクにしてシリコン基板１１をエ
ッチングし、トレンチ１９を形成するので、従来のごと
くポリマー１６の付着によってトレンチの寸法が設計ど
おりにならないといった不都合を回避することができ、
しかも、得られるトレンチ１９の幅を、サイドウォール
１８の幅分（正確にはサイドウォール１８の幅の２倍
分）狭くすることができ、これによりトレンチ１９の開
口寸法を例えばリソグラフィー技術における解像限界以
下にすることができる。
は、レジストパターン１４と、素子分離形成用パターン
１５の側壁に付着したポリマー１６とを除去した後、素
子分離形成用パターン１５とこれの側壁部に形成したサ
イドウォール１８をマスクにしてシリコン基板１１をエ
ッチングし、トレンチ１９を形成するので、従来のごと
くポリマー１６の付着によってトレンチの寸法が設計ど
おりにならないといった不都合を回避することができ、
しかも、得られるトレンチ１９の幅を、サイドウォール
１８の幅分（正確にはサイドウォール１８の幅の２倍
分）狭くすることができ、これによりトレンチ１９の開
口寸法を例えばリソグラフィー技術における解像限界以
下にすることができる。
【００２０】また、サイドウォール１８をマスクにして
トレンチ１９を形成することにより、得られるトレンチ
１９の側壁部を丸みを帯びた形状にすることができ、し
たがって、ここに絶縁材料を埋め込んで素子分離体２１
を形成することにより、得られる素子分離体２１を、そ
の側端部で電界集中が起こらず、これによりリーク電流
の発生が抑えられたものにすることができる。
トレンチ１９を形成することにより、得られるトレンチ
１９の側壁部を丸みを帯びた形状にすることができ、し
たがって、ここに絶縁材料を埋め込んで素子分離体２１
を形成することにより、得られる素子分離体２１を、そ
の側端部で電界集中が起こらず、これによりリーク電流
の発生が抑えられたものにすることができる。
【００２１】なお、本発明は前記実施形態例に限定され
ることなく、例えば、第１のＳｉ3Ｎ4 膜１３による単
層膜で素子分離形成用パターン１５を形成するのに代え
て、該第１のＳｉ3 Ｎ4 膜１３の上にポリシリコン膜を
形成し、これら第１のＳｉ3Ｎ4 膜１３とポリシリコン
膜との積層膜によって素子分離形成用パターン１５を形
成するようにしてもよい。
ることなく、例えば、第１のＳｉ3Ｎ4 膜１３による単
層膜で素子分離形成用パターン１５を形成するのに代え
て、該第１のＳｉ3 Ｎ4 膜１３の上にポリシリコン膜を
形成し、これら第１のＳｉ3Ｎ4 膜１３とポリシリコン
膜との積層膜によって素子分離形成用パターン１５を形
成するようにしてもよい。
【００２２】
【発明の効果】以上説明したように本発明の素子分離体
の形成方法は、レジストパターンと、素子分離形成用の
パターンの側壁に付着したポリマーとを除去した後、素
子分離形成用のパターンの側壁部に形成したサイドウォ
ールをもマスクにしてシリコン基板をエッチングし、ト
レンチを形成する方法であるから、ポリマーの付着によ
ってトレンチの寸法が設計どおりにならなかったり形状
異常になるといった不都合を回避することができ、しか
も、得られるトレンチの幅を、サイドウォールの幅分狭
くすることができ、これによりトレンチの開口寸法を例
えばリソグラフィー技術における解像限界以下にするこ
とができる。
の形成方法は、レジストパターンと、素子分離形成用の
パターンの側壁に付着したポリマーとを除去した後、素
子分離形成用のパターンの側壁部に形成したサイドウォ
ールをもマスクにしてシリコン基板をエッチングし、ト
レンチを形成する方法であるから、ポリマーの付着によ
ってトレンチの寸法が設計どおりにならなかったり形状
異常になるといった不都合を回避することができ、しか
も、得られるトレンチの幅を、サイドウォールの幅分狭
くすることができ、これによりトレンチの開口寸法を例
えばリソグラフィー技術における解像限界以下にするこ
とができる。
【００２３】また、サイドウォールをマスクにしてトレ
ンチを形成することにより、得られるトレンチの側壁部
を丸みを帯びた形状にすることができ、したがって、こ
こに絶縁材料を埋め込んで素子分離体を形成することに
より、得られる素子分離体を、その側端部で電界集中が
起こらず、これによりリーク電流の発生が抑えられたも
のにすることができる。
ンチを形成することにより、得られるトレンチの側壁部
を丸みを帯びた形状にすることができ、したがって、こ
こに絶縁材料を埋め込んで素子分離体を形成することに
より、得られる素子分離体を、その側端部で電界集中が
起こらず、これによりリーク電流の発生が抑えられたも
のにすることができる。
【図１】（ａ）〜（ｅ）は、本発明の一実施形態例を工
程順に説明するための要部側断面図である。
程順に説明するための要部側断面図である。
【図２】（ａ）〜（ｄ）は、本発明の一実施形態例を説
明するための図であり、図１（ｅ）に示した工程に続く
工程をその工程順に説明するための要部側断面図であ
る。
明するための図であり、図１（ｅ）に示した工程に続く
工程をその工程順に説明するための要部側断面図であ
る。
【図３】従来技術の一例を説明するための要部側断面図
である。
である。
【図４】従来技術とその課題を説明するための要部側断
面図である。
面図である。
１１…シリコン基板、１３…第１のＳｉ3 Ｎ4 膜、１４
…レジストパターン、１５…素子分離形成用パターン、
１６…ポリマー、１７…第２のＳｉ3 Ｎ4 膜、１８…サ
イドウォール膜、１９…トレンチ、２０…絶縁材料層、
２１…素子分離体
…レジストパターン、１５…素子分離形成用パターン、
１６…ポリマー、１７…第２のＳｉ3 Ｎ4 膜、１８…サ
イドウォール膜、１９…トレンチ、２０…絶縁材料層、
２１…素子分離体
Claims (1)
- 【請求項１】 シリコン基板上に素子分離体を形成する
方法であって、 シリコン基板上に第１の窒化ケイ素膜を形成する工程
と、 レジストパターンをマスクにしたエッチングにより前記
第１の窒化ケイ素膜をパターニングし、該第１の窒化ケ
イ素膜から素子分離形成用のパターンを形成する工程
と、 前記レジストパターンを除去するとともに、前記素子分
離形成用のパターンの側壁に付着したポリマーを除去す
る工程と、 前記シリコン基板上に前記素子分離形成用のパターンを
覆って第２の窒化ケイ素膜を形成する工程と、 前記第２の窒化ケイ素膜をエッチバックして前記第１の
窒化ケイ素膜の側壁部に該第２の窒化ケイ素膜からなる
サイドウォールを形成する工程と、 前記素子分離形成用のパターンとサイドウォールとをマ
スクにして前記シリコン基板をエッチングし、トレンチ
を形成する工程と、 前記トレンチ内に絶縁材料を埋め込んで絶縁材料層を形
成する工程と、 前記絶縁材料層を平坦化法により除去し、該絶縁材料層
を前記トレンチ内にのみ残してこれを素子分離体とする
工程と、を備えてなることを特徴とする素子分離体の形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22867997A JPH1167891A (ja) | 1997-08-26 | 1997-08-26 | 素子分離体の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22867997A JPH1167891A (ja) | 1997-08-26 | 1997-08-26 | 素子分離体の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1167891A true JPH1167891A (ja) | 1999-03-09 |
Family
ID=16880122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22867997A Pending JPH1167891A (ja) | 1997-08-26 | 1997-08-26 | 素子分離体の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1167891A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100302878B1 (ko) * | 1999-09-15 | 2001-11-07 | 황인길 | 반도체 소자 분리를 위한 트렌치 제조 방법 |
| US6855633B2 (en) | 2001-08-27 | 2005-02-15 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
| JP2009231728A (ja) * | 2008-03-25 | 2009-10-08 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
-
1997
- 1997-08-26 JP JP22867997A patent/JPH1167891A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100302878B1 (ko) * | 1999-09-15 | 2001-11-07 | 황인길 | 반도체 소자 분리를 위한 트렌치 제조 방법 |
| US6855633B2 (en) | 2001-08-27 | 2005-02-15 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
| JP2009231728A (ja) * | 2008-03-25 | 2009-10-08 | Fujitsu Microelectronics Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5989977A (en) | Shallow trench isolation process | |
| US5004703A (en) | Multiple trench semiconductor structure method | |
| KR100307651B1 (ko) | 반도체장치의제조방법 | |
| US6171929B1 (en) | Shallow trench isolator via non-critical chemical mechanical polishing | |
| US6200881B1 (en) | Method of forming a shallow trench isolation | |
| EP0954022B1 (en) | Method for providing shallow trench isolation of transistors | |
| US6667222B1 (en) | Method to combine zero-etch and STI-etch processes into one process | |
| JPH1167891A (ja) | 素子分離体の形成方法 | |
| JP3773785B2 (ja) | 半導体装置の製造方法 | |
| KR100596876B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20050028618A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| US6559028B1 (en) | Method of topography management in semiconductor formation | |
| KR100412138B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH1126569A (ja) | 半導体装置の製造方法 | |
| KR100325626B1 (ko) | 반도체 소자 분리 방법 | |
| KR100559553B1 (ko) | 반도체 소자의 셸로우 트렌치 소자분리막 제조 방법 | |
| JPH11251318A (ja) | 半導体装置及びその製造方法 | |
| KR100826790B1 (ko) | 반도체 소자의 트렌치 제조 방법 | |
| KR100829367B1 (ko) | 반도체 소자의 트렌치 제조 방법 | |
| TW508727B (en) | Method to form shallow trench isolation structure | |
| JPH10150101A (ja) | 半導体装置及びその製造方法 | |
| KR100396792B1 (ko) | 반도체소자의 격리영역 화학기계적 연마방법 | |
| KR20050068306A (ko) | 반도체 소자의 셀로우 트렌치 소자분리막 제조 방법 | |
| KR20040057546A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| JPH11163119A (ja) | 半導体装置の製造方法 |