KR20000003647A - 반도체 소자의 소자분리절연막 형성방법 - Google Patents
반도체 소자의 소자분리절연막 형성방법 Download PDFInfo
- Publication number
- KR20000003647A KR20000003647A KR1019980024909A KR19980024909A KR20000003647A KR 20000003647 A KR20000003647 A KR 20000003647A KR 1019980024909 A KR1019980024909 A KR 1019980024909A KR 19980024909 A KR19980024909 A KR 19980024909A KR 20000003647 A KR20000003647 A KR 20000003647A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- device isolation
- pad
- oxide film
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 소자분리마스크를 이용한 식각공정으로 패터닝된 패드절연막을 형성하는 공정과, 상기 패드절연막 측벽에 질화막 스페이서를 형성하는 공정과, 상기 패드절연막과 질화막 스페이서를 마스크로하여 상기 반도체기판을 일정두께 식각하는 공정과, 상기 반도체기판을 산화시키는 제1산화공정으로 제1소자분리절연막을 형성하는 공정과, 상기 질화막 스페이서를 마스크로 하여 상기 제1소자분리절연막을 일정두께 식각하는 공정과, 상기 제1소자분리절연막을 산화시키는 제2산화공정으로 제2소자분리절연막을 형성하는 공정과, 상기 패드절연막과 질화막 스페이서를 제거하는 공정으로 버즈빅 ( bird's beak ) 이 작은 소자분리절연막을 형성하여 소자의 전류특성을 향상시킬 수 있는 기술이다.
Description
본 발명은 반도체소자의 소자분리절연막 형성방법에 관한 것으로, 특히 절연막 스페이서 형성공정과 두번의 산화공정으로 버즈빅의 성장을 억제하며 소자분리절연막을 형성하여 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 기술에 관한 것이다.
종래의 반도체 소자 제조방법에서는, 소자분리 산화막의 형성시 실리콘 질화막을 얇게 증착하고 소자간의 분리를 쉽게 해주기 위해서 실리콘 기판을 식각해준 뒤 소자분리 산화막을 성장시키는 방법을 사용해 왔는데 상기와 같은 종래의 방법에서는 소자 분리 산화막의 측면 부분에서 새부리 모양의 산화막이 활성영역 쪽으로 많이 치고 들어감과 동시에 수직단차가 생기는 등의 비정상적인 성장이 이루어졌다.
반도체 디바이스가 소형화되고 집적화되면서 소자분리 산화막 영역의 면적을 줄여주면서도 소자의 분리를 원활하게 해 줄수 있는 방법이 요구되고 있는데 측면 부분의 새부리 모양 산화막의 액티브 영역으로의 증가는 소자분리 산화막 영역의 면적을 실제 디자인상의 면적보다 증가시키는 효과를 일으키므로 디자인상의 제약을 받게하는 문제점이 있다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, 두번의 산화공정과 절연막 스페이서 형성공정을 이용하여 버즈빅이 작은 소자분리절연막을 형성함으로써 반도체소자의 특성 및 신뢰성을 향상시킬 수 있는 반도체소자의 소자분리절연막 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1h 는 본 발명의 제1실시예에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도.
도 2a 내지 도 2e 는 본 발명의 제2실시예에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도.
<도면의 주요부분에 대한 부호의 설명 >
2,22 : 반도체기판 4,24 : 패드산화막
6,26 : 제1실리콘질화막 8 : 제2실리콘질화막
10,28 : 질화막 스페이서 12 : 반도체기판의 식각면
14,30 : 제1소자분리산화막 16,32 : 제2소자분리산화막
이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 소자분리절연막 형성방법은,
소자분리마스크를 이용한 식각공정으로 패터닝된 패드절연막을 형성하는 공정과,
상기 패드절연막 측벽에 질화막 스페이서를 형성하는 공정과,
상기 패드절연막과 질화막 스페이서를 마스크로하여 상기 반도체기판을 일정두께 식각하는 공정과,
상기 반도체기판을 산화시키는 제1산화공정으로 제1소자분리절연막을 형성하는 공정과,
상기 질화막 스페이서를 마스크로 하여 상기 제1소자분리절연막을 일정두께 식각하는 공정과,
상기 제1소자분리절연막을 산화시키는 제2산화공정으로 제2소자분리절연막을 형성하는 공정과,
상기 패드절연막과 질화막 스페이서를 제거하는 공정을 포함하는 것을 제1특징으로한다.
또한, 이상의 목적을 달성하기 위해 본 발명에 따른 반도체소자의 소자분리절연막 형성방법은,
소자분리마스크를 이용한 식각공정으로 패터닝된 패드절연막을 형성하는 공정과,
상기 반도체기판을 산화시키는 제1산화공정으로 제1소자분리절연막을 형성하는 공정과,
상기 패드절연막 측벽에 질화막 스페이서를 형성하는 공정과,
상기 패드절연막과 질화막 스페이서를 마스크로하여 상기 제1소자분리절연막을 일정두께 식각하는 공정과,
상기 제1소자분리절연막을 산화시키는 제2산화공정으로 제2소자분리절연막을 형성하는 공정과,
상기 패드절연막과 질화막 스페이서를 제거하는 공정을 포함하는 것을 제2특징으로한다.
이상의 목적을 달성하기 위해 본 발명의 원리는,
먼저, 실리콘 기판 상부에 패드 산화막을 형성하고 패드 산화막 상부에 제1실리콘 질화막을 종래보다 두껍게 형성한 뒤 마스크 작업을 통해 첫 번째 식각을 해준다. 이후 제2 실리콘 질화막을 종래보다 두껍게 형성을 해 준다음 전면 식각을 통해 스페이서를 형성한 뒤 실리콘 기판을 시각해 준다. 이후 적당한 두께의 첫 번째 산화막을 형성한다. 그 다음에 실리콘 질화막을 식각 장볍으로 해서 첫 번째로 형성한 산화막을 적당두께만큼 식각을 해준다음 두 번째 산화막을 형성해 주는 기술이다. 이때 두 번째 산화막을 종래보다 더 두껍게 형성해줌으로써 산화막이 윗쪽으로는 적게 성장하면서 실리콘 내부로는 더 많이 들어갈 수 있게 할 수 있다.
이때, 산화막을 두 번에 걸쳐서 성장을 시켜 줌으로써 소자 분리 산화막이 성장하지 않을 부분의 실리콘 질화막 두께를 원하는 만큼 높여줄수 있기 때문에 새부리 모양의 산화막이 활성영역 내부로 적게 치고 들어 갈수 있게 할수 있고, 첫 번째 산화막 성장 이후 산화막의 윗 부분을 식각해 준뒤에 두번째 산화막을 성장시켜 줌으로써 실리콘 기판 내부로의 소자분리 산화막 성장을 키워줄 수 있는 기술이다.
이하, 첨부된 도면을 참고로 하여 본 발명을 상세히 설명하기로 한다.
도 1a 내지 도 1h 는 본 발명의 제1실시예에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도이다.
먼저, 반도체 기판(2) 상부에 패드 산화막(4)을 성장시키고 상기 패드 산화막(4)위에 제 1실리콘 질화막(6)을 두껍게 증착한다. 이때, 상기 반도체기판(2)은 실리콘으로 형성한다. 그리고, 상기 패드산화막(24)은 질소 성분이 함유되어 있는 산화막으로 형성한다. (도 1a)
그리고, 상기 제1실리콘질화막(6) 상부에 소자분리용 마스크를 이용하여 노광 및 현상 공정을 실시하여 감광막 패턴(도시안됨)을 형성한다.
그 다음에 상기 감광막 패턴을 식각 장벽으로 하여 제1실리콘 질화막(6)과 패드 산화막(4)을 식각하여 실리콘 기판(2) 계면이 드러난 상태에서 감광막을 제거한다.(도 1b)
그리고, 전체표면상부에 제2실리콘 질화막(8)을 일정두께 형성하고, 이를 전면식각하여 상기 제1실리콘 질화막(6)의 양측벽에 질화막 스페이서(10)를 형성한다. 이때, 상기 전면 식각공정은 상기 반도체기판(2)의 표면이 노출될 정도 까지만 실시한다.
그 다음에, 상기 제1실리콘질화막(6)과 질화막 스페이서(10)를 마스크로하여 상기 반도체기판(2)을 일정 깊이만큼 식각한다.
이때, 제1실리콘 질화막(6)도 소정 두께 식각이 함께 이뤄지게 되며 실리콘 기판(12) 식각공정을 실시한 후 실리콘이 식각된 지역에 남아있는 질화막을 없애주기 위해 약간의 실리콘 질화막 식각을 실시한다.(도 1c, 도 1d)
그 다음에, 제1산화공정으로 상기 반도체기판(2)을 산화시켜 제1소자분리산화막(14)을 형성한다. 이때, 상기 제1실리콘질화막(6)과 질화막 스페이서(10)가 상기 제1소자분리산화막이 활성영역으로 성장되는 것을 억제하는 역할을 한다. (도 1e)
그리고, 제1실리콘 질화막(6) 및 질화막 스페이서(10)를 식각 장벽으로해서 제1소자분리 산화막(14)을 소정두께 식각한다. (도 1f)
그리고, 제2산화공정으로 제2소자분리 산화막(16)을 성장시킨다.
이때, 상기 제1실리콘 질화막(6)을 원하는 만큼 두껍게 형성을 해줌으로써 제2소자분리산화막(16)의 측면에 보이는 새부리 모양의 산화막, 즉 버즈빅이 활성영역 면적 내부로 치고 들어가는 것을 감소 시켜줄수 있다. 또 두 번의 소자 분리 형성을 통해서 제2소자분리 산화막(16)이 반도체 기판(2) 내부로 깊이 들어가게 해줌으로써 소자와 소자간의 누설전류(punch)를 최소화 시켜줄 수 있다.(도 1g)
그 다음에, 제2소자분리 산화막(16) 이외의 모든층을 제거한다.
이때, 상기 제2소자분리산화막(16)은, 상기 반도체기판(2) 표면 상부로 높게 형성되지 않을 뿐만 아니라, 새부리 모양의 산화막도 액티브 영역 쪽으로 많이 치고 들어가지 않고, 반도체 기판(2) 내부로 깊이 형성되는 모양을 볼 수 있다.
도 2a 내지 도 2e 는 본 발명의 제2실시예에 따른 반도체소자의 소자분리절연막 형성방법을 도시한 단면도이다.
먼저, 반도체 기판(22) 상부에 패드 산화막(24)을 성장시키고 상기 패드 산화막(24) 위에 제1실리콘 질화막(26)을 두껍게 증착한다. 이때, 상기 패드산화막(24)은 질소 성분이 함유되어 있는 산화막으로 형성한다.
이후, 감광막(미 도시됨)을 코팅한 후 소자분리용 마스크를 이용하여 노광 및 현상 공정을 실시하여 감광막 패턴을 형성한다.
다음에 상기 감광막 패턴을 식각 장벽으로 하여 제1실리콘 질화막(26)과 패드 산화막(24)을 식각하고, 상기 감광막패턴을 제거한다. (도 2a)
그리고, 제1산화공정으로 제1소자분리 산화막(30)을 성장시킨다. (도 2b)
그 다음에, 상기 제1실리콘질화막(26) 측벽에 제2실리콘질화막으로 질화막 스페이서(28)를 형성한다.
그리고, 상기 제1실리콘질화막(26)과 질화막 스페이서(28)를 마스크로하여 상기 제1소자분리산화막(30)을 일정두께 식각한다. (도 2c)
그 다음에, 제2산화공정으로 제2소자분리 산화막(32)을 성장시킨다.
이때, 상기 제1실리콘질화막(26)과 질화막 스페이서(28)는 산화막의 성장을 억제하는 역할을 한다. (도 2d)
그 다음에, 제2소자분리 산화막(32) 이외의 모든층을 제거한다. (도 2e)
이와 같은 방법으로 소자 분리 산화막을 형성해주면, 스페이서를 형성할 때, 첫 번째 성장시킨 소자분리 산화막을 동시에 식각해 줄수 있기 때문에 공정의 단순화를 이룰 수 있는 동시에 두 번의 소자 분리 산화막 형성으로 새부리 모양의 산화막이 활성영역 내부로 적게 치고 들어가게 해 줄수 있으므로 소자 분리 산화막 영역의 면적의 증가를 막아 줌으로써 활성영역의 면적을 확보해줄 수 있는 장점이 있다.
이상에서 설명한 바와같이 본 발명에 따른 반도체소자의 소자분리절연막 형성방법은, 종래 기술에 비해서, 소자분리 산화막이 성장하지 않을 부분의 실리콘 질화막의 두께를 원하는 만큼 높여줄 수 있으므로 새부리 모양의 산화막이 액티브 면적 내부로 치고 들어가는 것을 막아줄수 있고 이로 인하여 생기는 소자분리 산화막의 면적의 증가를 줄여 줄 수 있다.
또한, 두 번에 걸쳐서 소자 분리 산화막을 형성시켜 줌으로써 소자분리 산화막을 실리콘 내부로 깊에 형성 시켜서 소자와 소자 사이의 누설 전류(punch)를 막아줌으로써 안정된 소자간의 절연을 가능하게 하며, 이와 동시에 실리콘 표면과 소자분리 산화막과의 단차를 줄여줄 수 있다.
Claims (6)
- 소자분리마스크를 이용한 식각공정으로 패터닝된 패드절연막을 형성하는 공정과,상기 패드절연막 측벽에 질화막 스페이서를 형성하는 공정과,상기 패드절연막과 질화막 스페이서를 마스크로하여 상기 반도체기판을 일정두께 식각하는 공정과,상기 반도체기판을 산화시키는 제1산화공정으로 제1소자분리절연막을 형성하는 공정과,상기 질화막 스페이서를 마스크로 하여 상기 제1소자분리절연막을 일정두께 식각하는 공정과,상기 제1소자분리절연막을 산화시키는 제2산화공정으로 제2소자분리절연막을 형성하는 공정과,상기 패드절연막과 질화막 스페이서를 제거하는 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
- 제 1 항에 있어서,상기 패드절연막은 산화막과 질화막의 적층구조로 형성하되, 상기 산화막은 질소 성분이 함유되어 있는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 제 1 항에 있어서,상기 질화막 스페이서는 산화막으로 형성하는 것을 특징으로하는 반도체 소자의 소자분리 절연막 형성방법.
- 소자분리마스크를 이용한 식각공정으로 패터닝된 패드절연막을 형성하는 공정과,상기 반도체기판을 산화시키는 제1산화공정으로 제1소자분리절연막을 형성하는 공정과,상기 패드절연막 측벽에 질화막 스페이서를 형성하는 공정과,상기 패드절연막과 질화막 스페이서를 마스크로하여 상기 제1소자분리절연막을 일정두께 식각하는 공정과,상기 제1소자분리절연막을 산화시키는 제2산화공정으로 제2소자분리절연막을 형성하는 공정과,상기 패드절연막과 질화막 스페이서를 제거하는 공정을 포함하는 반도체소자의 소자분리절연막 형성방법.
- 제 4 항에 있어서,상기 패드절연막은 산화막과 질화막의 적층구조로 형성하되, 상기 산화막은 질소 성분이 함유되어 있는 것을 특징으로 하는 반도체소자의 소자분리절연막 형성방법.
- 제 4 항에 있어서,상기 질화막 스페이서는 산화막으로 형성하는 것을 특징으로하는 반도체 소자의 소자분리 절연막 형성방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980024909A KR20000003647A (ko) | 1998-06-29 | 1998-06-29 | 반도체 소자의 소자분리절연막 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980024909A KR20000003647A (ko) | 1998-06-29 | 1998-06-29 | 반도체 소자의 소자분리절연막 형성방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20000003647A true KR20000003647A (ko) | 2000-01-25 |
Family
ID=19541428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980024909A KR20000003647A (ko) | 1998-06-29 | 1998-06-29 | 반도체 소자의 소자분리절연막 형성방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20000003647A (ko) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20160056027A (ko) | 2014-11-11 | 2016-05-19 | 대한민국(국민안전처 해양경비안전연구센터장) | 이동형 스마트 단말기에 의해 제어가능한 발열 장갑 |
KR20170000252U (ko) | 2015-07-10 | 2017-01-18 | 도현철 | 기능성 장갑 |
US9704732B2 (en) | 2011-12-23 | 2017-07-11 | Samsung Electronics Co., Ltd. | Apparatuses for bonding semiconductor chips |
-
1998
- 1998-06-29 KR KR1019980024909A patent/KR20000003647A/ko not_active Application Discontinuation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9704732B2 (en) | 2011-12-23 | 2017-07-11 | Samsung Electronics Co., Ltd. | Apparatuses for bonding semiconductor chips |
KR20160056027A (ko) | 2014-11-11 | 2016-05-19 | 대한민국(국민안전처 해양경비안전연구센터장) | 이동형 스마트 단말기에 의해 제어가능한 발열 장갑 |
KR20170000252U (ko) | 2015-07-10 | 2017-01-18 | 도현철 | 기능성 장갑 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950004972B1 (ko) | 반도체 장치의 필드산화막 형성 방법 | |
US5696022A (en) | Method for forming field oxide isolation film | |
KR20000003647A (ko) | 반도체 소자의 소자분리절연막 형성방법 | |
KR100289660B1 (ko) | 반도체 소자의 트렌치 형성방법 | |
KR100209714B1 (ko) | 반도체소자의 격리막 및 이의 형성방법 | |
KR100361763B1 (ko) | 반도체소자의소자분리막제조방법 | |
KR100416813B1 (ko) | 반도체소자의필드산화막형성방법 | |
KR100207531B1 (ko) | 질소가 인-사이튜 도핑된 폴리실리콘 스페이서를 이용한 반도체장치의 소자분리방법 | |
KR100419877B1 (ko) | 반도체 장치의 소자 분리 방법 | |
KR100954418B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR0154140B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
KR0166835B1 (ko) | 반도체 소자 격리형성 방법 | |
KR0155839B1 (ko) | 반도체장치의 소자분리 방법 | |
KR100204022B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
KR100195227B1 (ko) | 반도체장치의 소자분리방법 | |
KR100353403B1 (ko) | 반도체소자의 콘택 형성방법 | |
KR0167260B1 (ko) | 반도체 소자의 격리구조 제조방법 | |
KR100422960B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
KR0147427B1 (ko) | 미세 반도체 소자의 소자분리막 형성 방법 | |
KR100545176B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
KR0166489B1 (ko) | 반도체 소자의 소자분리 방법 | |
KR100414230B1 (ko) | 반도체장치의소자분리막형성방법 | |
KR100226779B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
KR100297098B1 (ko) | 반도체소자의필드산화막형상방법 | |
KR100224783B1 (ko) | 반도체 소자의 소자 분리막 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Withdrawal due to no request for examination |