KR100414230B1 - 반도체장치의소자분리막형성방법 - Google Patents

반도체장치의소자분리막형성방법 Download PDF

Info

Publication number
KR100414230B1
KR100414230B1 KR1019960071414A KR19960071414A KR100414230B1 KR 100414230 B1 KR100414230 B1 KR 100414230B1 KR 1019960071414 A KR1019960071414 A KR 1019960071414A KR 19960071414 A KR19960071414 A KR 19960071414A KR 100414230 B1 KR100414230 B1 KR 100414230B1
Authority
KR
South Korea
Prior art keywords
film
forming
mask
sacrificial layer
layer
Prior art date
Application number
KR1019960071414A
Other languages
English (en)
Other versions
KR19980052426A (ko
Inventor
엄용택
김훈상
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019960071414A priority Critical patent/KR100414230B1/ko
Publication of KR19980052426A publication Critical patent/KR19980052426A/ko
Application granted granted Critical
Publication of KR100414230B1 publication Critical patent/KR100414230B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
반도체 장치 제조방법.
2. 발명이 해결하려고 하는 기술적 과제
버즈 비크의 발생으로 인한 활성영역의 감소를 억제하여 소자의 고집적화를 꾀할 수 있는 반도체 장치의 소자 분리막 형성방법을 제공하고자 함.
3. 발명의 해결방법의 요지
소자간 절연막 형성을 위한 LOCOS 공정시 필드 산화막이 형성될 부분의 양 가장자리 부위의 실리콘 기판을 식각하여 트렌치 구조를 형성한 후, 상기 트렌치된 부분에 질화막을 마련해둔 상태에서 소자간 절연막인 필드 산화막 형성을 위한 열 산화 공정을 진행함으로써, 이때 발생하기 쉬운 버즈 비크 현상에 의한 활성영역의 감소를 억제하기 위한 반도체 장치의 소자 분리막 형성방법을 제공하고자 함.
4. 발명의 중요한 용도
반도체 장치 제조 공정중 소자 분리막 형성방법에 이용됨.

Description

반도체 장치의 소자 분리막 형성방법
본 발명은 반도체 장치의 소자 분리막 형성방법에 관한 것으로, 특히 LOCOS(Local Oxidation of Silicon) 공정시 산화 마스크의 끝부분이 위쪽으로 치켜 올라가서 만들어지는 버즈 비크(Bird's Beak)현상에 의해 활성영역이 감소하는 것을 억제하여 반도체 소자의 고집적화를 꾀하기 위한 반도체 장치의 소자 분리막 형성방법에 관한 것이다.
일반적으로, 소자 분리막은 집적소자를 구성하는 개별소자를 전기적 및 구조적으로 서로 분리시켜, 각 소자가 인접한 소자의 간섭을 받지 않고 독자적으로 주어진 기능을 수행할 수 있도록 한다.
도1은 종래 기술에 따른 반도체 장치의 소자 분리막 형성 공정 단면도로, 먼저, 실리콘 기판(1)상에 패드 산화막(2)과 질화막(3)을 차례로 형성하고, 활성영역(5)과 오버랩되는 소자분리 마스크를 사용하여 패드 산화막(2)이 드러날 때까지 상기 질화막(3)을 제거한 다음, 열산화(Thermal Oxidation) 공정을 통해 소자간 절연 막인 필드 산화막(4)(Field Oxide)을 형성시킨다.
이때, 질화막(3) 아래에 존재하는 패드 산화막(2)이 수평방향으로 산화가 진행되어 질화막(3)의 측벽이 치켜 올라가면서 필드 산화막(4)이 형성되어 버즈 비크(Bird's Beak ; 도면 부호 A)가 발생하여 활성영역(5)이 감소하게 된다. 미설명 부호 "6" 은 소자분리 영역을 도시한 것이다.
상기와 같은 버즈 비크 현상은 소자가 점차 고집적화 되어갈수록 상대적으로 차지하게 되는 면적이 커지기 때문에 소자가 동작하는데 필요한 활성영역(5)의 감소로 인해 소자의 동작 특성이 저하되며, 소자간 절연이 미흡하게 되는 등의 문제점이 있었다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 버즈 비크의 발생으로 인한 활성영역의 감소를 억제하여 소자의 고집적화를 꾀할 수 있는 반도체 장치의 소자 분리막 형성방법을 제공하는데 그 목적이 있다.
제 1도는 종래기술에 따른 반도체 장치의 소자 분리막 형성 공정 단면도,
도 2A 내지 2D는 본 발명의 일실시예에 따른 반도체 장치의 소자 분리막 형성 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 실리콘 기판 20, 40, 50 : 질화막
30 : 산화막 스페이서 60 : 필드 산화막
70 : 소자분리 영역 80 : 활성영역
상기 목적을 달성하기 위하여 본 발명은 반도체 기판상의 활성영역에 오버랩되는 제1 희생막을 형성하는 단계; 상기 제1 희생막 측벽에 제2 희생막 스페이서를 형성하는 단계; 상기 제1 희생막을 제거하는 단계; 전체구조 상부에 상기 제2 희생막 스페이서와 식각 선택비가 큰 마스크용 물질막을 형성하는 단계; 상기 제2 희생막 스페이서가 드러날때까지 상기 마스크용 물질막을 전면 에치백하여 제거하는 단계; 상기 제2 희생막 스페이서와 상기 마스크용 물질막과의 식각선택비를 이용하여 상기 제2 희생막 스페이서를 제거하는 단계; 상기 마스크용 물질막을 식각마스크로 소정두께의 반도체 기판을 식각하여 트렌치를 형성하는 단계; 상기 마스크용 물질 막을 제거하는 단계; 전체구조 상부에 산화방지막을 형성하는 단계; 소자분리 마스크를 사용한 식각 공정에 의해 상기 산화방지막 패턴을 형성하는 단계; 및 상기 산화방지막 패턴을 산화방지 마스크로한 열산화 공정에 의해 소자분리 산화막을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세하게 설명한다.
도2A 내지 2D는 본 발명의 일실시예에 따른 반도체 장치의 소자 분리막 형성공정 단면도이다.
먼저, 도2A는 실리콘 기판(10)상에 제1 질화막(20)을 형성한 후, 후속 공정에서 형성될 활성영역(80)과 오버랩되는 소자분리 마스크를 사용한 식각 공정에 의해 상기 제1 질화막(20)을 패터닝한 다음, 전체구조 상부에 약 200Å 내지 500Å 정도 두께의 산화막을 형성하고, 마스크없이 전면 식각하여 상기 제1 질화막(20) 측벽에 산화막 스페이서(30)를 형성한 것을 도시한 것이다. 미설명 부호 "70" 은소자분리 영역을 나타낸다.
이어서, 도2B는 상기 제1 질화막(20)을 제거하고, 전체구조 상부에 제2 질화막(40)을 증착한 후, 전면 에치백 공정에 의해 상기 산화막 스페이서(30)가 드러날 때까지 상기 제2 질화막(40)을 식각하여 제거한 다음, 상기 제2 질화막(40)과 상기 산화막 스페이서(30)와의 식각선택비를 이용하여 상기 산화막 스페이서(30)를 습식 제거한 것을 도시한 것이다.
계속해서, 도2C는 상기 제2 질화막(40)을 식각마스크로 소정깊이의 실리콘 기판(10)을 식각하여 미세 트렌치를 형성하고, 상기 제2 질화막(40)을 제거한 후, 전체구조 상부에 이후의 소자간 절연막인 필드 산화막 형성을 위한 열산화 공정시 산화방지막으로 사용될 제3 질화막(50)을 충분한 두께로 형성하여 상기 미세 트렌치를 채우도록 한 다음, 소자분리 마스크를 사용한 식각 공정에 의해 상기 제3 질화막(50)을 패터닝한 것을 도시한 것이다.
마지막으로, 도2D는 상기 제3 질화막(50)을 산화방지 마스크로한 열산화(Thermal Oxidation) 공정에 의해 소자간 절연막인 필드 산화막(60)을 성장시킨 다음, 전면 에치백 공정에 의해 상기 실리콘 기판(10)상의 상기 제3 질화막(50)을 건식식각한 것을 도시한 것으로, 이때 상기 미세 트렌치 내부에 상기 제3 질화막(50)이 잔류하도록한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 소자간 절연막 형성을 위한 LOCOS 공정시 필드 산화막이 형성될 부분의 양 가장자리 부위의 실리콘 기판을 식각하여 트렌치 구조를 형성한 후, 상기 트렌치된 부분에 질화막을 마련해둔 상태에서 소자간 절연 막인 필드 산화막 형성을 위한 열산화 공정을 진행함으로써, 이때 발생하기 쉬운 버즈 비크 현상에 의한 활성영역의 감소를 억제할 수 있어 반도체 소자의 고집적화를 꾀할 수 있다.

Claims (7)

  1. 반도체 기판상의 활성영역에 오버랩되는 제1 희생막을 형성하는 단계;
    상기 제1 희생막 측벽에 제2 희생막 스페이서를 형성하는 단계;
    상기 제1 희생막을 제거하는 단계;
    전체구조 상부에 상기 제2 희생막 스페이서와 식각선택비가 큰 마스크용 물질막을 형성하는 단계;
    상기 제2 희생막 스페이서가 드러날때까지 상기 마스크용 물질막을 전면 에치백하여 제거하는 단계;
    상기 제2 희생막 스페이서와 상기 마스크용 물질막과의 식각선택비를 이용하여 상기 제2 희생막 스페이서를 제거하는 단계;
    상기 마스크용 물질막을 식각마스크로 소정두께의 반도체 기판을 식각하여 트렌치를 형성하는 단계;
    상기 마스크용 물질막을 제거하는 단계;
    전체구조 상부에 산화방지막을 형성하는 단계;
    소자분리 마스크를 사용한 식각 공정에 의해 상기 산화방지막 패턴을 형성하는 단계; 및
    상기 산화방지막 패턴을 산화방지 마스크로한 열산화 공정에 의해 소자분리 산화막을 형성하는 단계를 포함해서 이루어진 반도체 장치의 소자 분리막 형성방법.
  2. 제1항에 있어서,
    상기 제1 희생막은 질화막인 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.
  3. 제2항에 있어서,
    상기 제2 희생막 스페이서는 산화막인 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.
  4. 제3항에 있어서,
    상기 마스크용 물질막은 질화막인 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.
  5. 제1항에 있어서,
    상기 산화방지막은 질화막인 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.
  6. 제3항에 있어서,
    상기 산화막은 약 200Å 내지 500Å 정도의 두께로 형성하는 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.
  7. 제3항에 있어서,
    상기 산화막은 습식제거하는 것을 특징으로 하는 반도체 장치의 소자 분리막 형성방법.
KR1019960071414A 1996-12-24 1996-12-24 반도체장치의소자분리막형성방법 KR100414230B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960071414A KR100414230B1 (ko) 1996-12-24 1996-12-24 반도체장치의소자분리막형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960071414A KR100414230B1 (ko) 1996-12-24 1996-12-24 반도체장치의소자분리막형성방법

Publications (2)

Publication Number Publication Date
KR19980052426A KR19980052426A (ko) 1998-09-25
KR100414230B1 true KR100414230B1 (ko) 2004-03-26

Family

ID=37423037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960071414A KR100414230B1 (ko) 1996-12-24 1996-12-24 반도체장치의소자분리막형성방법

Country Status (1)

Country Link
KR (1) KR100414230B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6315445A (ja) * 1986-07-08 1988-01-22 Nec Kansai Ltd 半導体装置の製造方法
JPS6461928A (en) * 1987-09-02 1989-03-08 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH0555363A (ja) * 1991-08-27 1993-03-05 Sony Corp 素子分離方法
KR0148602B1 (ko) * 1994-11-23 1998-12-01 양승택 반도체 장치의 소자 격리방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6315445A (ja) * 1986-07-08 1988-01-22 Nec Kansai Ltd 半導体装置の製造方法
JPS6461928A (en) * 1987-09-02 1989-03-08 Mitsubishi Electric Corp Manufacture of semiconductor device
JPH0555363A (ja) * 1991-08-27 1993-03-05 Sony Corp 素子分離方法
KR0148602B1 (ko) * 1994-11-23 1998-12-01 양승택 반도체 장치의 소자 격리방법

Also Published As

Publication number Publication date
KR19980052426A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
KR100414230B1 (ko) 반도체장치의소자분리막형성방법
KR100219043B1 (ko) 반도체 장치의 소자분리막 형성 방법
KR100223750B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR100417853B1 (ko) Ｓｔｉ 및 ｄｔｉ를 갖는 반도체 장치의 제조방법
KR20000044885A (ko) 반도체 소자의 소자 분리막 형성 방법
KR100399949B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR100190070B1 (ko) 반도체장치의 소자분리 방법
JP3923584B2 (ja) 半導体装置の素子分離膜形成方法
KR100195227B1 (ko) 반도체장치의 소자분리방법
KR100190364B1 (ko) 반도체 소자 분리막 형성 방법
KR100416813B1 (ko) 반도체소자의필드산화막형성방법
KR19980048836A (ko) 반도체 소자의 소자분리막 형성방법
KR100221633B1 (ko) 소자격리 방법
KR20010003615A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR100418300B1 (ko) 반도체소자의소자분리막형성방법
KR0172760B1 (ko) 반도체 소자의 소자 분리 절연막 제조 방법
KR20000003647A (ko) 반도체 소자의 소자분리절연막 형성방법
KR100750047B1 (ko) 반도체 장치의 소자분리막의 형성 방법
KR19980030942A (ko) 반도체 장치의 소자 분리막 형성방법
KR100209217B1 (ko) 반도체 소자 분리 방법
KR940001401B1 (ko) 산화 방지막
KR100328707B1 (ko) 반도체장치의 소자격리 방법
KR0147427B1 (ko) 미세 반도체 소자의 소자분리막 형성 방법
KR100881413B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100315443B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101125

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee