KR0147427B1 - 미세 반도체 소자의 소자분리막 형성 방법 - Google Patents

Abstract

본 발명은 반도체 소자간 절연을 위한 소자분리층 형성방법에 관한 것으로, 소자분리층 형성영역의 반도체 기판의 표면으로부터 일정한 깊이 아래의 영역에 비정질반도체층을 형성하는 제1단계; 상기 비정질반도체층 상부의 반도체 기판을 선택식각하여 상기 비정질반도체층을 일부 노출시키는 제2단계; 상기 비정질반도체층을 제거한 후 열처리 하여 소자분리층을 형성하는 제3단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

미세 반도체 소자의 소자분리막 형성 방법

제1도는 종래 방법에 따른 필드산화막 형성 후의 단면도.

제2a도 내지 제2e도는 본 발명의 일실시예에 따른 소자분리막 형성 공정 단면도.

제3a도 내지 제3f도는 본 발명의 다른 실시예에 따른 소자분리막 형성 공정 단면도.

* 도면의 주요부분에 대한 부호의 설명

21,31 : 실리콘 22,32 : 실리콘 질화막

23,33 : 비정질 실리콘층 24 : 실리콘 질화막 스페이서

25,35 : 필드산화막 36,38 : 감광막 패턴

본 발명은 미세 반도체 소자 제조 방법에 관한 것으로, 특히 미세 반도체 소자간을 절연시키기 위한 소자분리막 형성 방법에 관한 것이다.

반도체 소자 제조 공정에서 소자간의 전기적인 절연을 위해, 일반적으로 산화막과 질화막을 사용하여 소자분리 영역을 국부적으로 산화시키는 LOCOS(LOCal Oxidation of Silicon; 이하 로코스라 약칭함) 방법이 주로 사용되고 있다.

로코스에 의한 방법은 실리콘 기판 위에 산화막을 형성하고, 산호막상에 질화막을 증착한 후, 마스크공정과 식각공정을 실시하여 소자분리 영역을 노출시키는 질화막 패턴을 형성한 다음, 열산화공정으로 소자분리 영역을 국부적으로 산화시켜 소자분리막을 형성하는 과정으로 이루어진다. 이때, 질화막은 산화방지막으로서 역할을 하며, 산화막은 질화막에 의한 스트레스를 완화시키는 완충 역할을 한다.

종래의 로코스 공정에 의한 필드산화막 형성 방법은 제1도에 도시된 바와 같이 실리콘 기판(11) 상에 열산화막(12), 폴리실리콘막(13) 및 실리콘 질화막(14)을 차례로 적층한 다음, 실리콘 질화막(14), 폴리실리콘막(13) 및 열산화막(12)을 선택적으로 제거하여 필드영역(소자분리 영역)의 상기 실리콘 기판(11)을 노출시킨 후 열산화시켜 필드산화막(15)을 형성하는 과정으로 이루어진다.

그러나, 상기와 같은 종래기술은 질화막의 하부에 버즈빅(bird's beak) 현상(제1도에서 B로 표시)이 크게 유발되어, 활성영역이 축소되며 필드산화막과 그 주변의 활성영역과의 단차가 심해지는 문제점을 안고 있다.

상기와 같은 종래기술의 문제점을 해결하기 위한 본 발명은 버즈빅에 의한 활성영역의 감소 및 필드산화막과 주변의 활성영역간의 단차 발생을 방지할 수 있는 미세 반도체 소자의 소자분리막 형성 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은 소자분리막이 형성될 영역의 실리콘 기판 내에 실리콘 비정질 층을 형성하는 제1단계; 상기 비정질 실리콘층의 일부를 노출시키기 위하여 상기 실리콘 기판을 선택적으로 제거하는 제2단계; 상기 비정질 실리콘층을 제거하는 제3단계; 및 열산화 공정을 실시하여, 상기 제2단계에서 상기 실리콘 기판이 제거된 영역과, 상기 제3단계에서 상기 비정질 실리콘층이 제거된 영역에 소자분리막을 형성하는 제4단계를 포함하여 이루어지는 미세 반도체 소자의 소자분리막 형성 방법을 제공한다.

이하, 본 발명의 바람직한 실시예에 따른 소자분리막 형성 방법을 첨부된 도면 제2a도 내지 제2e도 및 제3a도 내지 제3f도를 참조하여 설명한다.

제2a도 내지 제2e도는 본 발명의 일실시예에 따른 소자분리막 형성 과정을 나타내는 공정 단면도이다.

먼저, 제2a도에 도시한 바와 같이 실리콘 기판(21) 상에 산화방지막으로서, 실리콘 질화막(22)을 증착한 후, 필드산화막이 형성될 부분 상에 형성된 실리콘 질화막(22) 부분을 노출시키는 감광막 패턴(도시하지 않음)을 형성하고, 감광막 패턴을 식각마스크로하여 상기 실리콘 질화막(22)을 식각한 후, 많은 양의 이온을 주입하여 실리콘 기판(21)표면으로부터 일정한 깊이 아래의 영역을 비정질 실리콘층(23)으로 만들고, 감광막 패턴을 제거한다.

다음으로, 제2b도에 도시한 바와 같이 상기 실리콘 질화막(22)의 측벽에 산화방지막으로서 실리콘 질화막 스페이서(24)를 형성한 후, 상기 비정질 실리콘층(23)이 드러나도록 실리콘 기판(21)을 식각한다.

다음으로, 제2c도에 도시한 바와 같이 비정질 실리콘층(23)과 실리콘 기판(21)과의 식각비 차이를 이용하여 비정질 실리콘층(23)을 등방성 습식식각으로 제거한다. 이 후, 등방성 습식식각으로 제거되지 않고 잔류하는 비정질 실리콘층(23)을 결정화시키는 단계를 더 포함하기도 한다.

다음으로, 제2d도에 도시된 바와 같이 열산화 공정을 실시하여, 상기 실리콘 기판이 제거된 영역과 상기 비정질 실리콘층이 제거된 영역의 실리콘 기판(21)내에 필드산화막(25)을 형성한다. 이때, 필드산화막(25)이 상기 실리콘 기판(21)표면과 단차를 이루지 않도록, 식각으로 제거된 실리콘 기판 부분과 비정질 실리콘층 부분을 채울 수 있을 정도의 두께로 필드산화막(25)을 형성한다. 따라서, 버즈빅 발생으로 인한 활성영역의 감소와, 필드산화막(25) 형성에 따른 실리콘 기판(21) 표면과 필드산화막(25) 간의 단차 발생을 방지할 수 있다.

다음으로, 제2e도에 도시한 바와 같이 상기 실리콘 질화막(22) 및 실리콘 질화막 스페이서(24)를 식각하여 제거한다.

제3a도 내지 제3f도는 본 발명의 다른 실시예에 따른 소자분리막 형성과정을 나타내는 공정 단면도이다.

먼저, 제3a도에 도시된 바와 같이 실리콘 기판(31)상에 산화막을 형성할 부분의 상기 실리콘 기판(31)을 노출시키는 제1감광막 패턴(36)을 형성한 후, 많은 양의 이온을 주입하여 실리콘 기판 표면으로부터 일정한 깊이 아래의 영역을 비정질 실리콘층(33)으로 만든다.

이어서, 제3b도에 도시된 바와 같이 제1감광막 패턴(36)을 제거한 다음, 실리콘 기판(31) 상에 실리콘 질화막(32)을 형성하고, 비정질 실리콘층(33)의 상부에 형성된 실리콘 질화막(32)의 일부를 노출시키는 제2감광막 패턴(38)을 형성한다. 이때 노출되는 실리콘 질화막(32)의 폭을, 형성하고자 하는 필드산화막의 폭보다 작게 함으로써 필드산화막의 형성으로 인한 필드산화막과 실리콘 기판간의 단차발생을 방지한다.

다음으로, 제3c도에 도시된 바와 같이 상기 제2감광막 패턴(38)을 식각마스크로 이용하여 실리콘 질화막(32)을 식각한 후, 상기 비정질 실리콘층(33)이 드러나도록 실리콘 기판(31)을 식각한다.

다음으로, 제3d도에 도시된 바와 같이 비정질 실리콘층과 실리콘 기판과의 식각비 차이를 이용하여 상기 노출된 비정질 실리콘층을 등방성 습식식각으로 제거한다. 이후, 등방성 습식식각으로 제거되지 않고 잔류하는 비정질 실리콘층을 결정화시키는 단계를 더 포함하기도 한다.

이어서, 제3e도에 도시된 바와 같이 제2감광막 패턴(38)을 제거하고, 열산화 공정을 실시하여 식각으로 제거된 실리콘 기판 내부에, 즉 실리콘 기판이 제거된 영역과 비정질 실리콘층이 제거된 영역 내에 필드산화막(35)을 형성한다. 이때, 필드산화막(35)이 상기 실리콘 기판(31) 표면과 단차를 이루지 않도록 식각으로 제거된 실리콘 기판 부분과 비정실 실리콘층 부분을 채울 수 있을 정도의 두께로 필드산화막(35)을 형성한다. 따라서, 버즈빅 발생으로 인한 활성영역의 감소와, 필드산화막(35) 형성에 따른 실리콘 기판(31) 표면과 필드산화막(35) 간의 단차 발생을 방지할 수 있다.

다음으로, 제3f도에 도시한 바와 같이 상기 실리콘 질화막(32)을 식각하여 제거한다.

상기와 같이 이루어지는 본 발명은 이온주입을 통해 실리콘 기판 내에 비정질 실리콘층을 형성한 후, 실리콘 기판과 비정질 실리콘과의 식각비 차이를 이용하여 비정질 실리콘을 선택적으로 식각한 후 필드산화막을 형성함으로써 기존의 로코스(Local Oxidation) 공정으로 필드산화막을 형성할 경우에 발생하는 버즈빅에 의한 활성영역의 감소 및 필드산화막과 주변의 활성영역과 단차가 발생하는 단점을 극복할 수 있다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (8)

1. 소자분리막이 형성될 영역의 실리콘 기판 내에 실리콘 비정질 층을 형성하는 제1단계; 상기 비정질 실리콘층의 일부를 노출시키기 위하여 상기 실리콘 기판을 선택적으로 제거하는 제2단계; 상기 비정질 실리콘층을 제거하는 제3단계; 및 열산화 공정을 실시하여, 상기 제2단계에서 상기 실리콘 기판이 제거된 영역과, 상기 제3단계에서 상기 비정질 실리콘층이 제거된 영역에 소자분리막을 형성하는 제4단계를 포함하여 이루어지는 미세 반도체 소자의 소자분리막 형성 방법.
2. 제1항에 있어서, 상기 제1단계는, 상기 소자분리막 형성영역 이외의 상기 실리콘 기판 상부에 산화방지막 패턴을 형성하는 단계; 및 상기 산화방지막 패턴 형성 후 노출된 실리콘 기판에 이온을 주입하여 상기 비정질 실리콘층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
3. 제2항에 있어서, 상기 제2단계는, 상기 산화방지막 패턴 측벽에 산화방지막 스페이서를 형성하는 단계; 및 상기 산화방지막 스페이서 사이에 노출된 상기 실리콘 기판을 식각하여 상기 비정질 실리콘층을 노출시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 미세 반도체 소자의 소자분리막 형성 방법.
4. 제2항 또는 제3항에 있어서, 상기 산화방지막 패턴 및 상기 산화방지막 스페이서를 실리콘 질화막으로 형성하는 것을 특징으로 하는 미세 반도체 소자의 소자분리막 형성 방법.
5. 제1항에 있어서, 상기 제3단계 후, 잔류하는 비정질 실리콘층을 결정화시키는 제5단계를 더 포함하는 것을 특징으로 하는 미세 반도체 소자의 소자분리막 형성 방법.
6. 제5항에 있어서, 상기 제3단계는, 상기 실리콘 기판과 상기 비정질 실리콘층의 식각비 차이를 이용하여 상기 비정질 실리콘층을 습식식각으로 제거하는 것을 특징으로 하는 미세 반도체 소자의 소자분리막 형성 방법.
7. 제1항 또는 제2항에 있어서, 상기 제1단계는, 상기 실리콘 기판 상에, 소자분리막이 형성될 영역의 실리콘 기판을 노출시키는 제1감광막 패턴을 형성하는 단계; 상기 제1감광막 패턴을 마스크로 이온주입을 실시하여 상기 비정질 실리콘층을 형성하는 단계; 및 상기 제1감광막 패턴을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 미세 반도체 소자의 소자분리막 형성 방법.
8. 제7항에 있어서, 상기 제2단계는, 상기 실리콘 기판 상에 산화방지막을 형성하는 단계; 상기 산화방지막 상에 상기 비정질 실리콘층 상부의 상기 산화방지막의 일부를 노출시키는 제2감광막 패턴을 형성하는 단계; 상기 제2감광막 패턴을 식각마스크로 상기 산화방지막 및 상기 실리콘 기판을 식각하여 상기 비정질 실리콘층의 일부를 노출시키는 단계; 및 상기 제2감광막 패턴을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 미세 반도체 소자의 소자분리막 형성 방법.