KR950004972B1 - 반도체 장치의 필드산화막 형성 방법 - Google Patents

반도체 장치의 필드산화막 형성 방법 Download PDF

Info

Publication number
KR950004972B1
KR950004972B1 KR1019920018846A KR920018846A KR950004972B1 KR 950004972 B1 KR950004972 B1 KR 950004972B1 KR 1019920018846 A KR1019920018846 A KR 1019920018846A KR 920018846 A KR920018846 A KR 920018846A KR 950004972 B1 KR950004972 B1 KR 950004972B1
Authority
KR
South Korea
Prior art keywords
oxide film
film
field oxide
forming
field
Prior art date
Application number
KR1019920018846A
Other languages
English (en)
Other versions
KR940009759A (ko
Inventor
장세억
이경미
한충수
Original Assignee
현대전자산업주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업주식회사, 김주용 filed Critical 현대전자산업주식회사
Priority to KR1019920018846A priority Critical patent/KR950004972B1/ko
Priority to US08/136,566 priority patent/US5326715A/en
Priority to JP5255916A priority patent/JPH07302836A/ja
Publication of KR940009759A publication Critical patent/KR940009759A/ko
Application granted granted Critical
Publication of KR950004972B1 publication Critical patent/KR950004972B1/ko

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

내용 없음.

Description

반도체 장치의 필드산화막 형성 방법
제1도는 종래의 일예에 따른 필드산화막 제조 공정도.
제2도는 종래의 다른예에 따른 필드산화막 형성도.
제3a도 내지 제3g도는 본 발명의 일 실시예에 따른 필드산화막 제조 공정도.
제4a도 내지 제4f도는 본 발명의 다른 실시예에 따른 필드산화막 제조 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2,7 : 산화막
3,8 : 폴리실리콘막 4 : 질화막
5 : 필드 영역 6,7,11 : 필드산화막
9 : 폴리실리콘막 스페이서
본 발명은 반도체 소자를 만들기 위하여 웨이퍼를 격리(isolation)하는 반도체 장치의 필드산화막의 제조 방법에 관한 것이다.
일반적인, 반도체 공정에서는 단일 웨이퍼상에 동일한 구조의 소자를 대량으로 만들어 특수한 기능을 수행하는 소자를 생산하게 된다. 따라서 각각의 소자가 동일한 웨이퍼 상에서 원래의 기능을 수행하도록 하려면은 격리가 필요하다.
소자 분리를 이루는 종래의 방법을 제1도 및 제2도를 통하여 상세히 설명하면 도면에서 1은 반도체 기판, 2,7은 산화막, 3은 폴리실리콘막, 4는 질화막, 5는 필드영역, 9는 폴리실리콘막 스페이서를 각각 나타낸다.
먼저, 종래 방법에 따른 소자분리의 일예를 제1도를 통해 살펴보면 다음과 같다.
도면에 도시된 바와 같이 반도체 기판(1) 상에 산화막(2), 질화막(4)을 차례로 형성한 후에 필드산화막을 형성할 부위를 선택하여 질화막(4)과 산화막(2)을 차례로 선택 식각하여 새부리(bird's beak)의 크기를 최소화하기 위해 측벽에 폴리실리콘막 스페이서(9)를 형성하여 소자 분리를 위한 필드산화막을 반도체 기판(1)에 형성하게 된다.
그러나 상기 종래의 필드산화막 형성 방법은 반도체 기판과 직접 접촉하고 있는 폴리실리콘막 스페이서에 의한 스트레스(stress) 때문에 반도체 기판에 결정 결함이 생길 수 있고 또한 기본 구조가 LOCOS(local oxidation of silicon)이므로 새부리의 크기를 축소하는데 한계에 도달하는 문제점이 있었다.
따라서 필드산화막의 새부리의 길이를 줄이고 절연막이 반도체 기판의 표면 밑으로 들어가 필드산화막의 체적비를 증가시키기 위한 종래의 다른 소자분리 방법을 제2도를 통하여 상세히 살펴본다.
먼저, 반도체 기판(1)에 패드용 산화막(2), 질화막(4)을 차례로 증착하고 필드산화막을 형성할 부위를 선택하여 반도체 기판(1)이 노출되도록 질화막(4)과 산화막(2)을 차례로 선택 식각하여 필드 영역(5)를 형성한다. 이어서 필드 영역(5)에 노출된 반도체 기판(1)에 깊이가 낮은 트렌치(trench)를 형성하고 노출된 반도체 기판(1) 상에 산화막(7)을 형성하고 폴리실리콘막(3)을 증착하여 사기 종래의 일실시예와 동일하게 이후의 공정을 수행한다.
그러나 상기 종래의 다른 소자분리 방법에서도 반도체 기판에 트렌치를 형성하기 때문에 기판의 결정 결함을 야기시키는 문제점이 있었다.
따라서 상기 문제점을 해결하기 위해 안출된 본 발명은 새부리의 크기를 최소화하고 필드산화막이 형성되는 반도체 기판에 결정 결함을 피하여 소자의 전기적 특성을 향상시키는 반도체 장치의 필드산화막 형성 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은, 반도체 장치의 필드 산화막 형성 방법에 있어서, 반도체 기판상에 차례로 제1산화막, 제1폴리실리콘막, 질화막을 형성하고 소정의 크기로 상기 질화막, 제1폴리실리콘막을 차례로 식각하여 필드영역을 형성하는 단계; 상기 형성된 필드영역에 제1필드산화막을 형성하는 단계; 상기 형성한 제1필드산화막을 식각하여 반도체 기판이 둥글게 파이도록 하는 단계; 반도체 기판상에 얇은 제2산화막을 형성하는 단계 ; 상기 필드영역을 포함한 전체구조 상부에 제2폴리실리콘막을 증착하고 상기 제2폴리실리콘막을 마스크 사용없이 식각하여 폴리실리콘막 스페이서를 형성하는 단계, 및 상기 필드 영역에 제2필드산화막을 성장시키고 상기 질화막, 제1폴리실리콘막을 식각한 후에 제1산화막과 제2필드산화막 상부를 식각하여 평탄화된 최종 제3필드산화막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
또한, 본 발명은, 반도체 장치의 필드산화막 형성 방법에 있어서, 반도체 기판 상에 제1산화막, 질화막을 차례로 형성하여 소정의 크기로 상기 질화막을 식각하여 필드영역을 형성하는 단계; 상기 필드영역을 통하여 제1필드산화막을 형성하는 단계; 상기 제1필드산화막을 식각하여 둥글게 파인 반도체 기판을 형성하는 단계; 상기 둥글게 파인 반도체 기판에 얇은 제2산화막을 형성하고 폴리실리콘막을 증착하여 상기 폴리실리콘막을 마스크 사용없이 식각하여 폴리실리콘막 스페이서를 상기 필드영역 측벽에 형성하는 단계; 및 상기 필드영역에 제2필드산화막을 형성하고 상기 질화막, 산화막을 차례로 식각한 다음에 상기 제2필드산화막 상부를 식각하여 평탄화한 최종적인 제3필드산화막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면, 도면에서 8은 폴리실리콘막, 6,10,11은 필드 산화막을 각각 나타낸다.
먼저, 본 발명에 따른 일실시예를 제3a도 내지 제3g도를 통하여 설명하면 다음과 같다.
필드산화막을 형성하기 위하여 제3a도와 같이 반도체 기판(1) 상부를 산화하거나 증착하여 산화막(2)를 형성한 후 차례로 폴리실리콘막(3), 질화막(4)을 형성하고 소정의 크기로 상기 질화막(4), 폴리실리콘막(3)을 차례로 식각하여 필드영역(5)을 형성한다.
그리고, 제3b도와 같이 필드영역(5)에 필드산화막(6)을 1000 내지 2000Å두께로 형성한다.
이어서, 제3c도와 같이 필드산화막(6)을 습식 식각하여 반도체 기판(1)이 둥글게 파이게한 다음에 다시 열적으로 얇은 산화막(7)을 형성한다.
계속하여 제3d도와 같이 필드영역(5)내에 폴리실리콘막(8)을 증착한다.
그리고, 폴리실리콘막(8)을 증착한 후에 제3e도처럼 폴리실리콘막(8)을 마스크 사용없이 반응성 이온 식각하여 폴리실리콘막 스페이서(9)을 형성한다. 이때 폴리실리콘막 스페이서(9)의 높이는 상기 폴리실리콘막(3)과 질화막(4)의 경계면에 이르게 한다.
그리고, 제3f도에 도시된 바와 같이 일반적인 습식 산화법으로 필드산화막(10)을 성장시킨다.
끝으로, 제3g도와 같이 상기 질화막(4), 폴리실리콘막(3)을 식각한 후에 산화막(2)과 필드산화막(10) 상부를 식각하여 평탄화하여 최종 필드산화막(11)을 형성한다.
그리고 본 발명에 따른 다른 실시예를 제4a도 내지 제4f도에 도시된 공정도를 통하여 상세히 설명한다.
먼저, 제4a도와 같이 반도체 기판(1) 상에 산화막(2), 질화막(4)을 차례로 형성하여 소정의 크기로 질화막(4)을 식각하여 필드영역(5)를 형성한다. 이때 상기 산화막(2)은 반도체 기판(1)에 열산화 공정을 수행함으로써 형성할 수도 있다.
그리고, 제4b도에 도시된 바와 같이 필등영역(5)을 통하여 필드산화막(6)을 형성한다.
여기서, 제4c도에 도시된 바와 같이 필드산화막(6)을 식각한 후에 둥글게 파인 반도체 기판(1)에 얇은 산화막(7)을 형성하고 폴리실리콘막(8)을 증착한다.
폴리실리콘막(8)을 증착 후에 제4d도와 같이 폴리실리콘막(8)을 전면 식각(blanket etching)하여 폴리실리콘막 스페이서(9)를 상기 필드영역(5)의 측벽에 형성한다.
계속하여, 제4e도와 같이 상기 필드영역(5)에 습식 산화법으로 필드산화막(10)을 형성한다.
끝으로, 제4f도와 도시된 바와 같이 질화막(4), 산화막(2)을 차례로 식각하여 상기 필드산화막(10) 상부를 식각하여 평탄화한 최종 필드산화막(11)을 형성한다.
상기와 같이 이루어지는 본 발명은 반도체 기판에 트렌치를 형성하지 않고도 반도체 기판의 표면 밑으로 들어가는 필드산화막의 체적비를 90%이상으로 만들 수 있고 새부리 길이를 대폭 줄일 수 있을 뿐만 아니라 열적으로 형성한 산화막을 습식으로 제거하여 반도체 기판을 둥글게 파이게 함으로써 반도체 기판에 결정결함의 발생을 방지하여 고집적 소자의 전기적 특성을 향상시키는 효과가 있다.

Claims (6)

  1. 반도체 장치의 필드산화막 형성 방법에 있어서, 반도체 기판(1) 상에 차례로 제1산화막(2), 제1폴리실리콘막(3), 질화막(4)을 형성하고 소정의 크기로 상기 질화막(4), 제1폴리실리콘막(3)을 차례로 식각하여 필드영역(5)을 형성하는 단계; 상기 형성된 필드영역(5)에 제1필드산화막(6)을 형성하는 단계; 상기 형성한 제1필드산화막(6)을 식각하여 반도체 기판(1)이 둥글게 파이도록 하는 단계; 반도체 기판(1)상에 얇은 제2산화막(7)을 형성하는 단계; 상기 필드영역(5)을 포함한 전체구조 상부에 제2폴리실리콘막(8)을 증착하고 상기 제2폴리실리콘막(8)을 마스크 사용없이 식각하여 폴리실리콘막 스페이서(9)를 형성하는 단계; 및 상기 필드영역(5)에 제2필드산화막(10)을 성장시키고 상기 질화막(4), 제1폴리실리콘막(3)을 식각한 후에 제1산화막(2)와 제2필드산화막(10) 상부를 식각하여 평탄화된 최종 제3필드산화막(11)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 필드산화막 형성 방법.
  2. 제1항에 있어서, 상기 제1산화막(2)의 형성은 반도체 기판(1)을 산화시켜 형성하거나 또는 산화물 증착에 의해 형성되는 것을 특징으로 하는 반도체 장치의 필드산화막 형성 방법.
  3. 제1항에 있어서, 상기 제1필드산화막(6)은 1000 내지 2000Å두께로 이루어지는 것을 특징으로 하는 반도체 장치의 필드산화막 형성 방법.
  4. 제1항에 있어서, 상기 폴리실리콘막 스페어서 9의 높이는 상기 제1폴리실리콘막(3)과 질화막(4)의 경계면에 이르게 하는 것을 특징으로 하는 반도체 장치의 필드산화막 형성 방법.
  5. 반도체 장치의 필드산화막 형성 방법에 있어서, 반도체 기판(1)상에 제2산화막(2), 질화막(4)을 차례로 형성하여 소정의 크기로 상기 질화막(4)을 식각하여 필드영역(5)을 형성하는 단계; 상기 필드영역(5)을 통하여 제1필드산화막(6)을 형성하는 단계; 상기 제1필드산화막(6)을 식각하여 둥글게 파인 반도체 기판(1)을 형성하는 단계; 상기 둥글게 파인 반도체 기판(1)에 얇은 제2산화막(7)을 형성하고 폴리실리콘막(8)을 증착하여 상기 증착한 폴리실리콘막(8)을 마스크 사용없이 식각하여 폴리실리콘막 스피에서(9)를 상기 필드영역(5) 측벽에 형성하는 단계, 및 상기 필등영역(5)에 제2필드산화막(10)을 형성하고 상기 질화막(4), 산화막(2)을 차례로 식각한 다음에 상기 제1필드산화막(10)을 상부를 식각하여 평탄화한 최종적인 제3필드산화막(11)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 필드산화막 형성 방법.
  6. 제5항에 있어서, 상기 제1산화막(2)은 반도체 기판(1)을 산화시켜 형성하거나 또는 산화물 증착에 의해 형성되어지는 것을 특징으로 하는 반도체 장치의 필드산화막 형성 방법.
KR1019920018846A 1992-10-13 1992-10-13 반도체 장치의 필드산화막 형성 방법 KR950004972B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920018846A KR950004972B1 (ko) 1992-10-13 1992-10-13 반도체 장치의 필드산화막 형성 방법
US08/136,566 US5326715A (en) 1992-10-13 1993-10-13 Method for forming a field oxide film of a semiconductor device
JP5255916A JPH07302836A (ja) 1992-10-13 1993-10-13 半導体装置のフィールド酸化膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920018846A KR950004972B1 (ko) 1992-10-13 1992-10-13 반도체 장치의 필드산화막 형성 방법

Publications (2)

Publication Number Publication Date
KR940009759A KR940009759A (ko) 1994-05-24
KR950004972B1 true KR950004972B1 (ko) 1995-05-16

Family

ID=19341117

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920018846A KR950004972B1 (ko) 1992-10-13 1992-10-13 반도체 장치의 필드산화막 형성 방법

Country Status (3)

Country Link
US (1) US5326715A (ko)
JP (1) JPH07302836A (ko)
KR (1) KR950004972B1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5393692A (en) * 1993-07-28 1995-02-28 Taiwan Semiconductor Manufacturing Company Recessed side-wall poly plugged local oxidation
US5438016A (en) * 1994-03-02 1995-08-01 Micron Semiconductor, Inc. Method of semiconductor device isolation employing polysilicon layer for field oxide formation
DE69524992T2 (de) * 1994-06-08 2002-06-27 Samsung Electronics Co Ltd Verfahren zur Isolierung von Teilen einer Halbleitervorrichtung
KR100297098B1 (ko) * 1994-07-06 2001-10-24 박종섭 반도체소자의필드산화막형상방법
US5599730A (en) * 1994-12-08 1997-02-04 Lucent Technologies Inc. Poly-buffered LOCOS
US5700733A (en) * 1995-06-27 1997-12-23 Micron Technology, Inc. Semiconductor processing methods of forming field oxide regions on a semiconductor substrate
US5670412A (en) * 1995-07-25 1997-09-23 Micron Technology, Inc. Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate
US5629230A (en) * 1995-08-01 1997-05-13 Micron Technology, Inc. Semiconductor processing method of forming field oxide regions on a semiconductor substrate utilizing a laterally outward projecting foot portion
US7705383B2 (en) * 1995-09-20 2010-04-27 Micron Technology, Inc. Integrated circuitry for semiconductor memory
US6967369B1 (en) * 1995-09-20 2005-11-22 Micron Technology, Inc. Semiconductor memory circuitry
US5866467A (en) * 1995-12-08 1999-02-02 Advanced Micro Devices, Inc. Method of improving oxide isolation in a semiconductor device
US5747376A (en) * 1995-12-27 1998-05-05 Lg Semicon Co., Ltd. Method for fabricating isolation layer of semiconductor device
US5753962A (en) * 1996-09-16 1998-05-19 Micron Technology, Inc. Texturized polycrystalline silicon to aid field oxide formation
US5763316A (en) * 1997-02-19 1998-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate isolation process to minimize junction leakage
KR100419877B1 (ko) * 1997-06-30 2004-06-30 주식회사 하이닉스반도체 반도체 장치의 소자 분리 방법
KR100272274B1 (ko) * 1997-08-30 2000-12-01 김영환 반도체 장치의 소자 분리방법
KR100247939B1 (ko) * 1997-09-08 2000-03-15 윤종용 화학기상증착에 의한 제2 패드산화막을 이용한 반도체장치의 소자분리방법
US5985737A (en) * 1998-03-04 1999-11-16 Texas Instruments - Acer Incorporated Method for forming an isolation region in an integrated circuit
US6306726B1 (en) 1999-08-30 2001-10-23 Micron Technology, Inc. Method of forming field oxide
US6727161B2 (en) 2000-02-16 2004-04-27 Cypress Semiconductor Corp. Isolation technology for submicron semiconductor devices

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4372033A (en) * 1981-09-08 1983-02-08 Ncr Corporation Method of making coplanar MOS IC structures
NL187373C (nl) * 1982-10-08 1991-09-02 Philips Nv Werkwijze voor vervaardiging van een halfgeleiderinrichting.
US4508757A (en) * 1982-12-20 1985-04-02 International Business Machines Corporation Method of manufacturing a minimum bird's beak recessed oxide isolation structure
JPS6017929A (ja) * 1983-07-08 1985-01-29 Matsushita Electronics Corp 半導体装置の製造方法
JPS6084832A (ja) * 1983-10-14 1985-05-14 Toshiba Corp 半導体装置の製造方法
JPS60116146A (ja) * 1983-11-29 1985-06-22 Sony Corp 半導体装置の製造方法
JPS6151843A (ja) * 1984-08-21 1986-03-14 Mitsubishi Electric Corp 半導体装置の素子分離用酸化膜の形成方法
JPS63241949A (ja) * 1987-03-28 1988-10-07 Toshiba Corp 半導体装置の製造方法
JPS63271956A (ja) * 1987-04-28 1988-11-09 Seiko Instr & Electronics Ltd 半導体装置の素子分離形成方法
US4986879A (en) * 1987-06-15 1991-01-22 Ncr Corporation Structure and process for forming semiconductor field oxide using a sealing sidewall of consumable nitride
US5173843A (en) * 1990-09-11 1992-12-22 Texas Instruments Incorporated Fan control and diode interlock for electric heaters
JPH04127433A (ja) * 1990-09-18 1992-04-28 Sharp Corp 半導体素子分離領域の形成方法
US5246537A (en) * 1992-04-30 1993-09-21 Motorola, Inc. Method of forming recessed oxide isolation

Also Published As

Publication number Publication date
US5326715A (en) 1994-07-05
KR940009759A (ko) 1994-05-24
JPH07302836A (ja) 1995-11-14

Similar Documents

Publication Publication Date Title
KR950004972B1 (ko) 반도체 장치의 필드산화막 형성 방법
US5445989A (en) Method of forming device isolation regions
JPS6340337A (ja) 集積回路分離法
US5565376A (en) Device isolation technology by liquid phase deposition
KR100234408B1 (ko) 반도체장치의 소자분리방법
KR960005552B1 (ko) 반도체 소자의 분리막 형성 방법
US5371036A (en) Locos technology with narrow silicon trench
KR20040071266A (ko) 향상된 sti 코너 라운딩을 위한 얕은 트랜치 절연 방식
JPH05190663A (ja) 半導体集積回路の製造方法
JPS61214446A (ja) 半導体装置の製造方法
KR960011859B1 (ko) 반도체 소자의 필드 산화막 형성방법
KR100209714B1 (ko) 반도체소자의 격리막 및 이의 형성방법
KR100203894B1 (ko) 반도체 소자의 소자분리막 제조방법
KR0167260B1 (ko) 반도체 소자의 격리구조 제조방법
KR100493012B1 (ko) 트렌치 소자분리 방법
KR960014449B1 (ko) 반도체 소자의 필드 산화막 제조 방법
KR0139267B1 (ko) 반도체 소자의 필드산화막 형성방법
KR100303438B1 (ko) 반도체장치의소자분리방법
KR100209227B1 (ko) 소자분리를 위한 반도체 장치 제조 방법
KR100416813B1 (ko) 반도체소자의필드산화막형성방법
KR20000003647A (ko) 반도체 소자의 소자분리절연막 형성방법
KR0126645B1 (ko) 반도체소자의 소자분리산화막 제조방법
KR100361763B1 (ko) 반도체소자의소자분리막제조방법
KR960014450B1 (ko) 반도체 소자 격리방법
KR100364418B1 (ko) 반도체소자제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee