KR950004972B1

KR950004972B1 - 반도체 장치의 필드산화막 형성 방법

Info

Publication number: KR950004972B1
Application number: KR1019920018846A
Authority: KR
Inventors: 장세억; 이경미; 한충수
Original assignee: 현대전자산업주식회사; 김주용
Priority date: 1992-10-13
Filing date: 1992-10-13
Publication date: 1995-05-16
Also published as: JPH07302836A; KR940009759A; US5326715A

Abstract

내용 없음.

Description

반도체 장치의 필드산화막 형성 방법

제1도는 종래의 일예에 따른 필드산화막 제조 공정도.

제2도는 종래의 다른예에 따른 필드산화막 형성도.

제3a도 내지 제3g도는 본 발명의 일 실시예에 따른 필드산화막 제조 공정도.

제4a도 내지 제4f도는 본 발명의 다른 실시예에 따른 필드산화막 제조 공정도.

* 도면의 주요부분에 대한 부호의 설명

1 : 반도체 기판 2,7 : 산화막

3,8 : 폴리실리콘막 4 : 질화막

5 : 필드 영역 6,7,11 : 필드산화막

9 : 폴리실리콘막 스페이서

본 발명은 반도체 소자를 만들기 위하여 웨이퍼를 격리(isolation)하는 반도체 장치의 필드산화막의 제조 방법에 관한 것이다.

일반적인, 반도체 공정에서는 단일 웨이퍼상에 동일한 구조의 소자를 대량으로 만들어 특수한 기능을 수행하는 소자를 생산하게 된다. 따라서 각각의 소자가 동일한 웨이퍼 상에서 원래의 기능을 수행하도록 하려면은 격리가 필요하다.

소자 분리를 이루는 종래의 방법을 제1도 및 제2도를 통하여 상세히 설명하면 도면에서 1은 반도체 기판, 2,7은 산화막, 3은 폴리실리콘막, 4는 질화막, 5는 필드영역, 9는 폴리실리콘막 스페이서를 각각 나타낸다.

먼저, 종래 방법에 따른 소자분리의 일예를 제1도를 통해 살펴보면 다음과 같다.

도면에 도시된 바와 같이 반도체 기판(1) 상에 산화막(2), 질화막(4)을 차례로 형성한 후에 필드산화막을 형성할 부위를 선택하여 질화막(4)과 산화막(2)을 차례로 선택 식각하여 새부리(bird's beak)의 크기를 최소화하기 위해 측벽에 폴리실리콘막 스페이서(9)를 형성하여 소자 분리를 위한 필드산화막을 반도체 기판(1)에 형성하게 된다.

그러나 상기 종래의 필드산화막 형성 방법은 반도체 기판과 직접 접촉하고 있는 폴리실리콘막 스페이서에 의한 스트레스(stress) 때문에 반도체 기판에 결정 결함이 생길 수 있고 또한 기본 구조가 LOCOS(local oxidation of silicon)이므로 새부리의 크기를 축소하는데 한계에 도달하는 문제점이 있었다.

따라서 필드산화막의 새부리의 길이를 줄이고 절연막이 반도체 기판의 표면 밑으로 들어가 필드산화막의 체적비를 증가시키기 위한 종래의 다른 소자분리 방법을 제2도를 통하여 상세히 살펴본다.

먼저, 반도체 기판(1)에 패드용 산화막(2), 질화막(4)을 차례로 증착하고 필드산화막을 형성할 부위를 선택하여 반도체 기판(1)이 노출되도록 질화막(4)과 산화막(2)을 차례로 선택 식각하여 필드 영역(5)를 형성한다. 이어서 필드 영역(5)에 노출된 반도체 기판(1)에 깊이가 낮은 트렌치(trench)를 형성하고 노출된 반도체 기판(1) 상에 산화막(7)을 형성하고 폴리실리콘막(3)을 증착하여 사기 종래의 일실시예와 동일하게 이후의 공정을 수행한다.

그러나 상기 종래의 다른 소자분리 방법에서도 반도체 기판에 트렌치를 형성하기 때문에 기판의 결정 결함을 야기시키는 문제점이 있었다.

따라서 상기 문제점을 해결하기 위해 안출된 본 발명은 새부리의 크기를 최소화하고 필드산화막이 형성되는 반도체 기판에 결정 결함을 피하여 소자의 전기적 특성을 향상시키는 반도체 장치의 필드산화막 형성 방법을 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 반도체 장치의 필드 산화막 형성 방법에 있어서, 반도체 기판상에 차례로 제1산화막, 제1폴리실리콘막, 질화막을 형성하고 소정의 크기로 상기 질화막, 제1폴리실리콘막을 차례로 식각하여 필드영역을 형성하는 단계; 상기 형성된 필드영역에 제1필드산화막을 형성하는 단계; 상기 형성한 제1필드산화막을 식각하여 반도체 기판이 둥글게 파이도록 하는 단계; 반도체 기판상에 얇은 제2산화막을 형성하는 단계 ; 상기 필드영역을 포함한 전체구조 상부에 제2폴리실리콘막을 증착하고 상기 제2폴리실리콘막을 마스크 사용없이 식각하여 폴리실리콘막 스페이서를 형성하는 단계, 및 상기 필드 영역에 제2필드산화막을 성장시키고 상기 질화막, 제1폴리실리콘막을 식각한 후에 제1산화막과 제2필드산화막 상부를 식각하여 평탄화된 최종 제3필드산화막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

또한, 본 발명은, 반도체 장치의 필드산화막 형성 방법에 있어서, 반도체 기판 상에 제1산화막, 질화막을 차례로 형성하여 소정의 크기로 상기 질화막을 식각하여 필드영역을 형성하는 단계; 상기 필드영역을 통하여 제1필드산화막을 형성하는 단계; 상기 제1필드산화막을 식각하여 둥글게 파인 반도체 기판을 형성하는 단계; 상기 둥글게 파인 반도체 기판에 얇은 제2산화막을 형성하고 폴리실리콘막을 증착하여 상기 폴리실리콘막을 마스크 사용없이 식각하여 폴리실리콘막 스페이서를 상기 필드영역 측벽에 형성하는 단계; 및 상기 필드영역에 제2필드산화막을 형성하고 상기 질화막, 산화막을 차례로 식각한 다음에 상기 제2필드산화막 상부를 식각하여 평탄화한 최종적인 제3필드산화막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하면, 도면에서 8은 폴리실리콘막, 6,10,11은 필드 산화막을 각각 나타낸다.

먼저, 본 발명에 따른 일실시예를 제3a도 내지 제3g도를 통하여 설명하면 다음과 같다.

필드산화막을 형성하기 위하여 제3a도와 같이 반도체 기판(1) 상부를 산화하거나 증착하여 산화막(2)를 형성한 후 차례로 폴리실리콘막(3), 질화막(4)을 형성하고 소정의 크기로 상기 질화막(4), 폴리실리콘막(3)을 차례로 식각하여 필드영역(5)을 형성한다.

그리고, 제3b도와 같이 필드영역(5)에 필드산화막(6)을 1000 내지 2000Å두께로 형성한다.

이어서, 제3c도와 같이 필드산화막(6)을 습식 식각하여 반도체 기판(1)이 둥글게 파이게한 다음에 다시 열적으로 얇은 산화막(7)을 형성한다.

계속하여 제3d도와 같이 필드영역(5)내에 폴리실리콘막(8)을 증착한다.

그리고, 폴리실리콘막(8)을 증착한 후에 제3e도처럼 폴리실리콘막(8)을 마스크 사용없이 반응성 이온 식각하여 폴리실리콘막 스페이서(9)을 형성한다. 이때 폴리실리콘막 스페이서(9)의 높이는 상기 폴리실리콘막(3)과 질화막(4)의 경계면에 이르게 한다.

그리고, 제3f도에 도시된 바와 같이 일반적인 습식 산화법으로 필드산화막(10)을 성장시킨다.

끝으로, 제3g도와 같이 상기 질화막(4), 폴리실리콘막(3)을 식각한 후에 산화막(2)과 필드산화막(10) 상부를 식각하여 평탄화하여 최종 필드산화막(11)을 형성한다.

그리고 본 발명에 따른 다른 실시예를 제4a도 내지 제4f도에 도시된 공정도를 통하여 상세히 설명한다.

먼저, 제4a도와 같이 반도체 기판(1) 상에 산화막(2), 질화막(4)을 차례로 형성하여 소정의 크기로 질화막(4)을 식각하여 필드영역(5)를 형성한다. 이때 상기 산화막(2)은 반도체 기판(1)에 열산화 공정을 수행함으로써 형성할 수도 있다.

그리고, 제4b도에 도시된 바와 같이 필등영역(5)을 통하여 필드산화막(6)을 형성한다.

여기서, 제4c도에 도시된 바와 같이 필드산화막(6)을 식각한 후에 둥글게 파인 반도체 기판(1)에 얇은 산화막(7)을 형성하고 폴리실리콘막(8)을 증착한다.

폴리실리콘막(8)을 증착 후에 제4d도와 같이 폴리실리콘막(8)을 전면 식각(blanket etching)하여 폴리실리콘막 스페이서(9)를 상기 필드영역(5)의 측벽에 형성한다.

계속하여, 제4e도와 같이 상기 필드영역(5)에 습식 산화법으로 필드산화막(10)을 형성한다.

끝으로, 제4f도와 도시된 바와 같이 질화막(4), 산화막(2)을 차례로 식각하여 상기 필드산화막(10) 상부를 식각하여 평탄화한 최종 필드산화막(11)을 형성한다.

상기와 같이 이루어지는 본 발명은 반도체 기판에 트렌치를 형성하지 않고도 반도체 기판의 표면 밑으로 들어가는 필드산화막의 체적비를 90%이상으로 만들 수 있고 새부리 길이를 대폭 줄일 수 있을 뿐만 아니라 열적으로 형성한 산화막을 습식으로 제거하여 반도체 기판을 둥글게 파이게 함으로써 반도체 기판에 결정결함의 발생을 방지하여 고집적 소자의 전기적 특성을 향상시키는 효과가 있다.

Claims

반도체 장치의 필드산화막 형성 방법에 있어서, 반도체 기판(1) 상에 차례로 제1산화막(2), 제1폴리실리콘막(3), 질화막(4)을 형성하고 소정의 크기로 상기 질화막(4), 제1폴리실리콘막(3)을 차례로 식각하여 필드영역(5)을 형성하는 단계; 상기 형성된 필드영역(5)에 제1필드산화막(6)을 형성하는 단계; 상기 형성한 제1필드산화막(6)을 식각하여 반도체 기판(1)이 둥글게 파이도록 하는 단계; 반도체 기판(1)상에 얇은 제2산화막(7)을 형성하는 단계; 상기 필드영역(5)을 포함한 전체구조 상부에 제2폴리실리콘막(8)을 증착하고 상기 제2폴리실리콘막(8)을 마스크 사용없이 식각하여 폴리실리콘막 스페이서(9)를 형성하는 단계; 및 상기 필드영역(5)에 제2필드산화막(10)을 성장시키고 상기 질화막(4), 제1폴리실리콘막(3)을 식각한 후에 제1산화막(2)와 제2필드산화막(10) 상부를 식각하여 평탄화된 최종 제3필드산화막(11)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 필드산화막 형성 방법.
제1항에 있어서, 상기 제1산화막(2)의 형성은 반도체 기판(1)을 산화시켜 형성하거나 또는 산화물 증착에 의해 형성되는 것을 특징으로 하는 반도체 장치의 필드산화막 형성 방법.
제1항에 있어서, 상기 제1필드산화막(6)은 1000 내지 2000Å두께로 이루어지는 것을 특징으로 하는 반도체 장치의 필드산화막 형성 방법.
제1항에 있어서, 상기 폴리실리콘막 스페어서 9의 높이는 상기 제1폴리실리콘막(3)과 질화막(4)의 경계면에 이르게 하는 것을 특징으로 하는 반도체 장치의 필드산화막 형성 방법.
반도체 장치의 필드산화막 형성 방법에 있어서, 반도체 기판(1)상에 제2산화막(2), 질화막(4)을 차례로 형성하여 소정의 크기로 상기 질화막(4)을 식각하여 필드영역(5)을 형성하는 단계; 상기 필드영역(5)을 통하여 제1필드산화막(6)을 형성하는 단계; 상기 제1필드산화막(6)을 식각하여 둥글게 파인 반도체 기판(1)을 형성하는 단계; 상기 둥글게 파인 반도체 기판(1)에 얇은 제2산화막(7)을 형성하고 폴리실리콘막(8)을 증착하여 상기 증착한 폴리실리콘막(8)을 마스크 사용없이 식각하여 폴리실리콘막 스피에서(9)를 상기 필드영역(5) 측벽에 형성하는 단계, 및 상기 필등영역(5)에 제2필드산화막(10)을 형성하고 상기 질화막(4), 산화막(2)을 차례로 식각한 다음에 상기 제1필드산화막(10)을 상부를 식각하여 평탄화한 최종적인 제3필드산화막(11)을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 필드산화막 형성 방법.
제5항에 있어서, 상기 제1산화막(2)은 반도체 기판(1)을 산화시켜 형성하거나 또는 산화물 증착에 의해 형성되어지는 것을 특징으로 하는 반도체 장치의 필드산화막 형성 방법.