KR100353403B1 - 반도체소자의 콘택 형성방법 - Google Patents

반도체소자의 콘택 형성방법 Download PDF

Info

Publication number
KR100353403B1
KR100353403B1 KR1019990064658A KR19990064658A KR100353403B1 KR 100353403 B1 KR100353403 B1 KR 100353403B1 KR 1019990064658 A KR1019990064658 A KR 1019990064658A KR 19990064658 A KR19990064658 A KR 19990064658A KR 100353403 B1 KR100353403 B1 KR 100353403B1
Authority
KR
South Korea
Prior art keywords
etching
contact
interlayer insulating
insulating film
forming
Prior art date
Application number
KR1019990064658A
Other languages
English (en)
Other versions
KR20010064455A (ko
Inventor
이용석
김정승
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990064658A priority Critical patent/KR100353403B1/ko
Publication of KR20010064455A publication Critical patent/KR20010064455A/ko
Application granted granted Critical
Publication of KR100353403B1 publication Critical patent/KR100353403B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 콘택 형성방법에 관한 것으로, 종래 반도체소자의 콘택 형성방법은 콘택홀을 형성하기위해 층간절연막을 플라즈마 식각방법으로 식각하는 경우에 폴리머 부산물이 다량 발생하여, 형성된 홀의 벽면에 증착되므로 그 폴리머 부산물이 식각마스크 역할을 하여 질화막의 식각범위가 줄어들어 콘택하부의 크기가 작아지는 문제점이 있었다. 따라서, 본 발명은 활성영역과 격리영역이 형성된 반도체기판상에 다수의 게이트를 형성하고, 그 구조물 상부전면에 질화막을 형성한 후 그 상부에 층간절연막을 높이 형성하고, 그 상부에 상기 게이트간의 이격영역에 맞추어 감광막패턴을 형성하는 제 1공정과; 상기 형성한 감광막패턴을 마스크로 상기 게이트간 이격영역의 질화막이 드러나도록 층간절연막을 식각하는 제 2공정과; 상기 층간 절연막의 식각과정에서 생긴 폴리머 부산물을 Ar과 O2의 혼합가스를 사용하는 후속플라즈마 처리방법으로 제거하는 제 3공정과; 상기 감광막패턴을 마스크로 상기 질화막을 반도체기판이 드러나도록 식각하여 콘택홀을 형성하는 제 4공정으로 이루어지는 반도체소자의 콘택 형성방법을 통해, 층간절연막을 식각하면서 생기는 폴리머 부산물을 Ar과 O2가스를 이용하는 후속플라즈마 처리를 통해 제거할 수 있도록 함으로써 콘택하부의 크기가 작아지는 것을 방지하여 하부층과의 접촉면적을 확보할 수 있어 콘택의 전기적 특성을 유지할 수 있는 효과가 있다.

Description

반도체소자의 콘택 형성방법{CONTACT FORMING METHOD OF SEMICONDUCTOR DEVICE}
본 발명은 반도체소자의 콘택 형성방법에 관한 것으로, 특히 콘택홀 형성시 층간절연막을 식각하면서 생기는 폴리머 부산물을 제거하도록 함으로써 폴리머 부산물에 의해 콘택홀 하부 접촉면이 줄어드는 것을 방지하여 특성이 양호한 콘택을 형성하기에 적당하도록 한 반도체소자의 콘택 형성방법에 관한 것이다.
종래 반도체소자의 콘택 형성방법의 일실시예를 도 1a 내지 도 1c의 수순단면도를 참고하여 설명하면 다음과 같다.
활성영역과 격리영역이 형성된 반도체기판(1)상에 게이트(2A,2B)를 형성하고, 그 구조물 상부전면에 질화막(3)을 형성한 후 그 상부에 층간절연막(4)을 높이 형성하고, 그 상부에 상기 게이트(2A,2B)간의 이격영역에 맞추어 감광막(PR1)패턴을 형성하는 제 1공정과; 상기 형성한 감광막(PR1)패턴을 마스크로 상기 게이트(2A,2B)간 이격영역의 질화막(3)이 드러나도록 층간절연막(4)을 식각하는 제 2공정과; 상기 감광막(PR1)패턴을 마스크로 상기 질화막(3)을 반도체기판(1)이 드러나도록 식각하여 콘택홀을 형성하는 제 3공정으로 이루어진다.
먼저, 도 1a에 도시한 바와 같이 활성영역과 격리영역이 형성된 반도체기판(1)상에 게이트(2A,2B)를 형성하고, 그 구조물 상부전면에 질화막(3)을 형성한 후 그 상부에 층간절연막(4)을 높이 형성하고, 그 상부에 상기 게이트(2A,2B)간의 이격영역에 맞추어 감광막(PR1)패턴을 형성한다.
이때, 상기 층간절연막(4)은 BPSG(붕소-인-실리콘-유리층)막을 사용한다.
그 다음, 도 1b에 도시한 바와 같이 상기 형성한 감광막(PR1)패턴을 마스크로 상기 게이트(2A,2B)간 이격영역의 질화막(3)이 드러나도록 층간절연막(4)을 식각한다.
이때, 상기 층간절연막(4)을 이루는 BPSG막은 C4F8/O2/Ar가스를 이용한 플라즈마 식각방법으로 식각하는데, 그 과정에서 폴리머 부산물(5)이 발생하여 상기 형성된 홀의 내부측면에 증착된다.
그 다음, 도 1c에 도시한 바와 같이 상기 감광막(PR1)패턴을 마스크로 상기 질화막(3)을 반도체기판(1)이 드러나도록 식각하여 콘택홀을 형성한다.
상기와 같이 BPSG층을 식각하는 가스를 그대로 사용하면 질화막(3)의 식각속도가 느리기 때문에 새로운 가스를 이용하여 상기 질화막(3)을 식각한다.
이때, 상기와 같이 폴리머 부산물(5)이 잔류하는 상태에서 질화막(3)을 식각하는 경우 질화막(3) 상부에 잔류하는 폴리머 부산물(5)이 마스크 역할을 함으로써 질화막(3)의 식각범위가 줄어들어 콘택하부의 크기가 작아진다.
상기한 바와 같은 종래 반도체소자의 콘택 형성방법은 콘택홀을 형성하기위해 층간절연막을 플라즈마 식각방법으로 식각하는 경우에 폴리머 부산물이 다량 발생하여, 형성된 홀의 벽면에 증착되므로 그 폴리머 부산물이 식각마스크 역할을 하여 질화막의 식각범위가 줄어들어 콘택하부의 크기가 작아지는 문제점이 있었다.
본 발명은 상기한 바와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 층간절연막을 식각하면서 생기는 폴리머 부산물을 후속플라즈마처리(After Plasma)를 통해 제거할 수 있도록 함으로써 콘택하부의 크기가 작아지는 것을 방지하여 하부층과의 접촉면적을 확보할 수 있는 반도체소자의 콘택 형성방법을 제공하는데 있다.
도 1은 종래 반도체소자의 콘택 형성방법을 보인 수순단면도.
도 2는 본 발명 일실시예의 수순단면도.
*** 도면의 주요부분에 대한 부호의 설명 ***
21 : 반도체기판 22A,22B : 게이트
23 : 질화막 24 : 절연막
25 : 폴리머 부산물 PR2 : 감광막
상기한 바와 같은 본 발명의 목적을 달성하기 위한 반도체소자의 콘택 형성방법은 활성영역과 격리영역이 형성된 반도체기판상에 다수의 게이트를 형성하고, 그 구조물 상부전면에 질화막을 형성한 후 그 상부에 층간절연막을 높이 형성하고, 그 상부에 상기 게이트간의 이격영역에 맞추어 감광막패턴을 형성하는 제 1공정과; 상기 형성한 감광막패턴을 마스크로 상기 게이트간 이격영역의 질화막이 드러나도록 층간절연막을 식각하는 제 2공정과; 상기 층간절연막의 식각과정에서 생긴 폴리머 부산물을 Ar과 O2의 혼합가스를 사용하는 후속플라즈마 처리방법으로 제거하는 제 3공정과; 상기 감광막패턴을 마스크로 상기 질화막을 반도체기판이 드러나도록 식각하여 콘택홀을 형성하는 제 4공정으로 이루어지는 것을 특징으로한다.
상기한 바와 같은 본 발명에의한 반도체소자의 콘택 형성방법을 도 2a 내지 도 2d에 도시한 수순단면도를 일 실시예로하여 상세히 설명하면 다음과 같다.
먼저, 도 2a에 도시한 바와 같이 활성영역과 격리영역이 형성된 반도체기판(21)상에 게이트(22A,22B)를 형성하고, 그 구조물 상부전면에 질화막(23)을 형성한 후 그 상부에 층간절연막(24)을 높이 형성하고, 그 상부에 상기 게이트(22A,22B)간의 이격영역에 맞추어 감광막(PR2)패턴을 형성한다.
이때, 상기 층간절연막(24)은 BPSG막을 사용한다.
그 다음, 도 2b에 도시한 바와 같이 상기 형성한 감광막(PR2)패턴을 마스크로 상기 게이트(22A,22B)간 이격영역의 질화막(23)이 드러나도록 층간절연막(24)을 식각한다.
이때, 상기 층간절연막(24)을 이루는 BPSG막은 C4F8/O2/Ar가스를 이용한 플라즈마 식각방법으로 식각하는데, 그 과정에서 폴리머 부산물(25)이 발생하여 상기 형성된 홀의 내부측면에 증착된다.
그 다음, 도 2c에 도시한 바와 같이 상기 식각과정에서 생긴 폴리머 부산물(25)을 후속플라즈마 처리방법으로 하부 질화막(23)은 식각하지 않으면서 제거한다.
이때, 상기 후속플라즈마 처리시 Ar과 O2를 혼합한 가스를 사용하여 상기 폴리머 부산물(25)을 소정시간 식각함에 따라 그 폴리머 부산물(25)이 제거되는데, 상기 하부 질화막(23)은 상기 Ar과 O2의 혼합가스에서 식각속도가 느리기 때문에 거의 식각되지 않게 된다.
그 다음, 도 2d에 도시한 바와 같이 상기 감광막(PR2)패턴을 마스크로 상기 질화막(23)을 반도체기판(21)이 드러나도록 식각하여 콘택홀을 형성한다.
상기와 같이 폴리머 부산물(25)이 제거됨으로써 처음 감광막(PR2)을 통해 정의한 크기대로 콘택을 형성할 수 있어 반도체기판(21)과의 접촉면적을 충분히 확보할 수 있다.
상기한 바와 같은 본 발명 반도체소자의 콘택 형성방법은 층간절연막을 식각하면서 생기는 폴리머 부산물을 Ar과 O2가스를 이용하는 후속플라즈마 처리를 통해 제거할 수 있도록 함으로써 콘택하부의 크기가 작아지는 것을 방지하여 하부층과의 접촉면적을 확보할 수 있어 콘택의 전기적 특성을 유지할 수 있는 효과가 있다.

Claims (2)

  1. 활성영역과 격리영역이 형성된 반도체기판상에 다수의 게이트를 형성하고, 그 구조물 상부전면에 질화막을 형성한 후 그 상부에 층간절연막을 높이 형성하고, 그 상부에 상기 게이트간의 이격영역에 맞추어 감광막패턴을 형성하는 제 1공정과; 상기 형성한 감광막패턴을 마스크로 상기 게이트간 이격영역의 질화막이 드러나도록 층간절연막을 식각하는 제 2공정과; 상기 층간 절연막의 식각과정에서 생긴 폴리머 부산물을 Ar과 O2의 혼합가스를 사용하는 후속플라즈마 처리방법으로 제거하는 제 3공정과; 상기 감광막패턴을 마스크로 상기 질화막을 반도체기판이 드러나도록 식각하여 콘택홀을 형성하는 제 4공정으로 이루어진 것을 특징으로 하는 반도체소자의 콘택 형성방법.
  2. 삭제
KR1019990064658A 1999-12-29 1999-12-29 반도체소자의 콘택 형성방법 KR100353403B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990064658A KR100353403B1 (ko) 1999-12-29 1999-12-29 반도체소자의 콘택 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990064658A KR100353403B1 (ko) 1999-12-29 1999-12-29 반도체소자의 콘택 형성방법

Publications (2)

Publication Number Publication Date
KR20010064455A KR20010064455A (ko) 2001-07-09
KR100353403B1 true KR100353403B1 (ko) 2002-09-18

Family

ID=19631927

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990064658A KR100353403B1 (ko) 1999-12-29 1999-12-29 반도체소자의 콘택 형성방법

Country Status (1)

Country Link
KR (1) KR100353403B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101012499B1 (ko) * 2010-10-29 2011-02-08 협성개발(주) 공동구 유지관리가 용이한 내부 연결통로 방수문

Also Published As

Publication number Publication date
KR20010064455A (ko) 2001-07-09

Similar Documents

Publication Publication Date Title
KR20010058774A (ko) 반도체 소자의 제조 방법
KR20000044928A (ko) 반도체 소자의 트랜치 형성 방법
KR100353403B1 (ko) 반도체소자의 콘택 형성방법
KR100325600B1 (ko) 반도체 소자의 접촉구 형성 방법
KR100289660B1 (ko) 반도체 소자의 트렌치 형성방법
KR100219043B1 (ko) 반도체 장치의 소자분리막 형성 방법
GB2345578A (en) A method of manufacturing a semiconductor device including a trench
KR19990055775A (ko) 트랜치를 이용한 반도체 소자의 소자분리 방법
KR100364814B1 (ko) 반도체소자의 트랜치 형성방법
KR100245075B1 (ko) 반도체소자의 소자격리 산화막 형성방법
KR100265340B1 (ko) 반도체소자 제조방법
KR100511921B1 (ko) 반도체 소자의 워드라인 스페이서 형성방법
KR100370783B1 (ko) 반도체 소자의 워드라인 스페이서 형성방법
KR100422960B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100249167B1 (ko) 격리막 형성 방법
KR20000003647A (ko) 반도체 소자의 소자분리절연막 형성방법
KR20070036203A (ko) 반도체소자의 리세스게이트 제조 방법
KR100760949B1 (ko) 반도체 소자의 형성 방법
KR100783636B1 (ko) 반도체소자의 콘택 형성방법
KR20010063726A (ko) 반도체 소자의 콘택홀 형성방법
KR100190364B1 (ko) 반도체 소자 분리막 형성 방법
KR20080062011A (ko) 반도체 소자의 제조방법
KR19990055780A (ko) 반도체 소자의 제조방법
KR20000039691A (ko) 반도체장치의 콘택홀 형성방법
JPH11126772A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee