KR20010063726A - 반도체 소자의 콘택홀 형성방법 - Google Patents

반도체 소자의 콘택홀 형성방법 Download PDF

Info

Publication number
KR20010063726A
KR20010063726A KR1019990061803A KR19990061803A KR20010063726A KR 20010063726 A KR20010063726 A KR 20010063726A KR 1019990061803 A KR1019990061803 A KR 1019990061803A KR 19990061803 A KR19990061803 A KR 19990061803A KR 20010063726 A KR20010063726 A KR 20010063726A
Authority
KR
South Korea
Prior art keywords
layer
forming
titanium
gate electrode
substrate
Prior art date
Application number
KR1019990061803A
Other languages
English (en)
Inventor
강양범
류상욱
신강섭
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990061803A priority Critical patent/KR20010063726A/ko
Publication of KR20010063726A publication Critical patent/KR20010063726A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 보더리스 콘택(borderless contact) 형성을 위한 식각 공정시 소자 분리막이 손실되고, 소자의 동작 속도가 저하하는 문제점을 해결하기 위하여, 게이트 전극 상에 티타늄 실리사이드층을 형성할 때 소자 분리막 상의 미반응 티타늄 나이트라이드층을 보더리스 콘택 형성시 소자 분리막의 식각 보호막으로 사용하므로써, 소자 분리막의 손실을 방지할 수 있고 소자의 동작 속도를 향상시킬 수 있도록 한 반도체 소자의 콘택홀 형성방법이 개시된다.

Description

반도체 소자의 콘택홀 형성방법{Method of forming a contact hole in a semiconductor device}
본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 특히 보더리스(borderless) 콘택홀 형성시 소자 분리막의 손실 및 소자의 동작 속도 저하를 방지할 수 있는 반도체 소자의 콘택홀 형성방법에 관한 것이다.
반도체 소자의 미세화 및 정밀화에 따라 패턴의 크기 또한 감소하는 추세이고, 더불어 소자의 동작속도는 증가하는 추세이다. 따라서, 동일한 면적에서 최대한 소자를 밀집시키기 위해 많은 노력이 이루어지고 있다. 이중 하나가 보더리스 콘택(Borderless contact)이라는 공정이다. 일반적으로 금속배선과 액티브 영역을 연결시키는 콘택홀 공정에서 콘택홀이 액티브 영역에 정확하게 형성되도록 하기 위해 액티브 영역의 크기를 콘택홀의 크기보다 크게 만드는 것이 보통인데, 보더리스 콘택은 최대한 소자의 밀도를 높이기 위해 액티브 영역과 콘택홀의 크기를 동일하게 설계한다. 이에 따라, 콘택홀이 액티브 영역에 인접한 필드 산화막에 걸쳐서 형성되는 것이 일반적인 현상으로, 콘택홀 형성시 식각되는 층간 절연막 역시 산화막이기 때문에 필드 산화막이 손상을 입게 된다. 그러면, 종래의 보더리스 콘택 형성방법을 도 1을 참조하여 설명하면 다음과 같다.
도 1은 종래 반도체 소자의 콘택홀 형성방법을 설명하기 위해 도시한 소자의 단면도이다.
도시된 바와 같이, 소자 분리막(12)이 형성된 기판(11) 상에 게이트산화막(13) 및 게이트 전극(14)을 형성한 다음, 전체구조 상에 절연물질을 증착하고 스페이서 식각하여 게이트 전극(14) 및 게이트 산화막(13) 측벽에 스페이서 절연막(15)을 형성한다. 이후, 전체구조 상에 티타늄을 증착하고 열처리하여, 기판(11)과 게이트 전극(14) 상부에 티타늄 실리사이드층(16)을 형성한 후, 미반응 티타늄을 제거한다. 이후, 산화물질을 이용하여 층간 절연막(18)을 형성하고 게이트 전극(14)과 소자 분리막(12) 사이의 기판(11)이 노출되도록 보더리스 콘택홀을 형성한다.
이 산화물질로 된 층간 절연막(18) 식각 공정시 역시 산화막인 소자 분리막(12) 또한 손상을 입게 되므로, 층간 절연막(18)을 형성하기 전 전체구조 상에 소자 분리막(12)의 식각 보호막으로서 질화막(17)을 형성한다. 그러나 이 식각 보호막으로 사용되는 질화막은 유전율이 매우 높기 때문에 소자 동작시 RC 지연을 증가시키며, 이에 따라 소자의 동작 속도가 저하되는 문제점이 있다.
따라서, 본 발명은 보더리스(borderless) 콘택홀 형성을 위한 식각 공정시 소자 분리막의 손실을 방지하고, 소자의 동작 속도를 개선할 수 있는 반도체 소자의 콘택홀 형성방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 콘택홀 형성방법은 소자 분리막이 형성된 기판 상에 게이트 산화막 및 게이트 전극의 적층 구조를 형성하고, 상기 게이트 전극과 게이트 산화막 적층구조 양측벽에 스페이서 절연막을 형성하는 단계; 전체구조 상에 티타늄층을 형성하고 질소 분위기에서 열처리를 실시하며, 이로 인하여, 상기 노출된 기판 상부 및 게이트 전극 상부에 티타늄 실리사이드가 형성되고, 상기 스페이서 절연막 및 소자 분리막 상에 티타늄 나이트라이드층이 형성되는 단계; 상기 티타늄 실리사이드층이 형성된 기판과 인접되는 소자 분리막이 덮혀 지도록 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 이용한 식각 공정으로 노출된 티타늄 나이트라이드층을 제거하고, 이에 의해 상기 티타늄 실리사이드층이 형성된 기판과 인접하는 부분의 소자 분리막 상에 식각 보호막이 형성되는 단계; 및 상기 식각 보호막이 형성된 전체구조 상에 층간 절연막을 형성하고, 보더리스 콘택 형성용 마스크를 이용한 식각 공정으로, 상기 소자 분리막과 게이트 전극 사이의 티타늄 실리사이드층이 노출되는 보더리스 콘택홀을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1은 종래 반도체 소자의 콘택홀 형성방법을 설명하기 위해 도시한 소자의 단면도.
도 2a 내지 2d는 본 발명에 따른 반도체 소자의 콘택홀 형성방법을 설명하기 위해 순차적으로 도시한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
11, 21 : 기판 12, 22 : 소자 분리막
13, 23 : 게이트 산화막 14, 24 : 게이트 전극
15, 25 : 스페이서 절연막 16 : 티타늄 실리사이드층
17 : 질화막 18, 31 : 층간 절연막
19, 32 : 보더리스 콘택홀 26 : 티타늄층
27 : 티타늄 실리사이드층 28 : 티타늄 나이트라이드층
29 : 포토레지스트 패턴 30 : 식각 보호막
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 2a 내지 2d는 본 발명에 따른 반도체 소자의 콘택홀 형성방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 2a를 참조하여, 소자 분리막(22)이 형성된 기판(21) 상에 게이트 산화막(23) 및 게이트 전극(24)의 적층 구조를 형성하고, 전체구조 상에 절연물질을 증착한 후 스페이서 식각 공정을 진행하여, 게이트 전극(24)과 게이트산화막(23)의 적층구조 양측벽에 스페이서 절연막(25)을 형성한다. 이후, 전체구조 상에 티타늄층(26)을 형성하고 질소(N2) 분위기에서 열처리를 실시한다. 여기에서, 티타늄층(26)은 예를 들어 티타늄을 증착하여 형성한다.
일반적으로, 티타늄을 증착한 후 질소(N2) 분위기에서 열처리를 실시하게 되면 티타늄과 실리콘의 반응에 의해 기판 상부나 게이트 전극 상부에 티타늄 실리사이드가 형성되며, 게이트 전극 측벽의 스페이서 절연막이나 소자 분리막 상부 등과 같이 티타늄 실리사이드가 형성되지 않은 부분의 미반응 티타늄층은 후속 공정에 의해 제거되게 된다. 그러나, 본 발명에서는 티타늄층(26)을 형성하고 질소 분위기에서 열처리를 실시한 다음 도 2b와 같은 공정을 진행한다.
도 2b를 참조하여, 티타늄층(26) 형성 및 질소 분위기의 열처리 공정에 의해 노출된 기판(11) 상부 및 게이트 전극(24) 상부에 티타늄 실리사이드층(27)이 형성되게 된다. 한편, 소자 분리막(22) 상부 및 스페이서 절연막(25)에서는 티타늄과 반응할 실리콘 원자가 존재하지 않기 때문에 티타늄 나이트라이드층(28) 형태로 존재하게 되며, 티타늄 실리사이드층(27) 상에도 미반응 티타늄 나이트라이드층(28)이 어느 저도 잔류하게 된다. 이후, 액티브 영역과 인접되는 소자 분리막(21)이 덮혀 지도록 포토레지스트 패턴(28)을 형성한다.
도 2c를 참조하여, 포토레지스트 패턴(29)을 마스크로 이용한 식각 공정으로 노출된 티타늄 나이트라이드층(28)을 제거하고, 포토레지스트 패턴(29)을 제거한다. 이에 의해, 액티브 영역과 인접하는 부분의 소자 분리막(22) 상에 티타늄 나이트라이드로 되는 식각 보호막(30)이 형성되게 된다.
여기에서, 노출된 티타늄 나이트라이드층(28)은 NH4OH 수용액을 이용하여 제거한다.
도 2d를 참조하여, 식각 보호막(30)이 형성된 전체구조 상에 층간 절연막(31)을 형성하고, 보더리스 콘택 형성용 마스크를 이용한 식각 공정으로, 소자 분리막(22)과 게이트 전극(24) 사이의 액티브 영역이 노출되는 보더리스 콘택홀(32)을 형성한다. 이 식각 공정시 소자 분리막(22) 상부가 티타늄 나이트라이드로 된 식각 보호막(30)에 의해 덮혀져 있으므로 소자 분리막(22)이 손실되는 것을 방지할 수 있다. 또한, 식각 보호막(30)으로 사용되는 티타늄 나이트라이드막은 유전율이 낮기 때문에 RC 지연 값의 증가로 인해 소자의 동작속도가 저하되는 것을 방지할 수 있다.
상술한 바와 같이, 본 발명에 의하면 게이트 전극 상에 티타늄 실리사이드층을 형성할 때 소자 분리막 상의 미반응 티타늄 나이트라이드층을 보더리스 콘택(borderless contact) 형성시 소자 분리막의 식각 보호막으로 사용하므로써, 유전율을 증가시키지 않고도 소자 분리막의 손실을 방지할 수 있어, 더욱 미세하고 정밀화된 소자를 안정적으로 제조할 수 있고, 소자의 동작 속도를 향상시킬 수 있다.

Claims (2)

  1. 소자 분리막이 형성된 기판 상에 게이트 산화막 및 게이트 전극의 적층 구조를 형성하고, 상기 게이트 전극과 게이트 산화막 적층구조 양측벽에 스페이서 절연막을 형성하는 단계;
    전체구조 상에 티타늄층을 형성하고 질소 분위기에서 열처리를 실시하며, 이로 인하여, 상기 노출된 기판 상부 및 게이트 전극 상부에 티타늄 실리사이드가 형성되고, 상기 스페이서 절연막 및 소자 분리막 상에 티타늄 나이트라이드층이 형성되는 단계;
    상기 티타늄 실리사이드층이 형성된 기판과 인접되는 소자 분리막이 덮혀 지도록 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 마스크로 이용한 식각 공정으로 노출된 티타늄 나이트라이드층을 제거하고, 이에 의해 상기 티타늄 실리사이드층이 형성된 기판과 인접하는 부분의 소자 분리막 상에 식각 보호막이 형성되는 단계; 및
    상기 식각 보호막이 형성된 전체구조 상에 층간 절연막을 형성하고, 보더리스 콘택 형성용 마스크를 이용한 식각 공정으로, 상기 소자 분리막과 게이트 전극 사이의 티타늄 실리사이드층이 노출되는 보더리스 콘택홀을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
  2. 제 1 항에 있어서,
    상기 티타늄 나이트라이드층은 NH4OH 수용액을 이용하여 제거하는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
KR1019990061803A 1999-12-24 1999-12-24 반도체 소자의 콘택홀 형성방법 KR20010063726A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990061803A KR20010063726A (ko) 1999-12-24 1999-12-24 반도체 소자의 콘택홀 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990061803A KR20010063726A (ko) 1999-12-24 1999-12-24 반도체 소자의 콘택홀 형성방법

Publications (1)

Publication Number Publication Date
KR20010063726A true KR20010063726A (ko) 2001-07-09

Family

ID=19629378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990061803A KR20010063726A (ko) 1999-12-24 1999-12-24 반도체 소자의 콘택홀 형성방법

Country Status (1)

Country Link
KR (1) KR20010063726A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030065176A (ko) * 2002-01-31 2003-08-06 아남반도체 주식회사 에스티아이 블록킹 계층 동시 형성방법
KR101116268B1 (ko) * 2008-12-24 2012-03-14 주식회사 하이닉스반도체 플래시 소자 및 그의 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030065176A (ko) * 2002-01-31 2003-08-06 아남반도체 주식회사 에스티아이 블록킹 계층 동시 형성방법
KR101116268B1 (ko) * 2008-12-24 2012-03-14 주식회사 하이닉스반도체 플래시 소자 및 그의 형성 방법

Similar Documents

Publication Publication Date Title
US6017817A (en) Method of fabricating dual damascene
KR100278273B1 (ko) 반도체장치의콘택홀형성방법
JP2004096117A (ja) 自己整合型接点用の突出スペーサ
US6939768B2 (en) Method of forming self-aligned contacts
US6140168A (en) Method of fabricating self-aligned contact window
US7368401B2 (en) Integrated circuit having a doped porous dielectric and method of manufacturing the same
KR20010063726A (ko) 반도체 소자의 콘택홀 형성방법
US6579792B2 (en) Method of manufacturing a semiconductor device
EP0337109A1 (en) Method for making contacts
US6159806A (en) Method for increasing the effective spacer width
KR960016236B1 (ko) 반도체 장치의 자기 정렬형 콘택 제조방법
KR100353403B1 (ko) 반도체소자의 콘택 형성방법
KR20070001590A (ko) 반도체 소자의 리세스 게이트 형성방법
KR100361572B1 (ko) 반도체 소자의 접촉 구조 형성 방법
KR100273322B1 (ko) 반도체소자의 제조방법
KR20040059816A (ko) 반도체 소자의 제조방법
KR100412137B1 (ko) 반도체 소자의 게이트 스페이서 형성방법
KR0183019B1 (ko) 금속실리사이드 보호층 제조방법
KR20010008581A (ko) 반도체장치의 콘택 형성 방법
KR100731143B1 (ko) 반도체 소자의 게이트 절연막 가장자리 두께 조절 방법
KR100318273B1 (ko) 반도체 소자의 비트라인 형성방법
KR100518220B1 (ko) 반도체 소자의 비트라인 형성방법
KR100525446B1 (ko) 반도체 소자의 살리사이드층 형성 방법
KR100370783B1 (ko) 반도체 소자의 워드라인 스페이서 형성방법
KR19990000376A (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination