KR100364814B1 - 반도체소자의 트랜치 형성방법 - Google Patents
반도체소자의 트랜치 형성방법 Download PDFInfo
- Publication number
- KR100364814B1 KR100364814B1 KR1020010010328A KR20010010328A KR100364814B1 KR 100364814 B1 KR100364814 B1 KR 100364814B1 KR 1020010010328 A KR1020010010328 A KR 1020010010328A KR 20010010328 A KR20010010328 A KR 20010010328A KR 100364814 B1 KR100364814 B1 KR 100364814B1
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- forming
- semiconductor device
- etching
- film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 title abstract description 22
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 15
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052786 argon Inorganic materials 0.000 claims abstract description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 5
- 239000011737 fluorine Substances 0.000 claims abstract description 5
- 239000007789 gas Substances 0.000 claims abstract description 5
- 239000001301 oxygen Substances 0.000 claims abstract description 5
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 5
- 238000001020 plasma etching Methods 0.000 claims abstract description 5
- 238000000059 patterning Methods 0.000 abstract description 3
- 239000000463 material Substances 0.000 abstract description 2
- 150000004767 nitrides Chemical class 0.000 description 11
- 230000007547 defect Effects 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 240000008042 Zea mays Species 0.000 description 3
- 235000005824 Zea mays ssp. parviglumis Nutrition 0.000 description 3
- 235000002017 Zea mays subsp mays Nutrition 0.000 description 3
- 235000005822 corn Nutrition 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
셀로우 트랜치 하부에 원뿔형 이물이 발생하는 것을 억제하기에 알맞은 반도체소자의 트랜치 형성방법을 제공하기 위한 것으로, 이와 같은 목적을 달성하기 위한 반도체소자의 트랜치 형성방법은 기판에 패드절연막과 버퍼절연막을 차례로 형성하는 공정, 상기 버퍼절연막상에 패터닝된 감광막을 형성하는 공정, O2플라즈마 식각으로 감광막의 크루스터를 제거하는 공정, 상기 패터닝된 감광막을 마스크로 플루오린과 옥시전과 아르곤을 포함한 식각가스를 이용해서 상기 버퍼절연막을 식각하는 공정, 상기 패터닝된 감광막을 마스크로 상기 패드절연막과 상기 기판을 일정깊이 식각해서 트랜치를 형성하는 공정을 포함함을 특징으로 한다.
Description
본 발명은 반도체소자에 대한 것으로, 특히 트랜치내에 콘형 결함이 발생하는 것을 방지하기에 알맞은 반도체소자의 트랜치 형성방법에 관한 것이다.
첨부 도면을 참조하여 종래 반도체소자의 트랜치 형성방법에 대하여 설명하면 다음과 같다.
도 1a 내지 도 1d는 종래 반도체소자의 트랜치 형성방법을 나타낸 공정단면도 이다.
종래 반도체소자의 트랜치 형성방법은 도 1a에 도시한 바와 같이 격리영역과 활성영역이 정의된 반도체기판(1)상에 패드산화막(2)과 버퍼질화막(3)을 차례로 형성한다.
그리고 도 1b에 도시한 바와 같이 버퍼질화막(3)상에 감광막(4)을 도포한다.
이후에 노광 및 현상공정으로 격리영역 상부의 감광막(4)만 제거되도록 감광막(4)을 선택적으로 패터닝한다.
그리고 도 1c에 도시한 바와 같이 패터닝된 감광막(4)을 마스크로 CF4/CHF3를 사용해서 버퍼질화막(3)을 식각한다.
이후에 패터닝된 감광막(4)을 마스크로 패드산화막(2)을 식각하고, 반도체기판(1)을 일정깊이 식각해서 트랜치(5)를 형성한다.
다음에 도 1d에 도시한 바와 같이 감광막(4)을 제거한 후, 공정진행에 의해 남은 재(Asher)나 폴리머를 제거하기 위한 세정공정을 한다.
이때 트랜치(5) 하부에 콘형 결함(Corn type defect)이 발생할 수 있다.
상기와 같은 종래 반도체소자의 트랜치 형성방법은 다음과 같은 문제가 있다.
트랜치 형성 후 하부에 피지아이(PGI:Profiled Grove Isolation)의 원뿔형(콘형 결함(Corn type defect)) 이물이 발생하여 차후 공정의 신뢰성 및 수율이 감소되는 문제가 있다.
본 발명은 상기와 같은 문제를 해결하기 위하여 안출한 것으로 특히, 셀로우 트랜치 하부에 원뿔형 이물이 발생하는 것을 억제하여 공정 신뢰성 및 수율을 향상시키기에 알맞은 반도체소자의 트랜치 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래 반도체소자의 트랜치 형성방법을 나타낸 공정단면도
도 2a 내지 도 2e는 본 발명 반도체소자의 트랜치 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
21 : 반도체기판 22 : 패드산화막
23 : 버퍼질화막 24 : 감광막
25 : 트랜치
상기와 같은 목적을 달성하기 위한 본 발명 반도체소자의 트랜치 형성방법은 기판에 패드절연막과 버퍼절연막을 차례로 형성하는 공정, 상기 버퍼절연막상에 패터닝된 감광막을 형성하는 공정, O2플라즈마 식각으로 감광막의 크루스터를 제거하는 공정, 상기 패터닝된 감광막을 마스크로 플루오린과 옥시전과 아르곤을 포함한 식각가스를 이용해서 상기 버퍼절연막을 식각하는 공정, 상기 패터닝된 감광막을 마스크로 상기 패드절연막과 상기 기판을 일정깊이 식각해서 트랜치를 형성하는 공정을 포함함을 특징으로 한다.
반도체소자가 미세화되면서 격리 기술 또한 로코스(LOCOS) 구조에서 셀로우 트랜치 격리(Shallow Transistor Isolation:STI) 구조를 사용하는 추세이다.
이하, 첨부 도면을 참조하여 STI 구조의 트랜치를 형성하는 본 발명 반도체소자의 트랜치 형성방법에 대하여 설명한다.
도 2a 내지 도 2e는 본 발명 반도체소자의 트랜치 형성방법을 나타낸 공정단면도 이다.
본 발명 반도체소자의 트랜치 형성방법은 도 2a에 도시한 바와 같이 격리영역과 활성영역이 정의된 반도체기판(21)상에 열산화공정이나 화학기상 증착법으로 패드산화막(22)과 버퍼질화막(23)을 차례로 형성한 후에 버퍼질화막(23)을 세정하는 공정을 진행한다.
이때 버퍼질화막(23) 대신에 고온저압증착(High temperature Low pressure Deposition:HLD)막을 증착할 수도 있다.
그리고 도 2b에 도시한 바와 같이 버퍼질화막(23)상에 감광막(24)을 도포한다.
이후에 노광 및 현상공정으로 격리영역 상부의 감광막(24)만 제거되도록 감광막(24)을 선택적으로 패터닝한다.
그리고 도 2c에 도시한 바와 같이 감광막(24)을 선택적으로 패터닝하는 공정과 버퍼질화막(22)을 식각하는 공정 사이에 O2플라즈마 식각공정을 추가로 진행한다.
여기서 O2플라즈마 식각공정은 차후에 질화막성 이물인 콘형 결함(Corn type defect)의 원인이 되는 감광막성 크루스터(Cluster)를 제거하기 위한 것이다.
다음에 도 2d에 도시한 바와 같이 패터닝된 감광막(24)을 마스크로 버퍼질화막(23)을 식각한다.
버퍼질화막(23)을 식각할 때 식각 가스로 플루오린(Fluorine)과 옥시전(Oxygen)과 아르곤(Ar)을 사용한다.
예를 들어서 CxFy + O2+ Ar을 사용할 수 있다.
이후에 도 2e에 도시한 바와 같이 패터닝된 감광막(24)을 마스크로 패드산화막(22)을 식각하고, 이어서 반도체기판(21)을 일정깊이 식각해서 트랜치(25)를 형성한다.
이어서 감광막(24)을 제거한 후, 공정진행에 의해 남은 재(Asher)나 폴리머(Polymer)를 제거하기 위한 HF 세정공정을 진행한다.
상기와 같은 공정에 의해서 트랜치 하부에 콘형 결함(corn type defect) 발생이 억제된다.
상기와 같은 본 발명 반도체소자의 트랜치 형성방법은 다음과 같은 효과가 있다.
감광막을 패터닝한 후에 O2플라즈마 식각 공정을 추가로 진행하여 감광막 크루스터(Cluster)를 제거하고, 버퍼질화막 식각시 종래의 플루오린(fluorine)외에 옥시전과 아르곤을 더 사용하므로써 트랜치 하부에 콘형 결함이 발생하는 것을 억제하는 효과가 있다.
이에 따라서 차후 공정의 신뢰성 및 수율을 향상시킬 수 있다.
Claims (2)
- 기판에 패드절연막과 버퍼절연막을 차례로 형성하는 공정,상기 버퍼절연막상에 패터닝된 감광막을 형성하는 공정,O2플라즈마 식각으로 감광막의 크루스터를 제거하는 공정,상기 패터닝된 감광막을 마스크로 플루오린과 옥시전과 아르곤을 포함한 식각가스를 이용해서 상기 버퍼절연막을 식각하는 공정,상기 패터닝된 감광막을 마스크로 상기 패드절연막과 상기 기판을 일정깊이 식각해서 트랜치를 형성하는 공정을 포함함을 특징으로 하는 반도체소자의 트랜치 형성방법.
- 제 1 항에 있어서, 상기 식각가스는 CxFy + O2+ Ar를 사용하는 것을 포함함을 특징으로 하는 반도체소자의 트랜치 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010010328A KR100364814B1 (ko) | 2001-02-28 | 2001-02-28 | 반도체소자의 트랜치 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010010328A KR100364814B1 (ko) | 2001-02-28 | 2001-02-28 | 반도체소자의 트랜치 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020069830A KR20020069830A (ko) | 2002-09-05 |
| KR100364814B1 true KR100364814B1 (ko) | 2002-12-16 |
Family
ID=27695874
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010010328A KR100364814B1 (ko) | 2001-02-28 | 2001-02-28 | 반도체소자의 트랜치 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100364814B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070262051A1 (en) * | 2006-05-12 | 2007-11-15 | Advanced Chip Engineering Technology Inc. | Method of plasma etching with pattern mask |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960015758A (ko) * | 1994-10-26 | 1996-05-22 | 김주용 | 반응성 이온에치타입 소자분리에치시 폴리머 방지법 |
| US5786276A (en) * | 1997-03-31 | 1998-07-28 | Applied Materials, Inc. | Selective plasma etching of silicon nitride in presence of silicon or silicon oxides using mixture of CH3F or CH2F2 and CF4 and O2 |
| US5922622A (en) * | 1996-09-03 | 1999-07-13 | Vanguard International Semiconductor Corporation | Pattern formation of silicon nitride |
| JP2000340552A (ja) * | 1999-04-26 | 2000-12-08 | Internatl Business Mach Corp <Ibm> | 酸化物及びフォトレジスト層に対して高度の選択性を有する異方性窒化物エッチング法 |
-
2001
- 2001-02-28 KR KR1020010010328A patent/KR100364814B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960015758A (ko) * | 1994-10-26 | 1996-05-22 | 김주용 | 반응성 이온에치타입 소자분리에치시 폴리머 방지법 |
| US5922622A (en) * | 1996-09-03 | 1999-07-13 | Vanguard International Semiconductor Corporation | Pattern formation of silicon nitride |
| US5786276A (en) * | 1997-03-31 | 1998-07-28 | Applied Materials, Inc. | Selective plasma etching of silicon nitride in presence of silicon or silicon oxides using mixture of CH3F or CH2F2 and CF4 and O2 |
| JP2000340552A (ja) * | 1999-04-26 | 2000-12-08 | Internatl Business Mach Corp <Ibm> | 酸化物及びフォトレジスト層に対して高度の選択性を有する異方性窒化物エッチング法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020069830A (ko) | 2002-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5747377A (en) | Process for forming shallow trench isolation | |
| KR20000044928A (ko) | 반도체 소자의 트랜치 형성 방법 | |
| KR100451513B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| JP2004006902A (ja) | 半導体デバイスおよびその製造方法 | |
| KR100364814B1 (ko) | 반도체소자의 트랜치 형성방법 | |
| JP4699691B2 (ja) | 半導体素子のトレンチ形成方法 | |
| KR20030000592A (ko) | Ｓｔｉ/ｄｔｉ 구조를 갖는 반도체 소자의 제조방법 | |
| KR20090045754A (ko) | 하드마스크를 이용하는 반도체 소자의 패턴 형성 방법 | |
| KR100524459B1 (ko) | 반도체 소자의 트랜치 형성 방법 | |
| KR19990055775A (ko) | 트랜치를 이용한 반도체 소자의 소자분리 방법 | |
| KR100353403B1 (ko) | 반도체소자의 콘택 형성방법 | |
| KR100265340B1 (ko) | 반도체소자 제조방법 | |
| KR100532839B1 (ko) | 반도체 제조공정의 샐로우 트렌치 형성방법 | |
| KR101051949B1 (ko) | 반도체 장치의 패턴 형성 방법 | |
| KR100444609B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20020002164A (ko) | 반도체 소자분리막의 형성방법 | |
| KR100939161B1 (ko) | 반도체 소자의 소자 분리막 제조 방법 | |
| KR100422960B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR100871373B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR20030092525A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR20050011471A (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR20080029268A (ko) | 반도체 소자의 소자분리막 및 그 형성방법 | |
| KR20050022169A (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| KR20030056661A (ko) | 반도체 ｓｔｉ 공정에서의 소자 분리 방법 | |
| KR20050002031A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051118 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |