JPS62177973A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に微細電極を
有する半導体装置の製造方法に関する。

〔従来の技術〕

半導体装置の高性能化を図るためには電極の微細化が不
可欠であり、例えばＭＯＳ型、ＭＥＳ型の電界効果トラ
ンジスタではゲート電極の微細化が、又バイポーラ型ト
ランジスタではエミッタ電極の微細化が、これらトラン
ジスタの動作周波数あるいはスイッチングスピードを向
−にする上で必要である。

従来、この種の微細電極を製造する方法として次の３つ
の方法が提案されている。

（Ａ）基板上に所定パターンにレジストを形成してこの
上に電極材料を被着し、その後レジストを溶解してこの
上のレジストを除去する、所謂リフトオフ法。

（Ｂ）基板全面に電極材料を被着した後に、この上に所
定パターンでレジストを形成し、これをマスクにして不
要な電極材料をエツチング除去する、所謂エツチング法
。

（Ｃ）基板に形成した絶縁膜に微細間１１を形成し、こ
の間ｌ１因に電極材料を選択的に形成する、所謂押込め
法。

特に、この埋込め法は、第２図（ａ）へ・（ｄ）に示す
ように、半導体基板１１十に酸化膜１２を形成した土で
（同図（ａ））、フォｌ−Ｌ／シスト１３を用いて、二
の酸化膜１２に微細間］」１４を開設しく同図（ｂ））
、しかる十で全面に金（Ａｕ）等の電極材料膜１５を蒸
着法により被着形成１〜（同図（Ｃ））、その後に所定
パターンに形成した図外のフォ］・レジストを用いてこ
の電極材料膜１５を選択エツチングして微細電極１６を
完成する（同図（ｄ））方法である。

〔発明が解決しようとする問題点］ 上ｉｊｅ　ｌ、た従来の製造方法において、前記（Ａ）
のＪＪ法ではレジスト上に被着する電極）Ａｕを厚くす
るとリフトオフすることが不可能になり、膜厚が３００
０人程度に制限されるという問題がある。

また、前記（Ｂ）の方法では電極材料は基板に対するエ
ツチング選択比を大きなものにする必要があり、材料等
のｉ×定に自ら制限が２１する。

−力、前記（Ｃ）の方法では、＋ｉｉｆ記２−）の方法
にお８する問題点を夫々回避することができるが、微細
間［、、］　１．４内に電極材ネミ１膜１５を良好Ｃ３
−理込むことは必ずしノ）容易ではない。特に、微細１
１旧−１１４が０．５メＪｍ程度以ドになると、第２図
（ｄ）及び第３図に示すよ・うに、埋込んだ電極材料１
５中に空洞Ｘが発４：することがあり、電極の信頼ｖＩ
を低下さ一υる。

この空洞Ｘが発生する理由は、本発明五の検８４乙によ
れば、第３図のように酸化膜１２に形成する微細間１」
１４の側面が凹面状とされているためである。第２図で
説明した方法で微細間「１１４を形成する以十、この側
面が凹面状になるごとを避けることは難しく、１ツたが
ってこの凹面に沿って被着される電極材料膜１５は、同
図に鎖線で示すように被着の進行に伴って開Ｉ−１十ツ
ノ位置乙において対向する電極材料同志が先に接触され
、これらで閉空間を形成して空洞を発生さ」遍ることに
なる。

〔問題点を解決するためのｆ段〕

本発明の半導体装置の製造方法は、空洞を生ずることの
ない信頼性の高い押込型の微細電極を再現１ノｌ良く、
しかも確実に形成する方法である。

本発明の半導体装置の製造方法は、基板−１−乙こ一の
膜を形成するとともにこの一部頭域に開口を開設する工
程と、前記一の膜」二に絶縁膜を形成しかつこれを異方
性エツチングして前記間に１の側面にのみ前記絶縁膜を
残す工程と、この」二に電極材料を被着しかつこれを選
択エツチングして前記間「１を含む領域を電極として残
す工程とを含むものである。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図（ａ）〜（ｆ）は本発明の一実施例を製造］−程
順に示す断面図である。

先ず、同図（ａ）のように半導体基板１上に蒸着法によ
って一の膜としてアルミニウム＜ＡＩ＞膜２を０．３μ
ｍ程度の厚さに被着する。そして、同図（ｂ）のように
このアルミニウム膜２１−にフォトレジスト３を所定パ
ターンに形成し、これをマスクとして希リン酸等により
アルミニウム膜２をエツチングすることによ／）１μｍ
幅の開口４を開設する。この場合、開口４におけるアル
ミニウムＩｔ！＃２の側面は垂直或いは若干凹面状にな
−、ていることは避けられない。

次いで、同図（Ｃ）のように、化学的気相成長法（ＣＶ
Ｄ法）により全面に酸化シリコン膜５を０．３μｍ程度
成長させ、続いてこれを基板１の垂直方向から反応性イ
オンエツチング法（ＲＩＥ法）によりエツチングバック
する。これにより、同図（ｄ）のように、酸化シリコン
膜５は前記開口４の側面箇所にのみ残され、残存部５ａ
が形成される。このとき、この残存部５ａは、酸化シリ
コン膜５の成膜時における断面形状がそのまま減収され
た状態とされるが、酸化シリコン膜５ばＣＶｒ）法によ
り成長されて角部が凸面状に形成されていることから、
残存部５ａの表面形状も凸面状に形成されることになる
。

次いで、同図（ｅ）のように、電極材料としての金属膜
、例えば金（Ａｌｌ）膜６を１μｍの厚さで蒸着法によ
って全面乙こ被着する。ぞして、所定パター　ンに形成
した図外の゛ノーＡＩ・レジストをマスクとしてこの金
膜〔ｊをエツチングし、史にその後にｎｉｉ記アルミニ
ウＪ、１１り２をエツチング除去することにより同図＜
ｒ＞のように、断面形状が略Ｔ型をした構成の微細電極
７を得ることができる。

したがって、この方法では電極材料としての金膜（５を
蒸着する際に、微細な開１１４の側面形状が酸化シリニ
１ン膜５の残存部５ａ？こよって凸面形状とされている
ため、金膜６は被着の進行によっても開「１４の土部で
金膜６同志が接触することはなく、したがって空洞が発
生ずることはない。また、この方法により形成される電
極７は、ｆａｋ細な開［−１４の開１１寸法を、開］Ｉ
側面に残存さ一■！た酸化シリ１ン５ａで狭めた十で電
極材料を被着して形成しているので、その分だけ基板■
に対する電極寸法を低減でき、電極の微細化を−・層進
めることができる。

この結果、信頼性が高くしかも微細な電極４町現性よく
形成することができ、各種トランジスタにおける動作）
ｔ：１波数の向りやスイソ千ングスビーＩの向■−を図
ろごとができる。因（５，′、本発明ＪＪ法をＧ　ａ　
Ａ　ｓを用いたＭ　Ｆ、　Ｓ電界効果１−ランリスタの
１夏−−−１・電極番、′、適用し７たところ、ノー　
１・Ｊ（を従来の０．８＃ｍから０．４ｉｔｍｌこイｔ
ｔ　ｈｓ−（”き１、この１・−〉ンリスタにお＆Ｊる
遮断周波数ｆ□を３０　Ｇ　ｔｌ、かＣ）５５〔）Ｆｉ
２に改善でき六二。

こごで、　・の膜としての前記了ルミニウＪ１膜２に代
えて他の金属膜やＳｌへ縁付の膜を利用Ｕ７ても、しく
、また電極Ｈ料６．二も他の金属１１ジを適用−・ｊる
ごとができる。ただし、この一の膜吉電極月料膜とｔ、
″。

エツチング選択性を持た一ロるにとが必要であり、また
、一の膜に絶縁１（［の膜を用いた場合には、このトに
設ける絶縁膜との間に工・）（−ング選択性を持たせる
ことが必要である。、二の場合、絶縁性の膜は最終的に
基板１−に残しておいてもよい。

〔発明の効果〕

以り説明したように本発明は、　・の膜を形成したＦ、
でこれ乙こ開口を開設し、この上に絶縁膜を形成すると
ともにこれを異方性エツチングして前記開口の側面にの
め前記絶縁膜を残し、その−トで電極材料を被着しかつ
これを選択エツチングして前記開口を含む領域を電極と
して構成しているので、開ｌ」側面の凸面形状によって
空洞の存在しない埋込型電極を構成でき、電極の信頼性
の向上を図ることができるとともに、開口側面に残した
絶縁膜によって開口幅を低減し、電極の微細化を一層進
めることができる。

【図面の簡単な説明】

第１図（ａ）〜（ｆ）は本発明の一実施例を製造工程順
に示す断面図、第２図（ａ）〜（ｄ）は従来方法の一つ
を製造工程順に示す断面図、第３図は従来方法における
不具合を丞す断面図である。 １．１１・・・半導体基板、２・・・一の膜（アルミニ
ウム膜）、３・・・フォトレジスト膜、４・・・開１］
、５・・・絶縁膜（酸化シリコン膜）、５ａ・・・残存
部、６・・・電極材料（金）膜、７・・・微細電極。１
２・・・酸化膜、１３・・・フォトレジスト、１４・・
・微細開口、１５・・・電極材料膜、１６・・・微細電
極。 ５８八へ嗅

Claims (3)

【特許請求の範囲】
1. （１）基板上に一の膜を形成するとともにその一部領域
   に開口を開設する工程と、前記一の膜上に絶縁膜を形成
   しかつこれを異方性エッチングして前記開口の側面にの
   み前記絶縁膜を残す工程と、この上に電極材料を被着し
   かつこれを選択エッチングして前記開口を含む領域を電
   極として残す工程とを含むことを特徴とする半導体装置
   の製造方法。
2. （２）絶縁膜を化学的気相成長法により形成してなる特
   許請求の範囲第１項記載の半導体装置の製造方法。
3. （３）一の膜には電極材料とはエッチング選択性のある
   金属膜を用いてなる特許請求の範囲第１項記載の半導体
   装置の製造方法。