JPH0348424A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0348424A JPH0348424A JP18397789A JP18397789A JPH0348424A JP H0348424 A JPH0348424 A JP H0348424A JP 18397789 A JP18397789 A JP 18397789A JP 18397789 A JP18397789 A JP 18397789A JP H0348424 A JPH0348424 A JP H0348424A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resist film
- contact hole
- resist
- opening part
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 title claims description 4
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 abstract description 11
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 9
- 239000010410 layer Substances 0.000 abstract description 4
- 229910018125 Al-Si Inorganic materials 0.000 abstract 1
- 229910018520 Al—Si Inorganic materials 0.000 abstract 1
- 238000001020 plasma etching Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
Landscapes
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ〉産業上の利用分野
本発明は半導体装置の製造方法に関し、特にコンタクト
孔（スルーホール）段部での上部メタルの被覆性の改善
方法に関するものである．（ロ）従来の技術 素子の微細化に伴い、コンタクト孔の微細化と上部メタ
ル配線の被覆性を両立させる方法として、等方性エッチ
ングと異方性エッチングを組み合わせたコンタクト孔形
成方法が例えば特開昭５８ − １ ４ ３ ５ ３
５ （ ＨＯＩＬ ２１／３０６）号公報に知られてい
る． この製造方法は、第２図Ａのように、下部配線（１）と
上部配線《２〉との接続を計る層間絶縁膜（３）のコン
タクト孔（４〉の形成において、先ずホトレジスト（５
〉をマスクにして等方性エッチング（湿・−式エッチン
グ）により層間絶縁膜（３）の約半分を除去する．引き
続き、同じホトレジスト（５〉をマスクにして、異方性
エッチング（ドライエッチ）を行うことにより、第２図
Ｂのような構造が得られる． このようにしてフンタクト孔〈４〉を加工すれば、その
上端周囲はなだらかなテーパ形状となり、かつコンタク
ト孔（４）自体はドライエッチングの適用によって微細
化することができる．従って、第２図Ｃに示す如く、上
部配１ｍ！（２）を真空蒸着等の手段で付着させた場合
、上部のなだらかなテーパ形状の存在によって上部配線
（２）の付きが良く、段切れを生じることが無い． （ハ）発明が解決しようとする課題 しかしながら、従来の手法ではホトレジスト（５〉の側
壁がほぼ垂直な断面を有するので、層間絶縁膜（３）の
サイドエッチングは第２図Ａの図示Ａ点から始まること
になる．その為、コンタクト孔（４）の上部開孔面積を
さらに拡げることが困難である欠点があった． （二）課題を解決するための手段 本発明は上記従来の課題に鑑み成されたもので、レジス
ト膜（１８）を高温でベーキングすることにより、レジ
スト膜（１８）と被加工膜との接触部分で開孔面積が拡
がるような側面形状にレジスト膜（ｌ８〉を加工するこ
とにより、上部が広い開孔面積を持つコンタクト孔（１
４〉を形成することを特徴とする． 〈ホ〉作用 本発明によれば、レジスト膜（１８）の側壁が丸みをお
びているので、等方エッチング時はレジスト膜（１８〉
と被加工膜との接点（第１図Ｂ、図示Ａ点）がサイドエ
ッチングの始点となるので、コンタクト孔（ｌ４〉上部
に広い開孔部が得られる．方、異方エッチング時は丸み
をおびたレジスト膜（１８）の最も幅狭な部分が実質的
なマスクとなるので、コンタクト孔（１４）下部に微細
化された開孔部が得られる． （へ〉実施例 以下に本発明の一実施例を図面を参照しながら詳細に説
明する． 第１図に本発明を下層配腺《１ｌ）と上層配ａ（１２）
との接続を行う眉間絶縁膜（１３）のコンタクト孔（１
４〉（スルーホール）の形成に適用した例を示す．（１
５）は基板、（１６）は酸化膜である．先ず第１図Ａに
示すように、ＰＳＧ等から成る眉間絶縁膜（１３）の表
面に例えばＡＺ１３５０（ＳＨＩＰＬＥＹ：商品名）等
のボジ型レジストをスピン才ン塗布し、約７０°Ｃ、２
０分のソフトベークを行った後ホトマスクを利用してパ
ターンを露光し、現像することによりコンタクト孔（１
４）形成部分に側壁がほぼ垂直形状の開孔部（１７〉を
有するホトレジスト膜（１８）パターンを形成する．次
いで第１図Ｂに示すように；約１５０℃以上の高温で数
十分のハードベークを行うことにより、レジスト膜（１
８〉開孔部（１７〉の側壁に丸みをもたせる．ハードベ
ークは決められたホトレジストパターンを焼きしめる目
的で行われるもので、従来は約１２０℃の温度で行うの
で開孔部（１７〉の側壁形状に変化はない．本発明はこ
のハードベーク工程を高温で行うことにより、ホトレジ
スト膜（１８〉のグレを利用して開孔部（ｌ７）の側壁
に丸みをもたせるものである．丸みをもたせると、レジ
スト膜（１８〉と層間絶縁膜（１３）との境界部分では
開孔部（１７〉の大きさは図示ａのように大きくなる．
そして、ホトレジスト膜（１８）をマスクとして等方性
エッチングにより層間絶縁膜〈１３）を膜厚の途中まで
開孔する．等方エッチングは、フッ１９ （ＩＮＦ）べ
−スの溶液によるウエット方式、又はｃＦａ＋ｏ＊プラ
ズマガス雰囲気でのプラズマエッチング等が利用できる
．木工程では、レジスト膜（１８〉と層間絶縁膜（ｌ３
）との境界部分が図示ａのように拡大されているので、
等方エッチングのサイドエッチが図示Ａ点から始まる．
その結果、第１図Ｃに示すように層間絶縁膜〈１３〉の
上部が広い範囲でエッチング除去される． 次に第１図Ｄに示すように、同じホトレジスト膜（１８
〉をマスクとして今度は異方性エッチングにより層間絶
縁膜（ｌ３）の残りの部分を選択除去する．異方性エッ
チングには、プラズマエッチングやＲＩＥ（リアクティ
ブ・イオン・エッチング）等が利川できる．異方性エッ
チングはサイドエッチが殆どない加工であるから、層間
絶縁膜（１３）の残り部分は、丸みをおびたホトレジス
ト膜（１８）側壁の中で最も幅狭な部分図示ｂの開孔而
積でエッチング除去される．従って、図示ｂが実質的な
コンタクト孔（１４〉寸法を決める． そして第１図Ｅに示すようにホトレジスト膜（１８）を
除去し、蒸着又はスパッタ法によりｉ又はＡｌｌ−Ｓｉ
等の電極材料を付着し、これをパターニングして上層配
ａ（１２）を形成することにより第１図Ｆに示す構造を
得る． このようにしてフンタクト孔（１４〉を形成すれば、層
間絶縁膜（１３）の上部が図示ａの面積に従って従来よ
り拡大されるので、その周囲は一層なだらかなテーパ形
状になる．また、コンタクト孔（１４〉自体は図示ｂの
面積に従って微細化できるので、従来例と同様に微細加
工が処せる．従って、第１図Ｆのように上層配線（１２
〉を形成した場合、従来例より拡大されたことによるな
だらかなテーパ而によって、一層段切れの無い信頼性の
高いスルーホール接続を得ることができる． （ト〉発明の効果 以上に説明したように、本発明によればコンタクト孔（
１４）の上部を更に拡大できるので、より一層なだらか
な段差が得られ、従来より信頼性を増した眉間接続を行
える利点を有する．また、コンタクト孔《１４〉の下部
は図示ｂの大きさに従って開孔されるので、微細化でき
る．そして、本発明はハードベークの温度を高く設定す
るだけで済むので、工程数増大が無い利点を有する．
孔（スルーホール）段部での上部メタルの被覆性の改善
方法に関するものである．（ロ）従来の技術 素子の微細化に伴い、コンタクト孔の微細化と上部メタ
ル配線の被覆性を両立させる方法として、等方性エッチ
ングと異方性エッチングを組み合わせたコンタクト孔形
成方法が例えば特開昭５８ − １ ４ ３ ５ ３
５ （ ＨＯＩＬ ２１／３０６）号公報に知られてい
る． この製造方法は、第２図Ａのように、下部配線（１）と
上部配線《２〉との接続を計る層間絶縁膜（３）のコン
タクト孔（４〉の形成において、先ずホトレジスト（５
〉をマスクにして等方性エッチング（湿・−式エッチン
グ）により層間絶縁膜（３）の約半分を除去する．引き
続き、同じホトレジスト（５〉をマスクにして、異方性
エッチング（ドライエッチ）を行うことにより、第２図
Ｂのような構造が得られる． このようにしてフンタクト孔〈４〉を加工すれば、その
上端周囲はなだらかなテーパ形状となり、かつコンタク
ト孔（４）自体はドライエッチングの適用によって微細
化することができる．従って、第２図Ｃに示す如く、上
部配１ｍ！（２）を真空蒸着等の手段で付着させた場合
、上部のなだらかなテーパ形状の存在によって上部配線
（２）の付きが良く、段切れを生じることが無い． （ハ）発明が解決しようとする課題 しかしながら、従来の手法ではホトレジスト（５〉の側
壁がほぼ垂直な断面を有するので、層間絶縁膜（３）の
サイドエッチングは第２図Ａの図示Ａ点から始まること
になる．その為、コンタクト孔（４）の上部開孔面積を
さらに拡げることが困難である欠点があった． （二）課題を解決するための手段 本発明は上記従来の課題に鑑み成されたもので、レジス
ト膜（１８）を高温でベーキングすることにより、レジ
スト膜（１８）と被加工膜との接触部分で開孔面積が拡
がるような側面形状にレジスト膜（ｌ８〉を加工するこ
とにより、上部が広い開孔面積を持つコンタクト孔（１
４〉を形成することを特徴とする． 〈ホ〉作用 本発明によれば、レジスト膜（１８）の側壁が丸みをお
びているので、等方エッチング時はレジスト膜（１８〉
と被加工膜との接点（第１図Ｂ、図示Ａ点）がサイドエ
ッチングの始点となるので、コンタクト孔（ｌ４〉上部
に広い開孔部が得られる．方、異方エッチング時は丸み
をおびたレジスト膜（１８）の最も幅狭な部分が実質的
なマスクとなるので、コンタクト孔（１４）下部に微細
化された開孔部が得られる． （へ〉実施例 以下に本発明の一実施例を図面を参照しながら詳細に説
明する． 第１図に本発明を下層配腺《１ｌ）と上層配ａ（１２）
との接続を行う眉間絶縁膜（１３）のコンタクト孔（１
４〉（スルーホール）の形成に適用した例を示す．（１
５）は基板、（１６）は酸化膜である．先ず第１図Ａに
示すように、ＰＳＧ等から成る眉間絶縁膜（１３）の表
面に例えばＡＺ１３５０（ＳＨＩＰＬＥＹ：商品名）等
のボジ型レジストをスピン才ン塗布し、約７０°Ｃ、２
０分のソフトベークを行った後ホトマスクを利用してパ
ターンを露光し、現像することによりコンタクト孔（１
４）形成部分に側壁がほぼ垂直形状の開孔部（１７〉を
有するホトレジスト膜（１８）パターンを形成する．次
いで第１図Ｂに示すように；約１５０℃以上の高温で数
十分のハードベークを行うことにより、レジスト膜（１
８〉開孔部（１７〉の側壁に丸みをもたせる．ハードベ
ークは決められたホトレジストパターンを焼きしめる目
的で行われるもので、従来は約１２０℃の温度で行うの
で開孔部（１７〉の側壁形状に変化はない．本発明はこ
のハードベーク工程を高温で行うことにより、ホトレジ
スト膜（１８〉のグレを利用して開孔部（ｌ７）の側壁
に丸みをもたせるものである．丸みをもたせると、レジ
スト膜（１８〉と層間絶縁膜（１３）との境界部分では
開孔部（１７〉の大きさは図示ａのように大きくなる．
そして、ホトレジスト膜（１８）をマスクとして等方性
エッチングにより層間絶縁膜〈１３）を膜厚の途中まで
開孔する．等方エッチングは、フッ１９ （ＩＮＦ）べ
−スの溶液によるウエット方式、又はｃＦａ＋ｏ＊プラ
ズマガス雰囲気でのプラズマエッチング等が利用できる
．木工程では、レジスト膜（１８〉と層間絶縁膜（ｌ３
）との境界部分が図示ａのように拡大されているので、
等方エッチングのサイドエッチが図示Ａ点から始まる．
その結果、第１図Ｃに示すように層間絶縁膜〈１３〉の
上部が広い範囲でエッチング除去される． 次に第１図Ｄに示すように、同じホトレジスト膜（１８
〉をマスクとして今度は異方性エッチングにより層間絶
縁膜（ｌ３）の残りの部分を選択除去する．異方性エッ
チングには、プラズマエッチングやＲＩＥ（リアクティ
ブ・イオン・エッチング）等が利川できる．異方性エッ
チングはサイドエッチが殆どない加工であるから、層間
絶縁膜（１３）の残り部分は、丸みをおびたホトレジス
ト膜（１８）側壁の中で最も幅狭な部分図示ｂの開孔而
積でエッチング除去される．従って、図示ｂが実質的な
コンタクト孔（１４〉寸法を決める． そして第１図Ｅに示すようにホトレジスト膜（１８）を
除去し、蒸着又はスパッタ法によりｉ又はＡｌｌ−Ｓｉ
等の電極材料を付着し、これをパターニングして上層配
ａ（１２）を形成することにより第１図Ｆに示す構造を
得る． このようにしてフンタクト孔（１４〉を形成すれば、層
間絶縁膜（１３）の上部が図示ａの面積に従って従来よ
り拡大されるので、その周囲は一層なだらかなテーパ形
状になる．また、コンタクト孔（１４〉自体は図示ｂの
面積に従って微細化できるので、従来例と同様に微細加
工が処せる．従って、第１図Ｆのように上層配線（１２
〉を形成した場合、従来例より拡大されたことによるな
だらかなテーパ而によって、一層段切れの無い信頼性の
高いスルーホール接続を得ることができる． （ト〉発明の効果 以上に説明したように、本発明によればコンタクト孔（
１４）の上部を更に拡大できるので、より一層なだらか
な段差が得られ、従来より信頼性を増した眉間接続を行
える利点を有する．また、コンタクト孔《１４〉の下部
は図示ｂの大きさに従って開孔されるので、微細化でき
る．そして、本発明はハードベークの温度を高く設定す
るだけで済むので、工程数増大が無い利点を有する．
第１図Ａ乃至第１図Ｆ１ま本発明を説明する為の断面図
、第２図Ａ乃至第２図Ｃは従来例を説明する為の断面図
である．
、第２図Ａ乃至第２図Ｃは従来例を説明する為の断面図
である．
Claims (2)
- （１）被加工膜上にレジスト膜を塗布し、露光、現像し
てほぼ垂直な側壁形状を有する開孔部を形成する工程、 ベーキングを処すことにより、前記レジスト膜の開孔部
の側壁を、前記被加工膜と前記レジスト膜との接触部分
で広く、膜厚の中央部分で狭くなるような丸みをおびた
形状に形成する工程、前記レジスト膜をマスクとして前
記被加工膜を膜厚の途中まで等方エッチングする工程、 前記レジスト膜を再びマスクとして前記被加工膜の残り
を異方エッチングする工程とを具備することを特徴とす
る半導体装置の製造方法。 - （２）前記ベーキングを約１２０℃以上の温度で行うこ
とを特徴とする請求項第１項に記載の半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18397789A JPH0348424A (ja) | 1989-07-17 | 1989-07-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18397789A JPH0348424A (ja) | 1989-07-17 | 1989-07-17 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0348424A true JPH0348424A (ja) | 1991-03-01 |
Family
ID=16145149
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18397789A Pending JPH0348424A (ja) | 1989-07-17 | 1989-07-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0348424A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5547789A (en) * | 1992-12-15 | 1996-08-20 | Mitsubishi Denki Kabushiki Kaisha | Pattern transfer mask |
| JP2008151073A (ja) * | 2006-12-19 | 2008-07-03 | Toyota Motor Corp | 内燃機関の気体供給装置 |
-
1989
- 1989-07-17 JP JP18397789A patent/JPH0348424A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5547789A (en) * | 1992-12-15 | 1996-08-20 | Mitsubishi Denki Kabushiki Kaisha | Pattern transfer mask |
| JP2008151073A (ja) * | 2006-12-19 | 2008-07-03 | Toyota Motor Corp | 内燃機関の気体供給装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59104131A (ja) | 半導体装置の製造方法 | |
| JPH0745510A (ja) | パタン形成方法 | |
| JPH0425126A (ja) | 半導体装置の製造方法 | |
| JPH1032250A (ja) | 固体素子のデバイス素子に誘電性層を通る接触孔を形成させる方法 | |
| JPS61171132A (ja) | 貫通孔の形成方法 | |
| JPH0348424A (ja) | 半導体装置の製造方法 | |
| JP3119021B2 (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH09120954A (ja) | 半導体装置の製造方法 | |
| JPS6120334A (ja) | 半導体装置の製造方法 | |
| JPH0669357A (ja) | 半導体装置の製造方法 | |
| JPH0467333B2 (ja) | ||
| JPS61172336A (ja) | 半導体装置電極開口部の形成方法 | |
| KR100257770B1 (ko) | 반도체 소자의 미세한 전도막 패턴 형성 방법 | |
| JPS583244A (ja) | 半導体装置の製造方法 | |
| JPH0497523A (ja) | 半導体装置の製造方法 | |
| JPS58143535A (ja) | 半導体装置の製造方法 | |
| JPH08262744A (ja) | 基体上に金属ラインを形成する接触フォトリソグラフ処理方法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| KR100382548B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0479321A (ja) | 半導体装置の製造方法 | |
| JPS62137831A (ja) | 半導体装置の製造方法 | |
| JPH0481323B2 (ja) | ||
| JPH04155816A (ja) | 半導体装置の製造方法 | |
| JPH0425157A (ja) | 半導体装置の製造方法 | |
| JPS61296722A (ja) | 半導体装置の製造方法 |