JPH1032250A - 固体素子のデバイス素子に誘電性層を通る接触孔を形成させる方法 - Google Patents
固体素子のデバイス素子に誘電性層を通る接触孔を形成させる方法Info
- Publication number
- JPH1032250A JPH1032250A JP9056758A JP5675897A JPH1032250A JP H1032250 A JPH1032250 A JP H1032250A JP 9056758 A JP9056758 A JP 9056758A JP 5675897 A JP5675897 A JP 5675897A JP H1032250 A JPH1032250 A JP H1032250A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- dielectric layer
- polysilicon
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims description 38
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 67
- 229920005591 polysilicon Polymers 0.000 claims abstract description 67
- 239000000463 material Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims description 32
- 150000004767 nitrides Chemical class 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 8
- 239000000203 mixture Substances 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 6
- 239000007787 solid Substances 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims 1
- 229910000042 hydrogen bromide Inorganic materials 0.000 claims 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000000126 substance Substances 0.000 abstract description 3
- 238000001459 lithography Methods 0.000 abstract description 2
- 239000007789 gas Substances 0.000 description 22
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 229920001296 polysiloxane Polymers 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
- H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/952—Utilizing antireflective layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 固体素子の電気的デバイスの製造分野におい
て、レジストマスク中の開口を通してガスへの誘電性層
の暴露によって制御しながら接触孔をエッチングする。 【解決手段】 厚さ０．０２μｍ以上ないし０．１５μ
ｍ以下のポリシリコーン層１４を誘電性層上に形成さ
せ、このポリシリコーン層１４上に厚さ０．４μｍ以上
ないし０．６μｍ以下のレジスト材料層１６を形成さ
せ、それぞれの接触孔が誘電性層１２中に形成されるべ
き位置で開口をレジスト材料層１６中に形成させ；ポリ
シリコーン層中のアパーチャーをエッチングし；かつ誘
電性層中の接触孔２６，２８をエッチングする。 【効果】 リソグラフィー法の場合のポリシリコーン層
ならびにＨＢｒ、ＨＣｌまたはＦ化学物質へ暴露した場
合の酸化物誘電性層は影響を及ぼされない。
て、レジストマスク中の開口を通してガスへの誘電性層
の暴露によって制御しながら接触孔をエッチングする。 【解決手段】 厚さ０．０２μｍ以上ないし０．１５μ
ｍ以下のポリシリコーン層１４を誘電性層上に形成さ
せ、このポリシリコーン層１４上に厚さ０．４μｍ以上
ないし０．６μｍ以下のレジスト材料層１６を形成さ
せ、それぞれの接触孔が誘電性層１２中に形成されるべ
き位置で開口をレジスト材料層１６中に形成させ；ポリ
シリコーン層中のアパーチャーをエッチングし；かつ誘
電性層中の接触孔２６，２８をエッチングする。 【効果】 リソグラフィー法の場合のポリシリコーン層
ならびにＨＢｒ、ＨＣｌまたはＦ化学物質へ暴露した場
合の酸化物誘電性層は影響を及ぼされない。
Description
【０００１】
【発明の属する技術分野】本発明は、固体素子の電気的
デバイスの製造分野におけるものである。
デバイスの製造分野におけるものである。
【０００２】
【従来の技術】固体素子のデバイス素子は、一般にシリ
コーン支持体の表面近くに形成されておりかつ１つの誘
電性層で被覆されている。この素子への電気的接続は、
誘電性層を通るエッチングされた接触孔を金属で充填す
ることによって得られる。レジストマスク中の開口を通
じてプラズマ中の適当なガスに誘電性層を暴露すること
による接触孔のエッチングは、ときどき制御不可能にな
る。それというのも、レジストマスクから遊離された炭
素は、接触孔中で１つのポリマーを形成させ、このポリ
マーは、接触孔が望ましい素子を達成する前にエッチン
グ処理を停止させるからである。
コーン支持体の表面近くに形成されておりかつ１つの誘
電性層で被覆されている。この素子への電気的接続は、
誘電性層を通るエッチングされた接触孔を金属で充填す
ることによって得られる。レジストマスク中の開口を通
じてプラズマ中の適当なガスに誘電性層を暴露すること
による接触孔のエッチングは、ときどき制御不可能にな
る。それというのも、レジストマスクから遊離された炭
素は、接触孔中で１つのポリマーを形成させ、このポリ
マーは、接触孔が望ましい素子を達成する前にエッチン
グ処理を停止させるからである。
【０００３】この問題を克服するために、１つのポリシ
リコーン層は、誘電性層上に形成され、かつポリシリコ
ーン層の上面上に形成されているレジストマスク中の開
口を通してエッチングガスに暴露することによってポリ
シリコーン層中のアパーチャーを有するマスクに変えら
れた。レジストマスクは、除去され、接触孔は、ポリシ
リコーンマスク中のアパーチャーを通る適当なイオン化
されたガスに暴露することによって誘電性層中にエッチ
ングされる。レジストマスクは、このイオン化されたガ
スに暴露する処理の間には存在しないので、殆ど炭素は
生成されず、かつ殆どポリマーは形成されない。この方
法の例は、次のものに記載されている：１９９１年７月
２日に発行された発明の名称「半導体デバイスの製造法
（Methodof Manufacturing Semiconductor Device）」
の米国特許第５０２８５５０号明細書；１９８４年９月
２５日に発行された発明の名称「プラズマエッチング剤
混合物（Plasma Etchant Mixture）」の米国特許第４４
７３４３５号明細書および１９９４年１月１８日に発行
された発明の名称「高度に集積された半導体デバイスの
ミニチュア接点を形成させる方法（Method For Forming
Miniature Contacts of Highly Intedrated Semicondu
ctor Devices）」の米国特許第５２７９９８９号明細
書。
リコーン層は、誘電性層上に形成され、かつポリシリコ
ーン層の上面上に形成されているレジストマスク中の開
口を通してエッチングガスに暴露することによってポリ
シリコーン層中のアパーチャーを有するマスクに変えら
れた。レジストマスクは、除去され、接触孔は、ポリシ
リコーンマスク中のアパーチャーを通る適当なイオン化
されたガスに暴露することによって誘電性層中にエッチ
ングされる。レジストマスクは、このイオン化されたガ
スに暴露する処理の間には存在しないので、殆ど炭素は
生成されず、かつ殆どポリマーは形成されない。この方
法の例は、次のものに記載されている：１９９１年７月
２日に発行された発明の名称「半導体デバイスの製造法
（Methodof Manufacturing Semiconductor Device）」
の米国特許第５０２８５５０号明細書；１９８４年９月
２５日に発行された発明の名称「プラズマエッチング剤
混合物（Plasma Etchant Mixture）」の米国特許第４４
７３４３５号明細書および１９９４年１月１８日に発行
された発明の名称「高度に集積された半導体デバイスの
ミニチュア接点を形成させる方法（Method For Forming
Miniature Contacts of Highly Intedrated Semicondu
ctor Devices）」の米国特許第５２７９９８９号明細
書。
【０００４】支持体に対して平行な方向にデバイスの寸
法が減少する場合には、接触孔の直径を減少させること
が必要とされる。米国特許第５２７９９８９号明細書に
記載されているように、レジストマスキング処理を使用
することにより達成することができる接触孔の最小直径
に限定される。それというのも、ポリシリコーンマスク
中に形成されるアパーチャーの最小直径は、大きすぎる
からである。この米国特許明細書中には、述べられてい
ないが、この直径は、標準的な技術を使用する場合に
は、０．６μｍである。この米国特許明細書の記載によ
りポリシリコーンマスク中のアパーチャーの直径を効果
的に減少させるために、アパーチャーの形成に使用され
るレジストマスクは、除去され、新たに暴露されるポリ
シリコーンマスクは、二酸化珪素で被覆されている。更
に、二酸化珪素層は、スペーサーと呼ばれるアパーチャ
ーの内側端部と接触する二酸化珪素層の一部を除いてブ
ランケットエッチング処理によって完全に除去される
が、しかし、ポリシリコーン層は、影響を及ぼされな
い。更に、出入孔は、ポリシリコーンマスク中のアパー
チャーよりも小さい直径を有するスペーサーを通るエッ
チングガスに暴露することによって誘電性層中でエッチ
ングされる。
法が減少する場合には、接触孔の直径を減少させること
が必要とされる。米国特許第５２７９９８９号明細書に
記載されているように、レジストマスキング処理を使用
することにより達成することができる接触孔の最小直径
に限定される。それというのも、ポリシリコーンマスク
中に形成されるアパーチャーの最小直径は、大きすぎる
からである。この米国特許明細書中には、述べられてい
ないが、この直径は、標準的な技術を使用する場合に
は、０．６μｍである。この米国特許明細書の記載によ
りポリシリコーンマスク中のアパーチャーの直径を効果
的に減少させるために、アパーチャーの形成に使用され
るレジストマスクは、除去され、新たに暴露されるポリ
シリコーンマスクは、二酸化珪素で被覆されている。更
に、二酸化珪素層は、スペーサーと呼ばれるアパーチャ
ーの内側端部と接触する二酸化珪素層の一部を除いてブ
ランケットエッチング処理によって完全に除去される
が、しかし、ポリシリコーン層は、影響を及ぼされな
い。更に、出入孔は、ポリシリコーンマスク中のアパー
チャーよりも小さい直径を有するスペーサーを通るエッ
チングガスに暴露することによって誘電性層中でエッチ
ングされる。
【０００５】
【発明が解決しようとする課題】本発明には、前記に記
載されたような課題が課された。
載されたような課題が課された。
【０００６】
【課題を解決するための手段】本発明によれば、０．２
５μｍ未満の直径および８：１を上廻る縦横比を有する
接触孔は、前記の米国特許第５２７９９８９号明細書に
記載の方法よりも簡単で、したがって安価な方法によっ
て形成される。レジストマスクは通常０．８μｍ〜１．
５μｍの厚さを有しかつポリシリコーンマスクは通常３
μｍの厚さを有しているけれども、本発明で使用される
レジストマスクの厚さは、０．１μｍ以上ないし０．６
μｍ以下の間にあり、有利には、ポリシリコーンマスク
の厚さは、０．０２μｍ以上ないし０．１５μｍ以下の
間にある。ポリシリコーンマスク中のアパーチャーは、
例えばポリシリコーンをレジストマスク中の開口を通る
イオン化ガス、例えばＨＢｒ、ＨＣｌおよびＳＦ６に暴
露することによってエッチングされる。次に、レジスト
マスクは、除去されることができ、かつ接触孔は、ポリ
シリコーンをエッチングするよりも迅速に誘電性層をエ
ッチングするイオン化ガスへのポリシリコーンマスク中
のアパーチャーを通しての暴露によって誘電性層中でエ
ッチングされることができ、即ちイオン化ガスは、選択
的にポリシリコーンに関連して誘電性層をエッチングす
る。
５μｍ未満の直径および８：１を上廻る縦横比を有する
接触孔は、前記の米国特許第５２７９９８９号明細書に
記載の方法よりも簡単で、したがって安価な方法によっ
て形成される。レジストマスクは通常０．８μｍ〜１．
５μｍの厚さを有しかつポリシリコーンマスクは通常３
μｍの厚さを有しているけれども、本発明で使用される
レジストマスクの厚さは、０．１μｍ以上ないし０．６
μｍ以下の間にあり、有利には、ポリシリコーンマスク
の厚さは、０．０２μｍ以上ないし０．１５μｍ以下の
間にある。ポリシリコーンマスク中のアパーチャーは、
例えばポリシリコーンをレジストマスク中の開口を通る
イオン化ガス、例えばＨＢｒ、ＨＣｌおよびＳＦ６に暴
露することによってエッチングされる。次に、レジスト
マスクは、除去されることができ、かつ接触孔は、ポリ
シリコーンをエッチングするよりも迅速に誘電性層をエ
ッチングするイオン化ガスへのポリシリコーンマスク中
のアパーチャーを通しての暴露によって誘電性層中でエ
ッチングされることができ、即ちイオン化ガスは、選択
的にポリシリコーンに関連して誘電性層をエッチングす
る。
【０００７】
【発明の実施の形態】本発明の別の視点によれば、窒化
物から形成された支持体に隣接する層および酸化珪素の
窒化物上の層から構成された誘電性層を有するデバイス
中で接触孔をエッチングするために使用されるガスは、
Ｃ４Ｆ８と、Ａｒ、ＨｅおよびＮｅのようなガスの中の
１つと、ＣＯと、ＣＨＦ３、ＣＦ４およびＣ２Ｆ６の中
の１つとの混合物を包含する。前記ガスを使用すること
により、窒化物中でのエッチング速度よりも３倍大きい
酸化珪素中でのエッチング速度が生じ、それによって接
触孔が完全にエッチングされる前にデバイスを破壊する
ような程度には、窒化物はエッチングされないことが保
証される。また、このガスは、ポリシリコーンマスクを
エッチングする速度よりも５０倍大きい速度で二酸化珪
素をエッチングし、それによってポリシリコーンマスク
中のアパーチャーは、接触孔のエッチングが完結される
よりも前に著しく拡大されないことが保証される。この
ことは、重要なことである。それというのも、ポリシリ
コーンマスク中のアパーチャーの拡大により、接触孔の
直径が増大されるからである。
物から形成された支持体に隣接する層および酸化珪素の
窒化物上の層から構成された誘電性層を有するデバイス
中で接触孔をエッチングするために使用されるガスは、
Ｃ４Ｆ８と、Ａｒ、ＨｅおよびＮｅのようなガスの中の
１つと、ＣＯと、ＣＨＦ３、ＣＦ４およびＣ２Ｆ６の中
の１つとの混合物を包含する。前記ガスを使用すること
により、窒化物中でのエッチング速度よりも３倍大きい
酸化珪素中でのエッチング速度が生じ、それによって接
触孔が完全にエッチングされる前にデバイスを破壊する
ような程度には、窒化物はエッチングされないことが保
証される。また、このガスは、ポリシリコーンマスクを
エッチングする速度よりも５０倍大きい速度で二酸化珪
素をエッチングし、それによってポリシリコーンマスク
中のアパーチャーは、接触孔のエッチングが完結される
よりも前に著しく拡大されないことが保証される。この
ことは、重要なことである。それというのも、ポリシリ
コーンマスク中のアパーチャーの拡大により、接触孔の
直径が増大されるからである。
【０００８】本発明の別の視点によれば、接触孔は、次
の方法で珪化物およびドーピングされたポリシリコーン
の連続層によって支持体と分離されている窒化物および
酸化物の誘電性層を有するデバイス中にエッチングされ
る。前記のように、薄手のポリシリコーン層および薄手
のフォトレジストの連続層は、誘電性層上に形成され、
フォトレジストは、接触孔が位置することができる開口
を有するマスク上に形成される。アパーチャーは、レジ
ストマスク中の開口を通してのＨＢｒ、ＨＣｌまたはＳ
Ｆ６化学物質への暴露によってポリシリコーン中に形成
される。更に、誘電性層中の接触孔の一部は、ポリシリ
コーン中のアパーチャーおよびレジスト中の開口を通し
てのＣＨＦ３／ＣＦ４またはＣ４Ｆ８／ＣＦ４イオン化
ガスへの暴露によってエッチングされる。この時点でフ
ォトレジストマスクは停止され、かつ前記のイオン化ガ
スの１つを用いてのエッチングは、再び開始され、珪化
物層およびドーピングされたポリシリコーン層を通して
接触孔が支持体にエッチングされる。
の方法で珪化物およびドーピングされたポリシリコーン
の連続層によって支持体と分離されている窒化物および
酸化物の誘電性層を有するデバイス中にエッチングされ
る。前記のように、薄手のポリシリコーン層および薄手
のフォトレジストの連続層は、誘電性層上に形成され、
フォトレジストは、接触孔が位置することができる開口
を有するマスク上に形成される。アパーチャーは、レジ
ストマスク中の開口を通してのＨＢｒ、ＨＣｌまたはＳ
Ｆ６化学物質への暴露によってポリシリコーン中に形成
される。更に、誘電性層中の接触孔の一部は、ポリシリ
コーン中のアパーチャーおよびレジスト中の開口を通し
てのＣＨＦ３／ＣＦ４またはＣ４Ｆ８／ＣＦ４イオン化
ガスへの暴露によってエッチングされる。この時点でフ
ォトレジストマスクは停止され、かつ前記のイオン化ガ
スの１つを用いてのエッチングは、再び開始され、珪化
物層およびドーピングされたポリシリコーン層を通して
接触孔が支持体にエッチングされる。
【０００９】本発明のなお別の視点によれば、トランジ
スター間の相互接続は、接点のアパーチャーを金属で充
填し、金属表面を研磨し、余分の金属ならびにポリマス
クを除去し、かつ最後に誘電性層で停止させることによ
って二次加工することができる。別のデバイスは、付加
された誘電性層中の形成させることができ、かつ記載さ
れたように形成された接触孔によって先のデバイスに接
続させることができる。
スター間の相互接続は、接点のアパーチャーを金属で充
填し、金属表面を研磨し、余分の金属ならびにポリマス
クを除去し、かつ最後に誘電性層で停止させることによ
って二次加工することができる。別のデバイスは、付加
された誘電性層中の形成させることができ、かつ記載さ
れたように形成された接触孔によって先のデバイスに接
続させることができる。
【００１０】
【実施例】図１の１Ａないし１Ｆは、支持体２、ゲート
電極４、６および８ならびに２つの誘電性層、窒化物か
ら形成されている誘電性層１０と酸化物から形成されて
いる誘電性層１２からなるＤＲＡＭのような固体素子デ
バイス中に接触孔をエッチングするための１つの方法の
処理過程を示す。同様の構成成分は、これらの図面にお
いて同じ数で示されている。
電極４、６および８ならびに２つの誘電性層、窒化物か
ら形成されている誘電性層１０と酸化物から形成されて
いる誘電性層１２からなるＤＲＡＭのような固体素子デ
バイス中に接触孔をエッチングするための１つの方法の
処理過程を示す。同様の構成成分は、これらの図面にお
いて同じ数で示されている。
【００１１】図１の１Ａは、０．０２μｍ以上ないし
０．０５μｍ以下の間にある薄手のポリシリコーン層の
付加を示す。
０．０５μｍ以下の間にある薄手のポリシリコーン層の
付加を示す。
【００１２】図１の１Ｂに示されているように、フォト
レジスト層１６は、ポリシリコーン層１４の上面上に形
成されており、図１の１Ｃにおいて、開口１８および２
０は、レジストマスクを形成させる公知のリソグラフィ
ー法によってフォトレジスト層１６中に形成されてい
る。注目すべきことは、ポリシリコーン層１４は、影響
を及ぼされないことである。
レジスト層１６は、ポリシリコーン層１４の上面上に形
成されており、図１の１Ｃにおいて、開口１８および２
０は、レジストマスクを形成させる公知のリソグラフィ
ー法によってフォトレジスト層１６中に形成されてい
る。注目すべきことは、ポリシリコーン層１４は、影響
を及ぼされないことである。
【００１３】図１の１Ｄには、レジスト層１２から形成
されたレジストマスク中のそれぞれの開口１８および２
０を通してのＨＢｒ、ＨＣｌまたはＦ化学物質への暴露
によってポリシリコーン層１４中にアパーチャー２２お
よび２４を形成させることが示されている。注目すべき
ことは、酸化物誘電性層１２は、影響を及ぼされないこ
とである。
されたレジストマスク中のそれぞれの開口１８および２
０を通してのＨＢｒ、ＨＣｌまたはＦ化学物質への暴露
によってポリシリコーン層１４中にアパーチャー２２お
よび２４を形成させることが示されている。注目すべき
ことは、酸化物誘電性層１２は、影響を及ぼされないこ
とである。
【００１４】図１の１Ｅに示されているように、レジス
ト層１６から形成されたレジストマスクは、除去され、
接触孔２６および２８は、酸化物層１２を通して支持体
２に対する窒化物層１０に向かってエッチングされた。
エッチングは、酸化物層１２をＣ４Ｆ８と、Ａｒ、Ｈｅ
およびＣＯの１つと、ＣＨＦ３、ＣＦ４およびＣ２Ｆ６
の１つとのガス混合物の１つに暴露することによって実
施される。これらの混合物は、窒化物層１０をエッチン
グする速さの約３０倍の速度で酸化物層１２をエッチン
グし、したがって接触孔２６および２８は、図１の１Ｅ
に示されているように酸化物層１０の下方に向かってエ
ッチングされ、この場合には、窒化物層１０に影響が及
ぼされることはない。次に、図１の１Ｆに示されている
ように、接触孔２６および２８は、固体素子デバイスを
損傷することなく支持体２に含まれている固体素子デバ
イス中の適当な素子と接触するようにさらにエッチング
される。同時に、このようなガス混合物は、ポリシリコ
ーン層１４をエッチングする速さの５０倍の速度で酸化
物層１２をエッチングし、それによってポリシリコーン
層１４から形成されたポリシリコーンマスク中のアパー
チャー２２および２４を重大にも拡大することなく、ひ
いては接触孔２６および２８の直径を拡大することな
く、接触孔２６および２８は、完全にエッチングするこ
とができる。
ト層１６から形成されたレジストマスクは、除去され、
接触孔２６および２８は、酸化物層１２を通して支持体
２に対する窒化物層１０に向かってエッチングされた。
エッチングは、酸化物層１２をＣ４Ｆ８と、Ａｒ、Ｈｅ
およびＣＯの１つと、ＣＨＦ３、ＣＦ４およびＣ２Ｆ６
の１つとのガス混合物の１つに暴露することによって実
施される。これらの混合物は、窒化物層１０をエッチン
グする速さの約３０倍の速度で酸化物層１２をエッチン
グし、したがって接触孔２６および２８は、図１の１Ｅ
に示されているように酸化物層１０の下方に向かってエ
ッチングされ、この場合には、窒化物層１０に影響が及
ぼされることはない。次に、図１の１Ｆに示されている
ように、接触孔２６および２８は、固体素子デバイスを
損傷することなく支持体２に含まれている固体素子デバ
イス中の適当な素子と接触するようにさらにエッチング
される。同時に、このようなガス混合物は、ポリシリコ
ーン層１４をエッチングする速さの５０倍の速度で酸化
物層１２をエッチングし、それによってポリシリコーン
層１４から形成されたポリシリコーンマスク中のアパー
チャー２２および２４を重大にも拡大することなく、ひ
いては接触孔２６および２８の直径を拡大することな
く、接触孔２６および２８は、完全にエッチングするこ
とができる。
【００１５】次に、参考のために、本発明によれば、如
何にして接触孔を相互連結された多層薄膜中に形成させ
ることができるかを図２の２Ａないし２Ｄならびに図３
の２Ｅないし２Ｉに記載することにする。同様の構成成
分は、これらの図面において同じ数で示されている。
何にして接触孔を相互連結された多層薄膜中に形成させ
ることができるかを図２の２Ａないし２Ｄならびに図３
の２Ｅないし２Ｉに記載することにする。同様の構成成
分は、これらの図面において同じ数で示されている。
【００１６】図示されているように、相互連結された薄
膜は、第１のシリコーン層３０の１つの表面３６中に埋
設された平行な間隔をもった導体３２および３４を有す
る第１のシリコーン層３０と、表面３６と接触する誘電
性層３８とからなる。誘電性３８を通る接触アパーチャ
ーをエッチングすることは、望ましい。本発明によれ
ば、このことは、図１の１Ａないし１Ｅと関連して前記
された方法と同様に行なわれる。図２の２Ａに示されて
いるように、０．０２μｍ以上ないし０．１５μｍの厚
さを有するポリシリコーンの薄層４０は、誘電性層３８
上に形成され、図２の２Ｂに示されているように、例え
ば０．４μｍ以上ないし０．６μｍ以下の厚さを有する
フォトレジストの薄層４２は、ポリシリコーン層４０の
上面上に形成される。
膜は、第１のシリコーン層３０の１つの表面３６中に埋
設された平行な間隔をもった導体３２および３４を有す
る第１のシリコーン層３０と、表面３６と接触する誘電
性層３８とからなる。誘電性３８を通る接触アパーチャ
ーをエッチングすることは、望ましい。本発明によれ
ば、このことは、図１の１Ａないし１Ｅと関連して前記
された方法と同様に行なわれる。図２の２Ａに示されて
いるように、０．０２μｍ以上ないし０．１５μｍの厚
さを有するポリシリコーンの薄層４０は、誘電性層３８
上に形成され、図２の２Ｂに示されているように、例え
ば０．４μｍ以上ないし０．６μｍ以下の厚さを有する
フォトレジストの薄層４２は、ポリシリコーン層４０の
上面上に形成される。
【００１７】図２の２Ｃに示されているように、開口４
４および４６は、レジストマスクを形成させるためにリ
ソグラフィー技術によってレジスト層４２中に形成され
た。次に、ＨＢｒ、ＨＣｌまたはＳＦ６ガスを使用する
ことにより、図２の２Ｄに示されているように、ポリシ
リコーンマスクを得るために、アパーチャー４８および
５０は、ポリシリコーン層４０中に形成される。
４および４６は、レジストマスクを形成させるためにリ
ソグラフィー技術によってレジスト層４２中に形成され
た。次に、ＨＢｒ、ＨＣｌまたはＳＦ６ガスを使用する
ことにより、図２の２Ｄに示されているように、ポリシ
リコーンマスクを得るために、アパーチャー４８および
５０は、ポリシリコーン層４０中に形成される。
【００１８】この時点で、層４２中に形成されたフォト
レジストマスクは、除去され、図３の２Ｅに示されてい
るように、接触孔の一部５２および５４は、ポリシリコ
ーン４０をエッチングするよりも迅速に誘電性層３８を
エッチングする任意のガスを導入することによってエッ
チングされる。
レジストマスクは、除去され、図３の２Ｅに示されてい
るように、接触孔の一部５２および５４は、ポリシリコ
ーン４０をエッチングするよりも迅速に誘電性層３８を
エッチングする任意のガスを導入することによってエッ
チングされる。
【００１９】図３の２Ｅにおいて、部分的に完成された
接触孔５２および５４は、図３の２Ｆの５６、５８およ
び６０で示された位置でフォトレジスト層を付加し、か
つ誘電性層３８をエッチングするよりも迅速にポリシリ
コーンをエッチングするガスを用いてエッチングするこ
とによって完成させることができる。レジストを除去す
ることによって、図３の２Ｇに示された１つの構造体が
得られる。誘電性層３８は、暴露されたポリシリコーン
を除去した場合に殆ど影響を及ぼされない。それという
のも、このポリシリコーンは、著しく薄手であるからで
ある。
接触孔５２および５４は、図３の２Ｆの５６、５８およ
び６０で示された位置でフォトレジスト層を付加し、か
つ誘電性層３８をエッチングするよりも迅速にポリシリ
コーンをエッチングするガスを用いてエッチングするこ
とによって完成させることができる。レジストを除去す
ることによって、図３の２Ｇに示された１つの構造体が
得られる。誘電性層３８は、暴露されたポリシリコーン
を除去した場合に殆ど影響を及ぼされない。それという
のも、このポリシリコーンは、著しく薄手であるからで
ある。
【００２０】最終的なエッチングは、１回のエッチング
によって達成されるであろう場合とは異なる断面を有す
る図３の２Ｈの接触孔６８および７０を生じるようにポ
リシリコーンをエッチングするよりも迅速に酸化物層を
エッチングするガスを用いて行なわれる。
によって達成されるであろう場合とは異なる断面を有す
る図３の２Ｈの接触孔６８および７０を生じるようにポ
リシリコーンをエッチングするよりも迅速に酸化物層を
エッチングするガスを用いて行なわれる。
【００２１】図３の２Ｉは、最初に記載された方法によ
って形成されたものとは異なる形状の接触孔７２、７４
および７６を示す。ポリシリコーン層４０は、除去さ
れ、接触孔は、金属で充填された。接触孔７２、７４お
よび７６の上面での金属は、平面７８内で化学的および
機械的に研磨され、誘電性層８０は、表面７８上で形成
される。導体３２および３４と同様の他の導体は、層８
０内で形成されることができ、かつ図２の２Ａについて
の最初に記載された方法によって形成された接触孔を通
して必要に応じて接続させることができる。
って形成されたものとは異なる形状の接触孔７２、７４
および７６を示す。ポリシリコーン層４０は、除去さ
れ、接触孔は、金属で充填された。接触孔７２、７４お
よび７６の上面での金属は、平面７８内で化学的および
機械的に研磨され、誘電性層８０は、表面７８上で形成
される。導体３２および３４と同様の他の導体は、層８
０内で形成されることができ、かつ図２の２Ａについて
の最初に記載された方法によって形成された接触孔を通
して必要に応じて接続させることができる。
【００２２】図４の３Ａないし３Ｄは、ゲート構造体を
形成させるための１つの方法の処理過程を示す。これら
の図面における相応する構成成分は、同様に同じもので
ある。ゲート素子は、シリコーン支持体８２中に形成さ
れ、この支持体上には、ドーピングされたポリシリコー
ン層８４、導電性の珪化物層８６、窒化物または酸化物
の層８８および０．０２μｍ以上ないし０．１５μｍ以
下の厚さを有するポリシリコーン層９０が存在する。レ
ジスト層９２は、ポリシリコーン層９０上に形成され、
かつゲート導体の位置と一致させるために図４の３Ｃの
９４および９６で示されているような開口を有するレジ
ストマスク中に形成される。ガス、例えばＨＢｒ、ＨＣ
ｌまたはＳＦ６は、ポリシリコーン層９０中でアパーチ
ャー９８および１００をエッチングするような程度に開
口９４および９６中に導入される。図４の３Ｄに示され
た１０２および１０４のような過剰の材料の外側ゲート
導体は、ＣＨＦ３／ＣＦ４およびＣ４Ｆ８／ＣＦ４イオ
ン化ガスの１つを使用することにより窒化物または酸化
物の層８８中に形成され、層９２中のフォトレジストマ
スク構造体は、除去される。次に、エッチングは、層９
０中のポリシリコーンマスクを除去するように点線１０
６、１０８、１１０および１１２で示されたように支持
体８２に向かって下方に連続して行なわれる。
形成させるための１つの方法の処理過程を示す。これら
の図面における相応する構成成分は、同様に同じもので
ある。ゲート素子は、シリコーン支持体８２中に形成さ
れ、この支持体上には、ドーピングされたポリシリコー
ン層８４、導電性の珪化物層８６、窒化物または酸化物
の層８８および０．０２μｍ以上ないし０．１５μｍ以
下の厚さを有するポリシリコーン層９０が存在する。レ
ジスト層９２は、ポリシリコーン層９０上に形成され、
かつゲート導体の位置と一致させるために図４の３Ｃの
９４および９６で示されているような開口を有するレジ
ストマスク中に形成される。ガス、例えばＨＢｒ、ＨＣ
ｌまたはＳＦ６は、ポリシリコーン層９０中でアパーチ
ャー９８および１００をエッチングするような程度に開
口９４および９６中に導入される。図４の３Ｄに示され
た１０２および１０４のような過剰の材料の外側ゲート
導体は、ＣＨＦ３／ＣＦ４およびＣ４Ｆ８／ＣＦ４イオ
ン化ガスの１つを使用することにより窒化物または酸化
物の層８８中に形成され、層９２中のフォトレジストマ
スク構造体は、除去される。次に、エッチングは、層９
０中のポリシリコーンマスクを除去するように点線１０
６、１０８、１１０および１１２で示されたように支持
体８２に向かって下方に連続して行なわれる。
【００２３】本発明の種々の実施態様は、本明細書中に
示されかつ記載されているけれども、これに限定される
ことを意味するものではない。当業者であれば、この実
施態様にある程度の変法を認めることができるが、この
変法は、係属している特許請求の範囲の記載の精神およ
び記載内容の範囲によって重複されるものであることを
意味する。
示されかつ記載されているけれども、これに限定される
ことを意味するものではない。当業者であれば、この実
施態様にある程度の変法を認めることができるが、この
変法は、係属している特許請求の範囲の記載の精神およ
び記載内容の範囲によって重複されるものであることを
意味する。
【００２４】
【発明の効果】リソグラフィー法の場合にポリシリコー
ン層は、影響を及ぼされず、ＨＢｒ、ＨＣｌまたはＦ化
学物質への暴露によって酸化物誘電性層は、影響を及ぼ
されないことは、注目すべきことである。
ン層は、影響を及ぼされず、ＨＢｒ、ＨＣｌまたはＦ化
学物質への暴露によって酸化物誘電性層は、影響を及ぼ
されないことは、注目すべきことである。
【図１】１Ａないし１Ｆは、窒化物および酸化物の誘電
性層を有するデバイス中に接触孔をエッチングするため
の１つの方法の処理過程を示す略図である。
性層を有するデバイス中に接触孔をエッチングするため
の１つの方法の処理過程を示す略図である。
【図２】２Ａないし２Ｄは、多層薄膜に接触孔をエッチ
ングするための１つの方法の処理過程を示す略図であ
る。
ングするための１つの方法の処理過程を示す略図であ
る。
【図３】２Ｅないし２Ｉは、多層薄膜に接触孔をエッチ
ングするための１つの方法の図２に続く処理過程を示す
略図である。
ングするための１つの方法の図２に続く処理過程を示す
略図である。
【図４】３Ａないし３Ｄは、ゲート電極をエッチングす
るための１つの方法を処理過程を示す略図である。
るための１つの方法を処理過程を示す略図である。
２ 支持体、 ４，６，８ ゲート電極、 １０ 窒化
物層、 １２ 酸化物層、 １４ ポリシリコーン層、
１６ フォトレジスト層、 １８，２０ 開口、 ２
２，２４ アパーチャー、 ２６，２８ 接触孔、 ３
０ 第１のシリコーン層、 ３２，３４ 導体、 ３６
第１のシリコーン層の表面、 ３８誘電性層、 ４０
ポリシリコーン薄層、 ４２ フォトレジスト薄層、
４４，４６ 開口、 ４８，５０ アパーチャー、
５２，５４ 接触孔の一部、５６，５８，６０ フォト
レジスト層の付加位置、 ６８，７０，７２，７４，７
６ 接触孔、 ７８ 表面、 ８０ 誘電性層、 ８２
シリコーン支持体、８４ ドーピングされたポリシリ
コーン層、 ８６ 導電性の珪化物層、 ８８ 窒化物
または酸化物の層、 ９０ ポリシリコーン層、 ９２
レジスト層、 ９４，９６ 開口、 ９８，１００
アパーチャー、 １０２，１０４ 外側ゲート導体、
１０６，１０８，１１０，１１２ 点線
物層、 １２ 酸化物層、 １４ ポリシリコーン層、
１６ フォトレジスト層、 １８，２０ 開口、 ２
２，２４ アパーチャー、 ２６，２８ 接触孔、 ３
０ 第１のシリコーン層、 ３２，３４ 導体、 ３６
第１のシリコーン層の表面、 ３８誘電性層、 ４０
ポリシリコーン薄層、 ４２ フォトレジスト薄層、
４４，４６ 開口、 ４８，５０ アパーチャー、
５２，５４ 接触孔の一部、５６，５８，６０ フォト
レジスト層の付加位置、 ６８，７０，７２，７４，７
６ 接触孔、 ７８ 表面、 ８０ 誘電性層、 ８２
シリコーン支持体、８４ ドーピングされたポリシリ
コーン層、 ８６ 導電性の珪化物層、 ８８ 窒化物
または酸化物の層、 ９０ ポリシリコーン層、 ９２
レジスト層、 ９４，９６ 開口、 ９８，１００
アパーチャー、 １０２，１０４ 外側ゲート導体、
１０６，１０８，１１０，１１２ 点線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チ−フア ヤン アメリカ合衆国 ニュー ヨーク ヨーク タウン ファーサンド コート 2666 (72)発明者 フォルカー ベー ラウクス ドイツ連邦共和国 ミュンヘン ヨーゼフ −ブリュックル シュトラーセ 33 (72)発明者 ヴィリンダー エス グレーヴァル ドイツ連邦共和国 エーバースベルク カ ルヴェンデルシュトラーセ 45
Claims (9)
- 【請求項１】 固体素子のデバイス素子に誘電性層を通
る接触孔を形成させる方法において、ポリシリコーン層
を誘電性層上に形成させ、この場合このポリシリコーン
層は、０．０２μｍ以上ないし０．１５μｍ以下の厚さ
を有し；レジスト材料層をポリシリコーン層上に形成さ
せ、この場合このレジスト材料層は、０．４μｍ以上な
いし０．６μｍ以下の厚さを有し；それぞれの接触孔が
誘電性層中に形成されるべき位置で開口をレジスト材料
層中に形成させ；ポリシリコーン層中のアパーチャー
を、レジスト材料層中の開口を通るエッチングガスに暴
露することによってエッチングし；かつ誘電性層中の接
触孔を、ポリシリコーン層中のアパーチャーを通るエッ
チングガスに暴露することによってエッチングすること
を特徴とする、固体素子のデバイス素子に誘電性層を通
る接触孔を形成させる方法。 - 【請求項２】 ポリシリコーン層を暴露するエッチング
ガスは、ＨＢｒ、ＨおよびＦの中の１つである、請求項
１記載の方法。 - 【請求項３】 誘電性層がポリシリコーン層と接触する
酸化珪素およびこの酸化珪素と接触する窒化物からな
り、かつ誘電性層のエッチングに使用されるガスがＣ４
Ｆ８と；Ａｒ、ＨおよびＮｅの中の１つと；ＣＯと；Ｃ
Ｆ４およびＣ２Ｆ６の中の１つとからなる１つの混合物
であり；かつレジスト層を接触孔のエッチング前に除去
する、請求項１記載の方法。 - 【請求項４】 多層集積デバイスの１つの層として使用
するためのデバイスに接触孔を形成させる方法におい
て、第１の支持体の表面内に平行な導体を形成させ；こ
の表面上に誘電性層を形成させ；誘電性層上に０．０２
μｍ以上ないし０．１５μｍ以下の厚さを有するポリシ
リコーン材料層を形成させ；このポリシリコーン材料層
上に０．４μｍ以上ないし０．６μｍ以下の厚さを有す
る第１のレジスト層を形成させ；接触孔が誘電性層中に
形成されるべき位置で開口をレジスト材料層中にのみ形
成させ；ポリシリコーン層中のアパーチャーを、この開
口を通るエッチングガスに暴露することによって形成さ
せ；かつ誘電性層中の接触孔の第１の部分を、このアパ
ーチャーを通るエッチングガスに暴露することによって
形成させ；開口が形成された第１のレジスト層を除去
し；今や露出されたポリシリコーン層の選択された領域
で第２のレジスト層を形成させ；誘電性層をエッチング
するよりも迅速にエッチングするガスを用いて露出され
たポリシリコーンをエッチングし；かつ露出されたポリ
シリコーン層をエッチングするよりも迅速にエッチング
するガスを用いて誘電性層をエッチングし、こうして導
体に延在する接触孔の第２の部分を形成させることを特
徴とする、多層集積デバイスの１つの層として使用する
ためのデバイスに接触孔を形成させる方法。 - 【請求項５】 接触孔の第１の部分および第２の部分を
金属で充填し；かつ誘電性層の所定の表面と接触する表
面を形成させるように金属を研磨する、請求項４記載の
方法。 - 【請求項６】 その中に平行な導体を有する所定の表面
上に第２の誘電性層を形成させ；かつ請求項5記載の第
２の誘電性層中に接触孔を形成させる、請求項5記載の
方法。 - 【請求項７】 支持体中のゲート電極に接触孔を形成さ
せる方法において、ドーピングされたポリシリコーン層
を支持体上に形成させ；このドーピングされたポリシリ
コーン上に珪化物の導電性層を形成させ；この珪化物の
層上に酸化物および窒化物の中の１つの誘電性層を形成
させ；この誘電性層上に０．０２μｍ以上ないし０．１
５μｍ以下の厚さを有する薄手のポリシリコーン層を形
成させ；この薄手のポリシリコーン層上に０．４μｍ以
上ないし０．６μｍ以下の厚さを有するレジスト層を形
成させ；接触孔が形成されるべき位置で開口をレジスト
材料層中に形成させ；薄手のポリシリコーン層中のアパ
ーチャーを、レジスト材料層中の開口を通るエッチング
ガスに暴露することによって形成させ；誘電性層を通る
通路の一部のみを延在させる接触孔の一部を、アパーチ
ャーを通るエッチングガスに誘電性層を暴露することに
よって形成させ；レジスト層を剥離し；かつポリシリコ
ーン層を露出させかつ接触孔を支持体に延在させるよう
にしてエッチングを連続させることを特徴とする、支持
体中のゲート電極に接触孔を形成させる方法。 - 【請求項８】 薄手のポリシリコーン層中にアパーチャ
ーを形成させるための使用されるエッチングガスがＨＢ
ｒ、ＨＣｌおよびＦの中の１つである、請求項７記載の
方法。 - 【請求項９】 接触孔を形成させるための使用されるエ
ッチングガスがＣＨＦ３／ＣＦ４およびＣ４Ｆ８／ＣＦ
４の１つである、請求項７記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/618161 | 1996-03-19 | ||
| US08/618,161 US6008121A (en) | 1996-03-19 | 1996-03-19 | Etching high aspect contact holes in solid state devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1032250A true JPH1032250A (ja) | 1998-02-03 |
Family
ID=24476564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9056758A Withdrawn JPH1032250A (ja) | 1996-03-19 | 1997-03-12 | 固体素子のデバイス素子に誘電性層を通る接触孔を形成させる方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6008121A (ja) |
| EP (1) | EP0797242A3 (ja) |
| JP (1) | JPH1032250A (ja) |
| KR (1) | KR100458360B1 (ja) |
| TW (1) | TW357445B (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5928967A (en) * | 1996-06-10 | 1999-07-27 | International Business Machines Corporation | Selective oxide-to-nitride etch process using C4 F8 /CO/Ar |
| US7804115B2 (en) | 1998-02-25 | 2010-09-28 | Micron Technology, Inc. | Semiconductor constructions having antireflective portions |
| US6274292B1 (en) | 1998-02-25 | 2001-08-14 | Micron Technology, Inc. | Semiconductor processing methods |
| US6211092B1 (en) | 1998-07-09 | 2001-04-03 | Applied Materials, Inc. | Counterbore dielectric plasma etch process particularly useful for dual damascene |
| US6268282B1 (en) | 1998-09-03 | 2001-07-31 | Micron Technology, Inc. | Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks |
| US6281100B1 (en) | 1998-09-03 | 2001-08-28 | Micron Technology, Inc. | Semiconductor processing methods |
| US6162728A (en) * | 1998-12-18 | 2000-12-19 | Texas Instruments Incorporated | Method to optimize copper chemical-mechanical polishing in a copper damascene interconnect process for integrated circuit applications |
| US6828683B2 (en) | 1998-12-23 | 2004-12-07 | Micron Technology, Inc. | Semiconductor devices, and semiconductor processing methods |
| US6147007A (en) * | 1999-06-11 | 2000-11-14 | United Microelectronics Corp. | Method for forming a contact hole on a semiconductor wafer |
| US7067414B1 (en) | 1999-09-01 | 2006-06-27 | Micron Technology, Inc. | Low k interlevel dielectric layer fabrication methods |
| US6440860B1 (en) | 2000-01-18 | 2002-08-27 | Micron Technology, Inc. | Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride |
| US6461963B1 (en) | 2000-08-30 | 2002-10-08 | Micron Technology, Inc. | Utilization of disappearing silicon hard mask for fabrication of semiconductor structures |
| DE10229188A1 (de) | 2002-06-28 | 2004-01-29 | Infineon Technologies Ag | Verfahren zur Herstellung von Kontakten zu Teilen eines in einem Halbleitersubstrat integrierten Bauelementes |
| JP3543968B1 (ja) * | 2003-01-31 | 2004-07-21 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| CN103972154B (zh) * | 2013-02-01 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 插塞的形成方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4461672A (en) * | 1982-11-18 | 1984-07-24 | Texas Instruments, Inc. | Process for etching tapered vias in silicon dioxide |
| US4473435A (en) * | 1983-03-23 | 1984-09-25 | Drytek | Plasma etchant mixture |
| US4631806A (en) * | 1985-05-22 | 1986-12-30 | Gte Laboratories Incorporated | Method of producing integrated circuit structures |
| US5208067A (en) * | 1986-04-14 | 1993-05-04 | International Business Machines Corporation | Surface modification of organic materials to improve adhesion |
| US5532143A (en) * | 1987-08-07 | 1996-07-02 | The Medical Research Council | Isolated DNA molecules for intergration site independent gene expression in mammalian host cells |
| JPH0817180B2 (ja) * | 1989-06-27 | 1996-02-21 | 株式会社東芝 | 半導体装置の製造方法 |
| EP0416809A3 (en) * | 1989-09-08 | 1991-08-07 | American Telephone And Telegraph Company | Reduced size etching method for integrated circuits |
| US5279990A (en) * | 1990-03-02 | 1994-01-18 | Motorola, Inc. | Method of making a small geometry contact using sidewall spacers |
| FR2663784B1 (fr) * | 1990-06-26 | 1997-01-31 | Commissariat Energie Atomique | Procede de realisation d'un etage d'un circuit integre. |
| FR2664095B1 (fr) * | 1990-06-28 | 1993-12-17 | Commissariat A Energie Atomique | Procede de fabrication d'un contact electrique sur un element actif d'un circuit integre mis. |
| US5173442A (en) * | 1990-07-23 | 1992-12-22 | Microelectronics And Computer Technology Corporation | Methods of forming channels and vias in insulating layers |
| JP2957669B2 (ja) * | 1990-09-28 | 1999-10-06 | 株式会社東芝 | 反射マスク及びこれを用いた荷電ビーム露光装置 |
| NL9100094A (nl) * | 1991-01-21 | 1992-08-17 | Koninkl Philips Electronics Nv | Halfgeleiderinrichting en werkwijze ter vervaardiging van een dergelijke halfgeleiderinrichting. |
| US5182787A (en) * | 1991-04-29 | 1993-01-26 | At&T Bell Laboratories | Optical waveguide structure including reflective asymmetric cavity |
| EP0554123A1 (en) * | 1992-01-31 | 1993-08-04 | STMicroelectronics, Inc. | A method for forming a contact |
| KR950000660B1 (ko) * | 1992-02-29 | 1995-01-27 | 현대전자산업 주식회사 | 고집적 소자용 미세콘택 형성방법 |
| DE4219213C2 (de) * | 1992-06-12 | 1995-04-20 | Loehr & Bromkamp Gmbh | Lageranordnung für eine Radnaben-Gleichlaufdrehgelenk-Einheit |
| JP2901423B2 (ja) * | 1992-08-04 | 1999-06-07 | 三菱電機株式会社 | 電界効果トランジスタの製造方法 |
| US5468342A (en) * | 1994-04-28 | 1995-11-21 | Cypress Semiconductor Corp. | Method of etching an oxide layer |
| US5607879A (en) * | 1995-06-28 | 1997-03-04 | Taiwan Semiconductor Manufacturing Company Ltd. | Method for forming buried plug contacts on semiconductor integrated circuits |
| US5550085A (en) * | 1995-09-07 | 1996-08-27 | Winbond Electronics Corp. | Method for making a buried contact |
-
1996
- 1996-03-19 US US08/618,161 patent/US6008121A/en not_active Expired - Lifetime
-
1997
- 1997-02-26 EP EP97103150A patent/EP0797242A3/en not_active Ceased
- 1997-03-11 TW TW086102987A patent/TW357445B/zh not_active IP Right Cessation
- 1997-03-12 JP JP9056758A patent/JPH1032250A/ja not_active Withdrawn
- 1997-03-19 KR KR1019970009250A patent/KR100458360B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0797242A2 (en) | 1997-09-24 |
| KR100458360B1 (ko) | 2005-02-05 |
| EP0797242A3 (en) | 1997-11-26 |
| TW357445B (en) | 1999-05-01 |
| US6008121A (en) | 1999-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4046436B2 (ja) | 半導体装置のコンタクト形成方法 | |
| JPH1032250A (ja) | 固体素子のデバイス素子に誘電性層を通る接触孔を形成させる方法 | |
| JPH09181180A (ja) | 半導体集積回路及びその製造方法 | |
| JPH0587132B2 (ja) | ||
| JPH09205145A (ja) | 集積回路及びその製造方法 | |
| KR100388591B1 (ko) | 미세 패턴 형성 방법 및 이것을 이용한 반도체 장치 또는액정 장치의 제조 방법 | |
| JPH06216085A (ja) | 半導体装置のコンタクトホール形成方法 | |
| JPH1092933A (ja) | 半導体装置の製造方法 | |
| JP2741175B2 (ja) | 半導体素子の微細パターン形成方法 | |
| JPH02219227A (ja) | プラズマ散乱現象を利用した蝕刻方法 | |
| KR100682167B1 (ko) | 금속 배선 형성 방법 | |
| KR0168358B1 (ko) | 반도체 장치의 미세 접촉창 형성 방법 | |
| JPH0653160A (ja) | セルフアラインコンタクト形成法 | |
| KR100399963B1 (ko) | 반도체 장치의 전하저장전극 형성방법 | |
| KR100356478B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100223765B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100314738B1 (ko) | 반도체소자의게이트전극형성방법 | |
| JPH0348424A (ja) | 半導体装置の製造方法 | |
| JPH0327521A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| KR20050104088A (ko) | 반도체소자의 콘택홀 형성 방법 | |
| KR100281269B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| JPH0590420A (ja) | 接続孔の形成方法 | |
| KR100252859B1 (ko) | 반도체 소자의 제조방법 | |
| JPH04155816A (ja) | 半導体装置の製造方法 | |
| JPH0846033A (ja) | 多層配線層の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040601 |