DE10229188A1 - Verfahren zur Herstellung von Kontakten zu Teilen eines in einem Halbleitersubstrat integrierten Bauelementes - Google Patents

Verfahren zur Herstellung von Kontakten zu Teilen eines in einem Halbleitersubstrat integrierten Bauelementes Download PDF

Info

Publication number
DE10229188A1
DE10229188A1 DE10229188A DE10229188A DE10229188A1 DE 10229188 A1 DE10229188 A1 DE 10229188A1 DE 10229188 A DE10229188 A DE 10229188A DE 10229188 A DE10229188 A DE 10229188A DE 10229188 A1 DE10229188 A1 DE 10229188A1
Authority
DE
Germany
Prior art keywords
contact
contact hole
hard mask
arc
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE10229188A
Other languages
English (en)
Inventor
Wolfgang Dr. Gustin
Maik Stegemann
Ludwig Dr. Dittmar
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10229188A priority Critical patent/DE10229188A1/de
Priority to US10/519,741 priority patent/US7396749B2/en
Priority to PCT/DE2003/002104 priority patent/WO2004003998A1/de
Priority to EP03761426A priority patent/EP1518269A1/de
Priority to TW092117340A priority patent/TWI229375B/zh
Publication of DE10229188A1 publication Critical patent/DE10229188A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die Erfindung, die ein Verfahren zur Herstellung von Kontakten zu Teilen eines in einem Halbleitersubstrat integrierten Bauelementes betrifft, bei dem in einer Isolationsschicht ein erstes Kontaktloch erzeugt und mit Kontakmaterial gefüllt und mit einer Leitung verbunden wird, liegt die Aufgabe zugrunde, den Prozessaufwand bei der Kontaktierung von Teilen eines in einem Halbleitersubstrat integrierten Bauelementes zu minimieren. Dies wird dadurch gelöst, dass die für die Erzeugung des Kontaktloches verwendete Hartmaske auch für die Strukturierung der Leitung eingesetzt wird.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung von Kontakten zu Teilen eines in einem Halbleitersubstrat integrierten Bauelementes, bei dem
    • – das Halbleitersubstrat mit einer Isolationsschicht versehen wird, in der ein erster Kontakt mittels eines ersten Kontaktloches das mit einem Kontaktmaterial gefüllt wird, zu bilden ist,
    • – die Isolationsschicht mit einer Hartmaske versehen wird, in die eine Öffnung zu der Isolationsschicht für die Bildung des ersten Kontaktloches eingebracht wird,
    • – das erste Kontaktloch bis auf die zu kontaktierende erste Fläche geätzt wird,
    • – das erste Kontaktloch mit einem Kontaktmaterial gefüllt wird und
    • – eine mit dem Kontaktmaterial verbundene erste Leitung in einer Leitungsebene erzeugt wird.
  • In einem Halbleitersubstrat integrierte Bauelemente weisen Bereiche auf, die zur Verbindung mit anderen Bauelementen kontaktiert werden müssen.
  • Wie beispielsweise in der DE 100 53 467 A1 beschrieben, werden die Kontakte mittels Kontaktlöchern gebildet, die mit einem leitfähigen Material gefüllt werden. Dieses leitfähige Material wird dann seinerseits wieder mit einer oder mehreren Leitungsebenen verbunden.
  • Handelt es sich bei einem Halbleiterbauelement z.B. um eine DRAM-Speicherzelle, so weist diese einen auf dem Halbleitersubstrat angeordneten Schichtenstapel als Gate des Zellentransistors, bestehend aus Gateelektrode und die Gateelektrode vom Halbleitersubstrat isolierendem Gatedielektrikum, auf. Neben diesem Schichtenstapel liegen im Halbleitersubstrat die Source/Drain-Gebiete.
  • Ein Kontakt zu dem als Gate arbeitenden Schichtenstapel (CG-Kontakt) dient der Verbindung mit Wortleitungen, die in späteren Prozessschritten erzeugt werden. Zur Kontaktierung des Schichtenstapels ist es erforderlich, eine darauf befindliche erste Isolationsschicht, die beispielsweise aus Nitrid besteht, im Bereich der Kontakte zu entfernen. Eine derartige Isolationsschicht besteht beispielsweise aus Nitrid.
  • Weiterhin ist es erforderlich, die Substratoberfläche im Bereich der Source/Drain-Gebiete zu kontaktieren und an dieser Stelle einen Kontakt vorzusehen, der der Verbindung mit einer Bitleitung (CB-Kontakt) dient. Es wird auch ein Kontakt zu weiteren Diffusionsgebieten (CD-Kontakt) vorgesehen, der ebenfalls die Substratoberfläche kontaktiert.
  • Wie in der deutschen Patentanmeldung 101 27 888.8 beschrieben, erfolgt die Herstellung der Kontakte mittels einer Hartmaske, z.B. aus polykristallinem Silizium, die ihrerseits über eine Photolithographiemaske strukturiert wird. Dabei wird zunächst auf die Oberseite des Halbleitersubstrats, eine Isolationsschicht, z.B. als TEOS-Schicht, aufgebracht, die der Isolation der später auf dieser aufgebauten Leiterstruktur von dem Halbleiterbauelement und der Leiter untereinander dient. Auf dieser Isolationsschicht wird sodann eine Hartmaske aufgebracht, die bereits die Öffnungen für die herzustellenden Kontaktlöcher enthält.
  • Wie in der DE 100 53 467 A1 beschrieben, kann eine Hartmaske dadurch realisiert werden, dass das Material der Hartmaske zunächst als durchgehende Schicht abgeschieden wird. Zur Strukturierung dieser Hartmaskenschicht wird auf dieser eine Photoresist-Schicht aufgebracht, die so belichtet wird, dass sie die Bereiche der Hartmaskenschicht freigibt, die dem Einbringen der Kontaktlöcher dienen soll. Nach einem Ätzprozess entstehen diese Bereiche, die dann die Isolationsschicht freigeben.
  • Anschließend wird eine für die Nitridschicht selektive Ätzung durchgeführt, die alle Bereiche der Substratoberfläche öffnet, die nicht von einer Nitridschicht bedeckt sind, also Kontaktlöcher für den CB- und den CD-Kontakt erzeugt.
  • In einem weiteren Lithographieschritt werden die Kontaktlöcher für den CB- und den CD-Kontakt mit Photoresist gefüllt und abgedeckt. Die Maske für das Kontaktloch des CG-Kontaktes ist offen. Somit kann mit einem weiteren Ätzschritt die Isolationsschicht, also beispielsweise die Nitridschicht, auf dem Gate, d.h. dem Schichtenstapel entfernt werden.
  • Die Kontaktlöcher werden nach dem Ende ihrer Strukturierung zur chemischen Trennung mit einem Liner versehen, und mit leitendem Material, z.B. mit Wolfram gefüllt. Danach wird das leitende Material auf der Oberseite, die der darunter liegende Liner und die Hartmaske wieder entfernt. Dies kann entweder durch eine Trockenätzung, eine Nassätzung oder durch einen CMP-Prozess (chemisch-mechanischer Polierprozess) erfolgen. Anschließend kann dann die Herstellung weiterer Leitungsebenen erfolgen, wobei eine weitere Hartmaske zum Einsatz gelangt. Hierbei zeigt sich der Nachteil, dass für die Entfernung der Hartmaske ein zusätzlicher Ätzschritt erforderlich ist.
  • Die Aufgabe der Erfindung besteht darin, den Prozessaufwand bei der Kontaktierung von Teilen eines in einem Halbleitersubstrat integrierten Bauelementes zu minimieren.
  • Die Aufgabe wird dadurch gelöst, dass vor der Füllung des Kontaktloches mit Kontaktmaterial folgende Schritte ausgeführt werden:
    • – Das erste Kontaktloch wird mit einem ARC-Material (ARC = Antireflektierende Schicht) gefüllt und die Oberfläche der Hartmaske mit einer ARC-Schicht versehen.
    • – Auf die ARC-Schicht wird eine Photoresistmaske mit der Struktur der Leitung aufgebracht.
    • – Die von der Photoresistmaske nicht bedeckten Teile der ARC-Schicht werden zusammen mit den teilweise darunter befindlichen Teilen der Hartmaske entfernt.
    • – Die von der Photoresistmaske nicht bedeckten Teile der Isolationsschicht werden als Leitungsgraben bis zur Höhe der Leitungsebene entfernt.
    • – Die ARC-Füllung wird in dem ersten Kontaktloch entfernt.
  • Anschließend wird das erste Kontaktloch zusammen mit dem Leitungsgraben mit Kontaktmaterial gefüllt. Schließlich wird das Kontaktmaterial und die Hartmaske zumindest bis zur Oberfläche der Isolationsschicht entfernt.
  • Durch dieses Verfahren wird es möglich, die Hartmaske nicht nur für die Strukturierung des ersten Kontaktloches sondern auch für die Strukturierung der Leitung zu nutzen. Damit entfällt ein nach dem Stand der Technik notwendiger Schritt der Entfernung der Hartmaske.
  • Eine weitere Prozessvereinfachung wird dadurch erreicht, dass die Photoresistmaske zusammen mit der ARC-Füllung entfernt wird.
  • Eine andere Möglichkeit der Entfernung besteht darin, dass die Photoresistmaske unmittelbar nach der Strukturierung der Hartmaske mit der Struktur der Leitung entfernt wird.
  • Eine dritte Möglichkeit besteht darin, dass die Photoresistmaske zusammen oder unmittelbar vor der Hartmaske entfernt wird.
  • Es ist zweckmäßig, dass als Hartmaske eine Maske aus polykristallinem Silizium eingesetzt wird. Dieses Material ist im Prozess mit allenfalls geringem Aufwand zu realisieren.
  • In einer günstigen Ausgestaltung des erfindungsgemäßen Verfahrens ist vorgesehen, dass die Hartmaske durch ein schräges Ätzprofil strukturiert wird.
  • Dieses schräge Ätzprofil kann einerseits bei der Strukturierung des Kontaktloches eingesetzt werden. Damit kann die Kontaktlochdimension gegenüber einem geraden Ätzprofil verringert werden, da der „Böschungswinkel" der Hartmaske auf der Seite, auf der die Hartmaske an der Isolationsschicht anliegt, eine zu der oberen Kante versetzte Linie zeigt.
  • Andererseits ist es möglich, das schräge Ätzprofil aus der gleichen Funktion des Böschungswinkels zur Einstellung einer geringeren Leitungsbreite einzusetzen. Eine Verringerung der Leitungsbreite ist normalerweise nur mit einer aufwändigeren Lithographie oder einer aufwändigeren Prozessstruktur, z.B. durch Einsatz einer Wolfram-RIE-Leitung anstelle der klassischen Wolfram Dual Damascene-Leitung möglich. Durch den Einsatz eines schrägen Ätzprofiles kann einerseits eine schmale Leitung mit einfachen technischen Mitteln erreicht werden. Andererseits bewirkt eine schmalere Leitung eine Verringerung der Leitungskapazität und damit letztendlich eine Parameterverbesserung des Halbleiterbauelementes.
  • Eine günstige Variante der Strukturierung der Hartmaske besteht darin, dass die Hartmaske mittels eines Trockenätzprozesses strukturiert wird.
  • Bei dem Trockenätzprozess können die Gase SF6, HBr oder He/O2 eingesetzt werden. Je nach eingesetztem Ätzgas wird ein gerades oder ein schräges Ätzprofil eingestellt.
  • Zur Vermeidung von chemischen Beeinflussungen zwischen den unterschiedlichen Materialen ist es zweckmäßig, vor dem Einbringen des Kontaktmateriales auf den mit dem Kontaktmaterial in Berührung stehenden Flächen einen Liner abzuscheiden.
  • Günstiges Material für einen solchen Liner stellt Ti oder Ti/TiN dar.
  • Als Kontaktmaterial kann zweckmäßiger Weise Wolfram verwendet werden.
  • In einer weiteren Ausgestaltung des Verfahrens ist vorgesehen, dass das Kontaktmaterial und die Hartmaske über einen CMP-Prozess (chemisch-mechanischer Polierprozess) erfolgt.
  • Normalerweise werden bei einem Halbleiterbauelement mehrere Bereich zu dem Halbleitersubstrat kontaktiert, so beispielsweise Source und Drain bei einem MOS-Transistor. Aus diesem Grunde ist vorgesehen, dass zusammen mit dem ersten Kontaktloch in gleicher Weise ein zweites Kontaktloch bis zu einer zu kontaktierenden zweiten Kontaktfläche erzeugt wird.
  • Dieses erste Kontaktloch kann dann einer äußeren elektrischen Verbindung in zwei Möglichkeiten dienen. Zum einen kann in der Isolationsschicht eine von der ersten Leitung isolierte zweite Leitung erzeugt werden, die mit dem Kontaktmaterial in dem zweiten Kontaktloch verbunden wird.
  • Zum anderen kann das Kontaktmaterial des zweiten Kontaktloches in einer weiteren Leitungsebene mit einem zweiten Leiter verbunden werden.
  • Insbesondere bei der Kontaktierung von Transistoren, auf von Zellentransistoren in Speicherzellen ist es erforderlich, das Gate des Transistors zu kontaktieren. Gates bestehen zumeist aus einem Stapel von mehreren Schichten. So ist eine Ausgestaltung des Verfahrens dadurch gekennzeichnet, dass auf der Oberfläche des Substrats ein Schichtenstapel, zumindest bestehend aus einem Gateoxid und einer Abdeckung aufgebracht wird. Zur Kontaktierung des Gateoxids wird ein drittes Kontaktloch zum Gateoxid eingebracht, derart, dass das erste oder das erste und das zweite Kontaktloch selektiv zu der Abdeckung geätzt werden und nach ihrer Herstellung mit einem Hilfsmaterial gefüllt und abgedeckt werden. Anschließend wird die Abdeckung bis zu dem Gateoxid geätzt, das Hilfsmaterial entfernt. Anschließend durchläuft das dritte Kontaktloch ab der Füllung und Beschichtung mit ARC-Material das gleiche Verfahren, wie das erste oder das erste und das zweite Kontaktloch.
  • Auch für das dritte Kontaktloch bestehen zwei Möglichkeiten für eine Verbindung nach außen.
  • Zum einen kann vorgesehen sein, dass in der Isolationsschicht eine von der ersten Leitung oder von der ersten und zweiten Leitung isolierte dritte Leitung zu erzeugen, die mit dem Kontaktmaterial in dem dritten Kontaktloch verbunden wird.
  • Zum anderen ist es möglich, das Kontaktmaterial des dritten Kontaktloches in einer weiteren Leitungsebene mit einem dritten Leiter zu verbinden.
  • Besonders zweckmäßig ist es dass das Hilfsmaterial aus Photoresist besteht.
  • Hierbei kann es von Vorteil sein, dass unter den Photoresist eine ARC-Schicht aufgebracht wird, um die Entfernung des Photoresist zu erleichtern.
  • Die Erfindung soll nachfolgend anhand eines Ausführungsbeispieles näher erläutert werden.
  • In den zugehörigen Zeichnungen zeigt
  • 1 einen Querschnitt durch ein Halbleitersubstrat nach der Beschichtung mit der Isolationsschicht und der Hartmaske,
  • 2 einen Querschnitt durch ein Halbleitersubstrat nach der Belichtung und Entwicklung einer ersten Photoresistmaske
  • 3 einen Querschnitt durch ein Halbleitersubstrat nach der ersten Strukturierung der Hartmaske
  • 4 einen Querschnitt durch ein Halbleitersubstrat nach einem Ätzschritt zur Herstellung eines ersten und zweiten Kontaktloches,
  • 5 einen Querschnitt durch ein Halbleitersubstrat nach der Beschichtung mit einer Hilfsschicht,
  • 6 einen Querschnitt durch ein Halbleitersubstrat nach der Fertigstellung des dritten Kontaktloches,
  • 7 einen Querschnitt durch ein Halbleitersubstrat nach einer ARC-Beschichtung und mit einer strukturierten zweiten Photoresistmaske,
  • 8 einen Querschnitt durch ein Halbleitersubstrat nach der Strukturierung der zweiten Photoresistmaske,
  • 9 einen Querschnitt durch ein Halbleitersubstrat nach einem Ätzen der Isolationsschicht bis auf Leitungsebene,
  • 10 einen Querschnitt durch ein Halbleitersubstrat nach dem Füllen mit Kontaktmaterial und
  • 11 einen Querschnitt durch ein Halbleitersubstrat nach Entfernen des Kontaktmateriales und der Hartmaske bis zur Oberseite der Isolationsschicht.
  • Die Figuren geben fortschreitende Prozessschritte wieder und werden nachfolgend in der Reihenfolge der 1 bis 11 beschrieben.
  • Zunächst wird auf das Halbleitersubstrat 1 eine Isolationsschicht 2 in Form einer TEOS-Schicht aufgebracht. Darauf wird eine Hartmaske 3 aus polykristallinem Silizium abgeschieden.
  • Wie in 2 dargestellt, findet dann die CT-Lithografie (Kontakt-zum-Transistor-Lithographie) statt, d.h. in diesem Lithographieschritt wird das erste Kontaktloch 4 für den CB-Kontakt, das zweite Kontaktloch 5 für den CD-Kontakt und das dritte Kontaktloch 6 für den CG-Kontakt hergestellt. Zunächst wird hierzu eine erste Photoresistmaske 7 belichtet. Nach der Lackentwicklung, was in 3 dargestellt ist, wird die Hartmaske 3 mittels eines Trockenätzprozesses geöffnet, wobei die Gase SF6, HBr, Cl2 und/oder He/O2 verwendet werden können. Insbesondere durch diese Ätzgase oder Ätzgaskombinationen wird die ansonsten notwendigerweise zur darunterliegenden Isolationsschicht 2 selektive Ätzen gewährleistet.
  • Je nach verwendetem Trockenätzprozess kann entweder ein gerades oder ein schräges Ätzprofil an der Hartmaske 3 eingestellt werden. Mit Hilfe des schrägen Ätzprofils können die Kontaktlochdimensionen verkleinert werden. Eine andere oder ergänzende Möglichkeit der Verkleinerung der Kontaktlochdimensionen kann darin bestehen, dass eine nicht näher dargestellten ARC-Schicht zwischen der ersten Photoresistmaske 7 und der Hartmaske 3 eingebracht wird. Die Dicke dieser ARC-Schicht kann in der Größenordnung der Dicke der Hartmaske 3 liegen. Nach einer Ätzung dieser ARC-Schicht erfolgt dann die Ätzung der Hartmaske 3. Dieser Ätzschritt muss ebenfalls wieder zu der Isolationsschicht 2 selektiv erfolgen. Auch hierbei wird es mit Einsatz einer entsprechenden Ätzchemie möglich, die ARC-Schicht schräg zu ätzen. Durch die schrägen Ätzkanten, sogenannte Taper, wird der freiliegende Bereich der Isolationsschicht 2 verkleinert, wodurch in gleicher Weise, wie oben beschrieben, eine Verkleinerung der Kontaktlochstrukturen erreicht wird.
  • Anschließend wird die Photoresistmaske 7 entfernt. Nun kann die CT-Ätzung (Kontakt-zum-Transistor-Ätzung) ohne negative Beeinflussung der Photoresistmaske 7 stattfinden, wie dies in 4 dargestellt ist.
  • Das dritte Kontaktloch 6 dient der Herstellung des CG-Kontaktes. Das Gate 8 besteht aus einem Schichtenstapel aus einem Gateoxid 9 und einer darauf angeordneten Nitridkappe 10. Da die CT-Ätzung zunächst selektiv zu Nitrid ist, werden nur die ersten 4 und zweiten Kontaktlöcher 5 geöffnet. Danach findet die CG-Lithographie (Kontakt-zum-Gate-Lithografie) statt. Dabei werden die ersten 4 und zweiten Kontaktlöcher 5 nach ihrer Herstellung mit einem Hilfsmaterial 11, das durch einen Photoresistlack gebildet wird, gefüllt und abgedeckt. Mit Hilfe eines zu Nitrid unselektiven Ätzprozesses wird die Nitridkappe 10 bis zu dem Gateoxid 9 geätzt, und damit das dritte Kontaktloch 6 bis zu dem Gateoxid 9 geöffnet. Dies ist in 6 dargestellt.
  • Nachdem der Photoresistlack 11 als das Hilfsmaterial entfernt wurde, werden die ersten, zweiten und dritten Kontaktlöcher 4, 5 und 6 mit einem ARC-Material 12 gefüllt und abgedeckt. Anschließend erfolgt auf der Oberfläche des ARC-Materiales 12 die Herstellung einer zweiten Photoresistmaske 13 mit der Struktur der herzustellenden Leitungen. Anschließend wird die Hartmaske 3 mit der zweiten Photoresistmaske 13 strukturiert, wie dies in 8 dargestellt ist. Dabei wird zunächst mit einem Trockenätzprozess die Schicht aus ARC-Material 12 geöffnet. Um eventuell eine so genannte „Fence"-Bildung zu verhindern, kann noch eine Recess-Prozessschritt mit dem ARC-Material 12 durchgeführt werden.
  • Mit einem geeigneten Trockenätzprozess für die polykristalline Hartmaske 3, z.B. unter Verwendung einer SF6-basierten Chemie, können in der Hartmaske 3 schräge Ätzprofile realisiert werden. Je nach Ätzprozess und Dicke der Hartmaske 3 können verschiedene positive Winkel im Ätzprofil eingestellt werden. Auf diese Weise kann die Breite der herzustellenden Leitungen erheblich schmaler gestaltet werden. Damit erfolgt die Ätzung der gegenüber dem Standardprozess (ohne Hartmaske) verkleinerten Leitungsbreite. Dies ist in 9, allerdings ohne das schräge Ätzprofil, dargestellt.
  • Eine andere Möglichkeit der Verringerung der Leitungsbreite besteht in nicht näher dargestellter Weise darin, dass beim Ätzen der Schicht aus ARC-Material 12 mit einem geeigneten Ätzmaterial schräge Kanten, also wieder ein Taper, mit dem ARC-Material 12 erzeugt wird, über den eine geringere Breite des Leitungsgrabens 14 und damit der herzustellenden Leitung erreicht wird.
  • Mit der zweiten Photoresistmaske werden dann Leitungsgräben 14 bis zu einer Leitungsebene 15 geätzt.
  • Die zweite Photoresistmaske 13 wird nach der Strukturierung der Leitungsgräben 14 wieder entfernt. Während dieser Ätzung wird die Nitridkappe 10 des Schichtenstapels des Gates 8 durch das ARC-Material 12 geschützt.
  • Nachdem die Leitungsgräben 14 eingebracht wurden, erfolgt eine Liner-Abscheidung aus TiN oder Ti/TiN und anschließend eine Füllung mit Kontaktmaterial 16 aus Wolfram, wie dies in 10 dargestellt ist.
  • Wie in 11 dargestellt folgt ein Wolfram-CMP-Prozess, der im wesentlichen aus zwei Teilschritten besteht. Zunächst findet der klassische Wolfram-CMP-Prozess statt. Anschließend erfolgt der Hartmasken-CMP-Prozessschritt, der die Hartmaske 3 entfernt. Bei dieser Art der Hartmaskenentfernung wird kein zusätzlicher Prozessschritt benötigt, sondern die Entfernung geschieht innerhalb des Standard-CMP-Prozesses.
    • 1
    Halbleitersubstrat
    2
    Isolationsschicht
    3
    Hartmaske
    4
    erstes Kontaktloch
    5
    zweites Kontaktloch
    6
    drittes Kontaktloch
    7
    erste Photoresistmaske
    8
    Gate
    9
    Gateoxid
    10
    Nitridkappe
    11
    Photoresistlack als Hilfsmaterial
    12
    ARC-Material
    13
    zweite Photoresistmaske
    14
    Leitungsgraben
    15
    Leitungsebene
    16
    Kontaktmaterial

Claims (20)

  1. Verfahren zur Herstellung von Kontakten zu Teilen eines in einem Halbleitersubstrat integrierten Bauelementes, bei dem – das Halbleitersubstrat (1) mit einer Isolationsschicht (2) versehen wird, in der ein erster Kontakt mittels eines ersten Kontaktloches (4) das mit einem Kontaktmaterial (16) gefüllt wird, zu bilden ist, – die Isolationsschicht (2) mit einer Hartmaske (3) versehen wird, in die eine Öffnung zu der Isolationsschicht (2) für die Bildung des ersten Kontaktloches (4) eingebracht wird, – das erste Kontaktloch (4) bis auf die zu kontaktierende erste Fläche geätzt wird, – das erste Kontaktloch (4) mit einem Kontaktmaterial (16) gefüllt wird und – eine mit dem Kontaktmaterial (16) verbundene erste Leitung in einer Leitungsebene erzeugt wird, dadurch gekennzeichnet, dass vor der Füllung des ersten Kontaktloches (4) mit Kontaktmaterial (16) – das erste Kontaktloch (4) mit einem ARC-Material (12) (ARC = Antireflektierende Schicht) gefüllt und die Oberfläche der Hartmaske (3) mit einer ARC-Schicht (12) versehen wird – auf die ARC-Schicht (12) eine Photoresistmaske (13) mit der Struktur der Leitung aufgebracht wird, – die von der Photoresistmaske (13) nicht bedeckten Teile der ARC-Schicht (12) zusammen mit den teilweise darunter befindlichen Teilen der Hartmaske (3) entfernt werden, – die von der Photoresistmaske (13) nicht bedeckten Teile der Isolationsschicht (2) als Leitungsgraben (14) bis zur Höhe der Leitungsebene (15) entfernt werden, – die ARC-Füllung (12) in dem ersten Kontaktloch (4) entfernt wird, das erste Kontaktloch (4) zusammen mit dem Leitungsgraben (14) mit Kontaktmaterial (16) gefüllt wird und schließlich das Kontaktmaterial (16) und die Hartmaske (3) zumindest bis zur Oberfläche der Isolationsschicht (2) entfernt werden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Photoresistmaske (13) zusammen mit der ARC-Füllung (12) entfernt wird.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Photoresistmaske (13) unmittelbar nach der Strukturierung der Hartmaske (3) mit der Struktur der Leitung entfernt wird.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Photoresistmaske (13) zusammen oder unmittelbar vor der Hartmaske (3) entfernt wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass als Hartmaske (3) eine Maske aus polykristallinem Silizium eingesetzt wird.
  6. verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Hartmaske (3) durch ein schräges Ätzprofil strukturiert wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Hartmaske (3) mittels eines Trockenätzprozesses strukturiert wird.
  8. Verfahren nach 5 und 7, dadurch gekennzeichnet, dass für den Trockenätzprozess die Gase SF6, HBr oder He/O2 eingesetzt werden.
  9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass vor dem Einbringen des Kontaktmateriales (16) auf den mit dem Kontaktmaterial (16) in Berührung stehenden Flächen ein Liner abgeschieden wird.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass der Liner aus Ti oder Ti/TiN besteht.
  11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass als Kontaktmaterial (16) Wolfram verwendet wird.
  12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass das Kontaktmaterial (16) und die Hartmaske (3) über einen CMP-Prozess (chemisch-mechanischer Polierprozess) entfernt wird.
  13. Verfahren nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass zusammen mit dem ersten Kontaktloch (4) in gleicher Weise ein zweites Kontaktloch (5) bis zu einer zu kontaktierenden zweiten Kontaktfläche erzeugt wird.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass in der Isolationsschicht (2) eine von der ersten Leitung isolierte zweite Leitung erzeugt wird, die mit dem Kontaktmaterial (16) in dem zweiten Kontaktloch (16) verbunden wird.
  15. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass das Kontaktmaterial (16) des zweiten Kontaktloches (5) in einer weiteren Leitungsebene mit einem zweiten Leiter verbunden wird.
  16. Verfahren nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass auf der Oberfläche des Substrats (1) ein Schichtenstapel, zumindest bestehend aus einem Gateoxid (9) und einer Abdeckung (10) aufgebracht und ein drittes Kontaktloch (6) zum Gateoxid (9) eingebracht wird, derart, dass das erste (4) oder das erste (4) und das zweite Kontaktloch (5) selektiv zu der Abdeckung (10) geätzt werden und nach ihrer Herstellung mit einem Hilfsmaterial (11) gefüllt und abgedeckt werden, dass anschließend die Abdeckung (10) bis zu dem Gateoxid (9) geätzt wird, das Hilfsmaterial (11) entfernt und anschließend die das dritte Kontaktloch (6) ab der Füllung und Beschichtung mit ARC-Material (12) das gleiche Verfahren durchläuft, wie das erste (4) oder das erste (4) und das zweite Kontaktloch (5).
  17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass in der Isolationsschicht (2) eine von der ersten Leitung oder von der ersten und zweiten Leitung isolierte dritte Leitung erzeugt wird, die mit dem Kontaktmaterial (16) in dem dritten Kontaktloch (6) verbunden wird.
  18. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass das Kontaktmaterial (16) des dritten Kontaktloches (6) in einer weiteren Leitungsebene mit einem dritten Leiter verbunden wird.
  19. Verfahren nach einem der Ansprüche 16 bis 18, dadurch gekennzeichnet, dass das Hilfsmaterial (11) aus Photoresist besteht.
  20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass unter den Photoresist eine ARC-Schicht aufgebracht wird.
DE10229188A 2002-06-28 2002-06-28 Verfahren zur Herstellung von Kontakten zu Teilen eines in einem Halbleitersubstrat integrierten Bauelementes Ceased DE10229188A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE10229188A DE10229188A1 (de) 2002-06-28 2002-06-28 Verfahren zur Herstellung von Kontakten zu Teilen eines in einem Halbleitersubstrat integrierten Bauelementes
US10/519,741 US7396749B2 (en) 2002-06-28 2003-06-24 Method for contacting parts of a component integrated into a semiconductor substrate
PCT/DE2003/002104 WO2004003998A1 (de) 2002-06-28 2003-06-24 Verfahren zur herstellung von kontakten zu teilen eines in einem halbleitersubstrat integrierten bauelements
EP03761426A EP1518269A1 (de) 2002-06-28 2003-06-24 Verfahren zur herstellung von kontakten zu teilen eines in einem halbleitersubstrat integrierten bauelements
TW092117340A TWI229375B (en) 2002-06-28 2003-06-25 Manufacturing method for distributing contacting parts of a semiconductor integrated component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10229188A DE10229188A1 (de) 2002-06-28 2002-06-28 Verfahren zur Herstellung von Kontakten zu Teilen eines in einem Halbleitersubstrat integrierten Bauelementes

Publications (1)

Publication Number Publication Date
DE10229188A1 true DE10229188A1 (de) 2004-01-29

Family

ID=29795988

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10229188A Ceased DE10229188A1 (de) 2002-06-28 2002-06-28 Verfahren zur Herstellung von Kontakten zu Teilen eines in einem Halbleitersubstrat integrierten Bauelementes

Country Status (5)

Country Link
US (1) US7396749B2 (de)
EP (1) EP1518269A1 (de)
DE (1) DE10229188A1 (de)
TW (1) TWI229375B (de)
WO (1) WO2004003998A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009046242B4 (de) * 2009-10-30 2013-11-28 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Herstellung eines Halbleiterbauelements mit Kontaktdurchführungen mit unterschiedlicher Größe durch Aufteilen des Kontaktlochstrukturierungsprozesses

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005053537A1 (de) 2005-11-08 2007-05-16 Hauni Maschinenbau Ag Vorrichtung zur optischen Überwachung eines Materialstranges der tabakverarbeitenden Industrie
US9640538B2 (en) * 2014-10-29 2017-05-02 Globalfoundries Inc. Embedded DRAM in replacement metal gate technology
US9653345B1 (en) * 2016-01-07 2017-05-16 United Microelectronics Corp. Method of fabricating semiconductor structure with improved critical dimension control

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0797242A2 (de) * 1996-03-19 1997-09-24 Siemens Aktiengesellschaft Ätzen von Kontaktlöchern mit hohen Aspektverhältnis in Festkörpereinrichtungen
JPH11154703A (ja) * 1997-11-20 1999-06-08 Toshiba Corp 半導体装置の製造方法
US6211068B1 (en) * 1999-05-25 2001-04-03 United Microelectronics Corp. Dual damascene process for manufacturing interconnects
US6235628B1 (en) * 1999-01-05 2001-05-22 Advanced Micro Devices, Inc. Method of forming dual damascene arrangement for metal interconnection with low k dielectric constant materials and oxide middle etch stop layer
DE10108283A1 (de) * 2000-06-16 2002-01-03 Mitsubishi Electric Corp Herstellungsverfahren einer Halbleitervorrichtung organisches polymeres Einbettungsmaterial und Halbleitervorrichtung
DE10127888A1 (de) * 2001-06-08 2002-12-19 Infineon Technologies Ag Verfahren zur Bildung von Kontaktregionen von in einem Substrat integrierten Bauelementen

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5173442A (en) * 1990-07-23 1992-12-22 Microelectronics And Computer Technology Corporation Methods of forming channels and vias in insulating layers
US5879866A (en) * 1994-12-19 1999-03-09 International Business Machines Corporation Image recording process with improved image tolerances using embedded AR coatings
KR0168346B1 (ko) * 1994-12-29 1998-12-15 김광호 고유전율 재료를 이용한 커패시터 및 그 제조방법
TW377495B (en) * 1996-10-04 1999-12-21 Hitachi Ltd Method of manufacturing semiconductor memory cells and the same apparatus
US6238971B1 (en) * 1997-02-11 2001-05-29 Micron Technology, Inc. Capacitor structures, DRAM cell structures, and integrated circuitry, and methods of forming capacitor structures, integrated circuitry and DRAM cell structures
US6153490A (en) * 1997-07-01 2000-11-28 Texas Instruments Incorporated Method for forming integrated circuit capacitor and memory
EP0908945A3 (de) * 1997-09-29 2000-09-27 Siemens Aktiengesellschaft Doppel Damaszene mit selbstjustierten Durchkontaktierungen
JP3075237B2 (ja) 1997-11-07 2000-08-14 日本電気株式会社 高周波濾波器およびその周波数特性の調整方法
US6127907A (en) 1997-11-07 2000-10-03 Nec Corporation High frequency filter and frequency characteristics regulation method therefor
US5922515A (en) * 1998-02-27 1999-07-13 Taiwan Semiconductor Manufacturing Company, Ltd. Approaches to integrate the deep contact module
US6103456A (en) 1998-07-22 2000-08-15 Siemens Aktiengesellschaft Prevention of photoresist poisoning from dielectric antireflective coating in semiconductor fabrication
US6423627B1 (en) * 1998-09-28 2002-07-23 Texas Instruments Incorporated Method for forming memory array and periphery contacts using a same mask
US6287951B1 (en) * 1998-12-07 2001-09-11 Motorola Inc. Process for forming a combination hardmask and antireflective layer
US6232238B1 (en) * 1999-02-08 2001-05-15 United Microelectronics Corp. Method for preventing corrosion of bonding pad on a surface of a semiconductor wafer
US6265296B1 (en) * 1999-03-04 2001-07-24 Vanguard International Semiconductor Corporation Method for forming self-aligned contacts using a hard mask
US6262484B1 (en) * 1999-04-20 2001-07-17 Advanced Micro Devices, Inc. Dual damascene method for backened metallization using poly stop layers
TW410400B (en) * 1999-04-20 2000-11-01 Winbond Electronics Corp Method for improving step coverage of trench film deposition and its applications
DE19937994C2 (de) * 1999-08-11 2003-12-11 Infineon Technologies Ag Ätzprozeß für eine Dual Damascene Strukturierung einer Isolierschicht auf einer Halbleiterstruktur
US6727143B1 (en) * 1999-11-30 2004-04-27 Advanced Micro Devices, Inc. Method and system for reducing charge gain and charge loss when using an ARC layer in interlayer dielectric formation
KR100327596B1 (ko) * 1999-12-31 2002-03-15 박종섭 Ｓｅｇ 공정을 이용한 반도체소자의 콘택 플러그 제조방법
US6497993B1 (en) * 2000-07-11 2002-12-24 Taiwan Semiconductor Manufacturing Company In situ dry etching procedure to form a borderless contact hole
US6426298B1 (en) * 2000-08-11 2002-07-30 United Microelectronics Corp. Method of patterning a dual damascene
DE10053467A1 (de) 2000-10-27 2002-05-16 Infineon Technologies Ag Verfahren zum Bilden von Kontakten in integrierten Schaltungen
US6440753B1 (en) * 2001-01-24 2002-08-27 Infineon Technologies North America Corp. Metal hard mask for ILD RIE processing of semiconductor memory devices to prevent oxidation of conductive lines
US6372631B1 (en) * 2001-02-07 2002-04-16 Advanced Micro Devices, Inc. Method of making a via filled dual damascene structure without middle stop layer
TW544857B (en) * 2002-07-30 2003-08-01 Promos Technologies Inc Manufacturing method of dual damascene structure

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0797242A2 (de) * 1996-03-19 1997-09-24 Siemens Aktiengesellschaft Ätzen von Kontaktlöchern mit hohen Aspektverhältnis in Festkörpereinrichtungen
JPH11154703A (ja) * 1997-11-20 1999-06-08 Toshiba Corp 半導体装置の製造方法
US6235628B1 (en) * 1999-01-05 2001-05-22 Advanced Micro Devices, Inc. Method of forming dual damascene arrangement for metal interconnection with low k dielectric constant materials and oxide middle etch stop layer
US6211068B1 (en) * 1999-05-25 2001-04-03 United Microelectronics Corp. Dual damascene process for manufacturing interconnects
DE10108283A1 (de) * 2000-06-16 2002-01-03 Mitsubishi Electric Corp Herstellungsverfahren einer Halbleitervorrichtung organisches polymeres Einbettungsmaterial und Halbleitervorrichtung
DE10127888A1 (de) * 2001-06-08 2002-12-19 Infineon Technologies Ag Verfahren zur Bildung von Kontaktregionen von in einem Substrat integrierten Bauelementen

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009046242B4 (de) * 2009-10-30 2013-11-28 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Verfahren zur Herstellung eines Halbleiterbauelements mit Kontaktdurchführungen mit unterschiedlicher Größe durch Aufteilen des Kontaktlochstrukturierungsprozesses

Also Published As

Publication number Publication date
WO2004003998A1 (de) 2004-01-08
TWI229375B (en) 2005-03-11
US7396749B2 (en) 2008-07-08
TW200403734A (en) 2004-03-01
EP1518269A1 (de) 2005-03-30
US20060094217A1 (en) 2006-05-04

Similar Documents

Publication Publication Date Title
DE10030308B4 (de) Verfahren zur Herstellung eines Kontaktstifts und eines Halbleiterbauelementes
DE112007002215B4 (de) Dielektrische Abstandshalter für Metallverbindungen und Verfahren zu ihrer Herstellung
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE102005025951B4 (de) Verfahren zum Herstellen einer Mehrschicht-Gatestapelstruktur mit einer Metallschicht und Gatestapelstruktur für eine FET-Vorrichtung
DE102010029533B3 (de) Selektive Größenreduzierung von Kontaktelementen in einem Halbleiterbauelement
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE102006049158A1 (de) Transistor, Speicherzellenfeld und Verfahren zur Herstellung eines Transistors
DE69932472T2 (de) Halbleiter-Schmelzsicherung
DE102010003452B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einem Kondensator, der in der Kontaktebene ausgebildet ist
DE10104204A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
DE102004007244B4 (de) Verfahren zur Bildung einer Leiterbahn mittels eines Damascene-Verfahrens unter Verwendung einer aus Kontakten gebildeten Hartmaske
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE102004031741B4 (de) Verfahren zur Herstellung einer Kontaktanordnung für Feldeffekttransistorstrukturen mit Gateelektroden mit einer Metalllage und Verwendung des Verfahrens zur Herstellung von Feldeffekttransistoranordnungen in einem Zellenfeld
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE4437761B4 (de) Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung
DE10334406B4 (de) Verfahren zur Ausbildung eines Kontaktes in einem Halbleiterprozeß
DE10314595B4 (de) Verfahren zur Herstellung von Transistoren unterschiedlichen Leitungstyps und unterschiedlicher Packungsdichte in einem Halbleitersubstrat
DE4120592C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE102007037925B3 (de) Metall-Oxid-Halbleiter-Struktur und Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels
DE102004060668A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE10229188A1 (de) Verfahren zur Herstellung von Kontakten zu Teilen eines in einem Halbleitersubstrat integrierten Bauelementes
DE10358556B4 (de) Ausbildung selbstjustierender Kontakte unter Verwendung von Doppelten-SiN-Abstandschichten
DE102004004584A1 (de) Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren
DE19503389C2 (de) Verfahren zur Herstellung eines Kontaktes in einer Halbleitervorrichtung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection