DE4437761B4 - Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung - Google Patents
Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung Download PDFInfo
- Publication number
- DE4437761B4 DE4437761B4 DE4437761A DE4437761A DE4437761B4 DE 4437761 B4 DE4437761 B4 DE 4437761B4 DE 4437761 A DE4437761 A DE 4437761A DE 4437761 A DE4437761 A DE 4437761A DE 4437761 B4 DE4437761 B4 DE 4437761B4
- Authority
- DE
- Germany
- Prior art keywords
- contact
- film
- intermediate contact
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 125000006850 spacer group Chemical group 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052710 silicon Inorganic materials 0.000 claims description 24
- 239000010703 silicon Substances 0.000 claims description 24
- 230000008021 deposition Effects 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 4
- 229910018182 Al—Cu Inorganic materials 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- NCVMEMNITPYOQJ-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[AlH3].[Ti] NCVMEMNITPYOQJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- WPPDFTBPZNZZRP-UHFFFAOYSA-N aluminum copper Chemical compound [Al].[Cu] WPPDFTBPZNZZRP-UHFFFAOYSA-N 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000010410 layer Substances 0.000 description 10
- 239000000758 substrate Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000012044 organic layer Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Verfahren
zum Herstellen eines Kontakts in einer Halbleitervorrichtung, wobei
ein Kontaktmaterial mit einem leitfähigen Bereich in Kontakt gebracht
wird, wobei der leitfähige
Bereich zwischen nahe beieinander liegenden leitfähigen Filmstrukturen,
die von dem leitfähigen Bereich
isoliert sind, angeordnet ist, wobei das Verfahren folgende Schritte
umfasst:
Vorsehen eines ersten Zwischenkontakts (205) in Kotakt mit dem leitfähigen Bereich an den leitfähigen Filmstrukturen (202, 203, 220) vorbei, in einer selbstausgerichteten Weise;
Vorsehen eines zweiten Zwischenkontakts (207...) in Kontakt mit einem vorbestimmten Bereich des ersten Zwischenkontakts (205);
Bilden eines leitfähigen Film-Abstandselements (208') an einer Seitenwand des zweiten Zwischenkontakts (207...) durch Abscheiden und Ätzen eines leitfähigen Films (208), und
Bilden eines Kontaktmaterials (210) auf dem zweiten Zwischenkontakt (207...).
Vorsehen eines ersten Zwischenkontakts (205) in Kotakt mit dem leitfähigen Bereich an den leitfähigen Filmstrukturen (202, 203, 220) vorbei, in einer selbstausgerichteten Weise;
Vorsehen eines zweiten Zwischenkontakts (207...) in Kontakt mit einem vorbestimmten Bereich des ersten Zwischenkontakts (205);
Bilden eines leitfähigen Film-Abstandselements (208') an einer Seitenwand des zweiten Zwischenkontakts (207...) durch Abscheiden und Ätzen eines leitfähigen Films (208), und
Bilden eines Kontaktmaterials (210) auf dem zweiten Zwischenkontakt (207...).
Description
- Die vorliegende Erfindung bezieht sich im allgemeinen auf Verfahren zum Bilden von Kontakten in einer Halbleitervorrichtung, über die Vorrichtungen miteinander verbunden werden, und insbesondere auf Verfahren zum Bilden von Kontakten in einer Halbleitervorrichtung, die in der Lage sind, genügend Siel zu lassen, um einen Kurzschluß zwischen leitenden Schichten zu verhindern.
- Eine Zunahme der Integrationsgrades in Halbleitervorrichtungen ist üblicherweise mit einer Reduktion der Fläche für eine Einheitszelle verbunden, was zu einer Verringerung der Größe der auf dem Halbleitersubstrat gebildeten Kontakte führt. Dies verringert den Abstand zwischen in einer Halbleitervorrichtung geformten elektrischen Leitern. Bei einer Zunahme des Integrationsgrades ist es daher unbedingt erforderlich, eine Technologie zu entwickeln, die in der Lage ist, Kontakte zu bilden und zugleich auch eine Isolation zwischen den elektrischen Leitern sicherzustellen.
- Insbesondere beim Herstellen von Kontakten für Bitleitungen und/oder Ladungsspeicherelektroden zwischen Gateelektroden oder zwischen Wortleitungen in einer hochintegrierten DRAM-Zelle besteht ein zunehmender Bedarf für eine Technologie, die zwischen der Bitleitung oder der Ladungsspeicherelektrode und der Gateelektrode oder der Wortleitung gebildete Kurzschlüsse verhindert und genügend Spielraum läßt.
- Um den Hintergrund der vorliegenden Erfindung besser zu verstehen, wird eine Beschreibung eines herkömmlichen Verfahrens zur Kontaktherstellung und der damit verbundenen Probleme unter Bezugnahme auf die
4A bis4C gegeben. - Zunächst werden auf ein Siliziumsubstrat, wie in
4A gezeigt, Gateisolationsfilme20 , Gateelektroden2 , erste isolierende Filme3 und Abstandsisolationsfilme4 gebildet. Danach wird die erhaltene Struktur der4A einer Planarisierung unterworfen, indem sie mit einem Planarisierungsfilm13 und einem isolierenden Film bedeckt wird, der dann mit einer Maske in einer vorgegebenen Fläche geöffnet wird, um ein Kontaktloch zwischen den Elektroden2 zu bilden, wonach die Abscheidung eines leitfähigen Films über dem Kontaktloch erfolgt, um einen Kontakt zu bilden, wie in4B gezeigt. - Jedoch kann dieses herkömmliche Verfahren leicht zu Schwierigkeiten führen. Zum Beispiel wird der Abstand zwischen den Gateelektroden
2 in einer hoch integrierten Halbleitervorrichtung verkürzt, was den Spielraum für den Maskenschritt verringert. Mit anderen Worten kann als Ergebnis der Durchführung des Maskenschrittes zur Herstellung des Kontaktlochs nach der Abscheidung des Planarisierungsfilms13 der Kontakt einen Kurzschluss mit der Gateelektrode bilden, wie in4C gezeigt. - Dokument WO 86/07491 A1 offenbart ein Verfahren zum Herstellen eines Kontakts bei dem zwischen durch ein Feldoxid getrennte Transistoren eine Polysiliziumschicht und anschließend eine Wolframschicht
27 abgeschieden wird. - Dokument
GB 2 233 494 A -
US 4,962,060 offenbart die Anordnung von seitlichen Umhüllungen einer Zwischenverbindung zur Reduzierung des Widerstandes, Erhöhung der Zuverlässigkeit und der Geschwindigkeit. -
US 5,019,527 offenbart die Abscheidung einer Polysiliziumschicht auf einem Drain-Bereich zwischen nicht flüchtigen Speicherzellen. Auf der Polysiliziumschicht wird ein Verdrahtungsmuster aufgebracht. - Dokument
EP 0 529 717 A2 offenbart Halbleiterbereiche von denen einer zwischen zwei anderen Halbleiterbereichen kontaktiert werden soll. Hierzu wird eine Kontaktöffnung in einer Siliziumoxidschicht vorgesehen und die Kontaktöffnung mit einer relativ dünnen TiW und einer größeren Al-Schicht gefüllt. - Es ist daher eine Aufgabe der vorliegenden Erfindung, die oben, im Stand der Technik an getroffenen Probleme zu überwinden und ein Verfahren zum Erzeugen eines Kontaktes in einer Halbleitervorrichtung zur Verfügung zu stellen, das dadurch gekennzeichnet ist, dass es Mehrfach-Zwischenkontakte verwendet, wodurch genügend Spielraum sichergestellt wird, um die Erzeugung eines Kurzschlusses zu verhindern.
- Diese und weitere Aufgaben werden durch das in den beigefügten Patentansprüchen definierte Verfahren nach der vorliegenden Erfindung gelöst.
- Entsprechend der vorliegenden Erfindung wird die obige Aufgabe gelöst durch ein Verfahren zum Herstellen eines Kontakts in einer Halbleitervorrichtung, wobei ein Kontaktmaterial in einem Bereich eines ersten leitfähigen Films zwischen zweiten leitfähigen Filmstrukturen kontaktiert wird, die von dem ersten leitfähigen Film isoliert sind und nahe beieinander liegen, wobei das Verfahren folgende Verfahrensschritte umfasst: selbstausgerichtetes Kontaktieren des ersten leitfähigen Films mit einem ersten Zwischenkontakt, der durch die zweite leitfähige Filmstruktur geht; Kontaktieren eines zweiten Zwischenkontakts mit einem vorgegebenen Bereich des ersten Zwischenkontakts; Bilden eines Abstandselements aus leitfähigem Film an einer Seitenwand des zweiten Zwischenkontakts, wobei der Zwischenkontakt strukturiert ist; und Abscheiden des Kontaktmaterials auf dem Zwischenkontakt.
- Die obigen und weitere Aufgaben und Vorteile der vorliegenden Erfindung werden deutlicher durch eine Detailbeschrei bung des bevorzugten Ausführungsbeispiels der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen.
- Die
1A bis1G sind schematische Querschnitte, die ein Verfahren zur Herstellung eines Kontaktes entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung zeigen. -
2 ist ein schematischer Querschnitt, der zum Teil ein Verfahren zur Herstellung eines Kontaktes entsprechend einem weiteren Ausführungsbeispiel der vorliegenden Erfindung zeigt. - Die
3A bis3C sind schematische Querschnitte, die zum Teil ein Verfahren zur Herstellung eines Kontaktes entsprechend einem weiteren Ausführungsbeispiel der vorliegenden Erfindung zeigen. - Die
4A bis4C sind schematische Querschnitte, die ein herkömmliches Verfahren zur Herstellung eines Kontaktes in einer Halbleitervorrichtung zeigen. - Die vorliegende Erfindung betrifft eine Technologie, die in der Lage ist, die Kontakte für eine Bitleitung und/oder eine Ladungsspeicherelektrode zwischen Gateelektroden in einer Halbleitervorrichtung zu formen und auch für ausreichend Spielraum zu sorgen, um Kurzschlüsse zwischen den Kontakten und den Gates zu verhindern.
- Die Anwendung der bevorzugten Ausführungsbeispiele der vorliegenden Erfindung wird am besten unter Bezugnahme auf die beigefügten Zeichnungen verstanden, in denen gleiche Be zugszeichen für gleiche oder entsprechende Teile verwendet werden.
- In den
1A bis1G wird zunächst ein Verfahren entsprechend einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt. - In
1A ist eine typische MOSFET-Struktur einer Halbleitervorrichtung mit einem Siliziumsubstrat201 , bedeckt mit einer Gateelektrodenstruktur202 , die durch verschiedene isolierende Filme220 abgeschirmt wird, einem ersten isolierenden Film und einem isolierenden Abstandsfilm204 , gezeigt. Der isolierende Abstandsfilm204 wird durch Abscheiden einer isolierenden Schicht und Ätzen der isolierenden Schicht geformt. Beim Ätzen wird ein Bereich des Siliziumsubstrats freigelegt, der später ein aktiver Bereich wird. -
1B zeigt ein Querschnitt der Halbleitervorrichtung nachdem die MOSFET-Struktur vollständig mit einem ersten Siliziumfilm205 bedeckt ist, der mit dem freigelegten Bereich des Siliziumsubstrats201 selbstausrichtend in Kontakt steht, gefolgt von einer Planarisierung mit einem zweiten isolierenden Film206 . -
1C zeigt einen Querschnitt der Halbleitervorrichtung nach dem Ätzen des zweiten isolierenden Films206 mit einer vorgegebenen Maske zum Freilegen eines vorgegebenen Bereichs des ersten Siliziumfilms205 , gefolgt von einer Abscheidung eines selektiven Metallfilms207 auf dem freigelegten Bereich des ersten Siliziumfilms205 . Die in diesem Schritt verwendete Maske besitzt unabhängig von der Breite der Kontaktfläche einen vorgegebenen Spielraum. Das bedeutet, daß die Maske entsprechend der vorliegenden Erfindung selbst in einer hochintegrierten Halbleitervorrichtung einen beträchtlichen Spielraum haben kann. - Als selektiver Metallfilm
207 , der auf dem ersten Siliziumfilm205 abgeschieden wird, wird Wolfram (W) verwendet, das selektiv nur auf einem Siliziumfilm geformt wird. Alternativ kann ein Silizidfilm, wie etwa Wolframsilizid (WSi2) oder ein anderer leitfähiger Film, wie etwa Polysilizium, auf der freigelegten Fläche230 des ersten Siliziumfilms205 gebildet werden. -
1D zeigt einen Querschnitt der Halbleitervorrichtung nach dem Entfernen des zweiten isolierenden Films206 und dem Ätzen des ersten Siliziumfilms205 , wobei der selektive Metallfilm207 als Ätzstopper dient, gefolgt von der Abscheidung eines zweiten Siliziumfilms208 . -
1E zeigt einen Querschnitt der Halbleitervorrichtung nach einer anisotropen Trockenätzung des zweiten Siliziumfilms208 zum Erzeugen eine Siliziumfilm-Abstandelements208' , das zur Sicherstellung des Spielraums eine wichtige Rolle spielt. Wie in dieser Figur gezeigt, fügt es seine Breite m zu dem zum Ausführen eines späteren Maskenschritts nutzbaren Spielraum hinzu. -
1F zeigt einen Querschnitt der Halbleitervorrichtung nach dem Bilden eines dritten isolierenden Films209 über die gesamte erhaltene Struktur und anschließendem Ätzen zum Erzeugen eines Kontaktfensters240 über dem selektiven Metallfilm207 . Das Ätzen des dritten isolierenden Films209 wird unter Verwendung derselben Maske wie beim Ätzen des zweiten isolierenden Films206 mit ausreichendem Spiel durchgeführt. -
1G zeigt einen Querschnitt der Halbleitervorrichtung nach dem Bilden eines Polysilizium- oder Metallfilms210 über die gesamte resultierende Struktur der1F und anschließendem Ätzen mit einer vorgegebenen Maske auf eine Weise, daß er über dem Kontaktfenster240 erhalten bleibt. Wie in dieser Figur gezeigt, ist der resultierende Kontakt frei von Kurzschlüssen mit dem Gate und kann mit einem Spielraum so groß wie die Breite des Siliziumfilm-Abstandelements208' geformt werden. - In
2 ist zum Teil ein Verfahren nach einem weiteren Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Die in dieser Figur gezeigten Schritte ersetzen die in1D gezeigten. Also nach den Schritten der1C wird der zweite isolierende Film206 entfernt, und dann wird insgesamt ein zweiter Siliziumfilm208 abgeschieden, ohne daß der erste Siliziumfilm205 einer Ätzung unterworfen wird. Entsprechend diesem weiteren Ausführungsbeispiel der vorliegenden Erfindung werden die weiteren Schritte zur Herstellung des Kontaktes auf die gleiche Weise wie in den1E bis1G gezeigt durchgeführt, außer daß der zweite Siliziumfilm208 einer anisotropen Trockenätzung unterworfen wird, um ein Siliziumfilm-Abstandselement208' an einer Seitenwand des selektiven Metallfilms207 zu bilden, und dann der resultierende, freigelegte Bereich des ersten Siliziumfilms205 durch Ätzen entfernt wird. - In den
3A bis3C ist teilweise ein Verfahren nach einem weiteren Ausführungsbeispiel der vorliegenden Erfindung gezeigt. - Zunächst ist
3A identisch mit1B , außer daß ein photoempfindlicher Film211 anstelle des zweiten isolierenden Films20 geformt wird. -
3B zeigt einen Querschnitt nach dem Ätzen des photoempfindlichen Films durch eine vorgegebene Maske zum Freilegen eines Bereichs des ersten Siliziumfilms205 , gefolgt von der Bildung eines Metallfilms212 auf der resultierenden Struktur. Zu diesem Zeitpunkt ist der erste, auf der freigelegten Fläche des ersten Siliziumfilms205 geformte Metallfilm nicht dem auf dem photoempfindlichen Film211 geformten verbunden. Mit anderen Worten ist der Metallfilm212 in den Stufenbereichen des Kontaktfensters diskontinuierlich. Zum Erzeugen dieser Diskontinuität wird ein Metall mit einer geringen Abscheidungsrate verwendet, wie etwa Aluminium (Al), Aluminium-Titan-Aluminium (Al-Ti-Al), Aluminium-Kupfer (Al-Cu), Wolfram (W), Titan (Ti) und Titannitrid (TiN). -
3C zeigt einen Querschnitt nach dem Durchführen eines Lift-Off-Schrittes. Beim Entfernen des verbleibenden photoempfindlichen Films211 entfernt der Lift-Off-Schritt nur den auf dem verbleibenden, photoempfindlichen Film geformten Metallfilm212 , wobei der auf der freigelegten Fläche des ersten Siliziumfilms205 geformte Metallfilm212 verbleibt. - In diesem Ausführungsbeispiel sind die nachfolgenden Verfahrensschritte dieselben wie die in den
1D bis1G gezeigten. - Wie hiervor beschrieben, ist die vorliegende Erfindung dadurch gekennzeichnet, daß ein erster Zwischenkontakt selbstausgerichtet geformt wird und dann ein zweiter Zwischenkontakt mit ausreichendem Spielraum geformt wird. Die Verfahren nach der vorliegenden Erfindung können für die Kon takte der Bitleitungen und der Ladungsspeicherelektroden verwendet werden. Zusätzlich können sie verhindern, daß der Kontakt selbst in einer hochintegrierten Halbleitervorrichtung mit einem sehr geringen Abstand zwischen den Gateelektroden einen Kurzschluß mit der Gateelektrode bildet. Folglich können die erfindungsgemäßen Verfahren eine beachtliche Verbesserung beim Produktionsertrag und beim Integrationsgrad bringen.
- Weitere Merkmale, Vorteile und Ausführungsformen der hierin offengelegten Erfindung sind dem Fachmann nach Lesen der vorstehenden Offenlegung offensichtlich. Daher können, auch wenn bestimmte Ausführungsformen der Erfindung im Detail beschrieben worden sind, Änderungen und Abweichungen von diesen Ausführungsformen ausgeführt werden, ohne vom Wesen und Umfang der hierin beschriebenen und beanspruchten Erfindung abzuweichen.
Claims (6)
- Verfahren zum Herstellen eines Kontakts in einer Halbleitervorrichtung, wobei ein Kontaktmaterial mit einem leitfähigen Bereich in Kontakt gebracht wird, wobei der leitfähige Bereich zwischen nahe beieinander liegenden leitfähigen Filmstrukturen, die von dem leitfähigen Bereich isoliert sind, angeordnet ist, wobei das Verfahren folgende Schritte umfasst: Vorsehen eines ersten Zwischenkontakts (
205 ) in Kotakt mit dem leitfähigen Bereich an den leitfähigen Filmstrukturen (202 ,203 ,220 ) vorbei, in einer selbstausgerichteten Weise; Vorsehen eines zweiten Zwischenkontakts (207 ...) in Kontakt mit einem vorbestimmten Bereich des ersten Zwischenkontakts (205 ); Bilden eines leitfähigen Film-Abstandselements (208' ) an einer Seitenwand des zweiten Zwischenkontakts (207 ...) durch Abscheiden und Ätzen eines leitfähigen Films (208 ), und Bilden eines Kontaktmaterials (210 ) auf dem zweiten Zwischenkontakt (207 ...). - Verfahren zum Herstellen eines Kontakts in einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Vorsehens des zweiten Zwischenkontakts umfasst: Bilden eines ersten isolierenden Films (
206 ) über die gesamte, resultierende, freigelegte Fläche; Öffnen eines vorgegebenen Bereichs des ersten isolierenden Films mittels Ätzen, um ein Kontaktfenster zu formen, durch das ein vorgegebener Bereich des ersten Zwischenkontakts freigelegt wird; Bilden eines selektiven zweiten Zwischenkontakts auf dem freigelegten Bereich des ersten Zwischenkontakts; und Entfernen des ersten isolierenden Films. - Verfahren zum Herstellen eines Kontakts in einer Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass der erste Zwischenkontakt (
205 ) ein Siliziumfilm ist. - Verfahren zum Herstellen eines Kontakts in einer Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeichnet, dass das Kontaktmaterial (
210 ) aus einer Gruppe ausgewählt wird, die aus Wolfram (W), Wolframsilizid (WSi2) und Polysilizium besteht. - Verfahren zum Herstellen eines Kontakts in einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Schritt des Vorsehens des zweiten Zwischenkontakts umfasst: Bilden eines photoempfindlichen Films (
211 ) auf der gesamten, resultierenden, freigelegten Fläche; Entfernen eines bestimmten Bereichs des photoempfindlichen Films, um ein Kontaktfenster zu bilden, durch das ein vorgegebener Bereich des ersten Zwischenkontakts kontaktiert wird; Abscheiden eines zweiten Zwischenkontakts (212 ) mit einer niedrigen Abscheidungsrate über der resultierenden Struktur, um an den Stufenbereichen des Kontaktfensters diskontinuierliche Bereiche des zweiten Zwischenkontakts zu bilden; und Entfernen des photoempfindlichen Films, wobei der darauf geformte zweite Zwischenkontakt gleichzeitig entfernt wird. - Verfahren zum Herstellen eines Kontakts in einer Halbleitervorrichtung nach Ansprach
1 , dadurch gekennzeichnet, dass der zweite Zwischenkontakt (207 ,212 ) ausgewählt wird aus einer Gruppe die besteht aus: Aluminium- (Al) Film, Aluminium-Titan-Aluminium (Al-Ti-Al) Film, Aluminium-Kupfer (Al-Cu) Film, Wolfram- (W) Film, Titan (Ti) Film und Titannitrid- (TiN) Film.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR93021960A KR970007819B1 (en) | 1993-10-21 | 1993-10-21 | Contact forming method of semiconductor device |
KR93-21960 | 1993-10-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4437761A1 DE4437761A1 (de) | 1995-04-27 |
DE4437761B4 true DE4437761B4 (de) | 2005-12-22 |
Family
ID=19366328
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4437761A Expired - Fee Related DE4437761B4 (de) | 1993-10-21 | 1994-10-21 | Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US5527738A (de) |
JP (1) | JP2577196B2 (de) |
KR (1) | KR970007819B1 (de) |
DE (1) | DE4437761B4 (de) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6214727B1 (en) | 1997-02-11 | 2001-04-10 | Micron Technology, Inc. | Conductive electrical contacts, capacitors, DRAMs, and integrated circuitry, and methods of forming conductive electrical contacts, capacitors, DRAMs, and integrated circuitry |
JPH10242420A (ja) * | 1997-02-27 | 1998-09-11 | Toshiba Corp | 半導体装置およびその製造方法 |
US6080666A (en) * | 1999-03-23 | 2000-06-27 | United Microelectronics Corp. | Method for increasing landing pad area |
US6372640B1 (en) * | 2001-07-31 | 2002-04-16 | Macronix International Co., Ltd. | Method of locally forming metal silicide layers |
US6482738B1 (en) * | 2001-11-30 | 2002-11-19 | Macronix International Co., Ltd. | Method of locally forming metal silicide layers |
DE10212914A1 (de) * | 2002-03-22 | 2003-10-16 | Infineon Technologies Ag | Herstellungsverfahren für einen Kontakt in einer Halbleiterstruktur und entsprechender Kontakt |
CN1301547C (zh) * | 2003-12-10 | 2007-02-21 | 南亚科技股份有限公司 | 形成位元线接触窗的方法 |
TWI355042B (en) * | 2007-04-27 | 2011-12-21 | Nanya Technology Corp | Method for forming bit-line contact plug and trans |
KR101033347B1 (ko) * | 2008-10-14 | 2011-05-09 | 주식회사 동부하이텍 | 이미지센서의 제조방법 |
WO2020195992A1 (ja) * | 2019-03-28 | 2020-10-01 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
KR102670879B1 (ko) * | 2022-03-24 | 2024-05-29 | 황구연 | 하부 개폐형 혼합기 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1986007491A1 (en) * | 1985-06-12 | 1986-12-18 | Ncr Corporation | Process for forming contacts and interconnects for integrated circuits |
US4962060A (en) * | 1987-03-10 | 1990-10-09 | Advanced Micro Devices, Inc. | Making a high speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism |
GB2233494A (en) * | 1989-06-26 | 1991-01-09 | Philips Nv | Providing an electrode on a semiconductor device |
US5019527A (en) * | 1989-08-11 | 1991-05-28 | Kabushiki Kaisha Toshiba | Method of manufacturing non-volatile semiconductor memories, in which selective removal of field oxidation film for forming source region and self-adjusted treatment for forming contact portion are simultaneously performed |
EP0529717A2 (de) * | 1991-08-23 | 1993-03-03 | Koninklijke Philips Electronics N.V. | Verfahren zum Herstellen einer Halbleiteranordnung mit überlappenden Kontakten |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5331116A (en) * | 1992-04-30 | 1994-07-19 | Sgs-Thomson Microelectronics, Inc. | Structure and method for forming contact structures in integrated circuits |
-
1993
- 1993-10-21 KR KR93021960A patent/KR970007819B1/ko not_active IP Right Cessation
-
1994
- 1994-10-19 JP JP6253097A patent/JP2577196B2/ja not_active Expired - Fee Related
- 1994-10-21 US US08/326,871 patent/US5527738A/en not_active Expired - Lifetime
- 1994-10-21 DE DE4437761A patent/DE4437761B4/de not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1986007491A1 (en) * | 1985-06-12 | 1986-12-18 | Ncr Corporation | Process for forming contacts and interconnects for integrated circuits |
US4962060A (en) * | 1987-03-10 | 1990-10-09 | Advanced Micro Devices, Inc. | Making a high speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism |
GB2233494A (en) * | 1989-06-26 | 1991-01-09 | Philips Nv | Providing an electrode on a semiconductor device |
US5019527A (en) * | 1989-08-11 | 1991-05-28 | Kabushiki Kaisha Toshiba | Method of manufacturing non-volatile semiconductor memories, in which selective removal of field oxidation film for forming source region and self-adjusted treatment for forming contact portion are simultaneously performed |
EP0529717A2 (de) * | 1991-08-23 | 1993-03-03 | Koninklijke Philips Electronics N.V. | Verfahren zum Herstellen einer Halbleiteranordnung mit überlappenden Kontakten |
Also Published As
Publication number | Publication date |
---|---|
US5527738A (en) | 1996-06-18 |
KR970007819B1 (en) | 1997-05-17 |
DE4437761A1 (de) | 1995-04-27 |
JPH07201995A (ja) | 1995-08-04 |
KR950012601A (ko) | 1995-05-16 |
JP2577196B2 (ja) | 1997-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69211093T2 (de) | Verfahren zur Herstellung einer integrierten Schaltung mit selbstjustierten Kontakten zwischen eng beabstandeten Strukturen | |
DE19638684C2 (de) | Halbleitervorrichtung mit einem Kontaktloch | |
DE19750918B4 (de) | Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren | |
DE4220497A1 (de) | Halbleiterspeicherbauelement und verfahren zu dessen herstellung | |
DE4316503C2 (de) | Verfahren zur Herstellung von Speicherzellen mit verdeckten Bitleitern | |
DE4028488A1 (de) | Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung | |
DE3513034A1 (de) | Halbleitervorrichtung | |
DE4437761B4 (de) | Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung | |
DE102004007244B4 (de) | Verfahren zur Bildung einer Leiterbahn mittels eines Damascene-Verfahrens unter Verwendung einer aus Kontakten gebildeten Hartmaske | |
DE4203565C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE3931127C2 (de) | Verfahren zum Herstellen einer Halbleitereinrichtung | |
DE69030433T2 (de) | Herstellungsmethode für Halbleiterspeicher | |
DE19531602C2 (de) | Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren | |
DE4312468A1 (de) | Dynamische Speicherzelle mit wahlfreiem Zugriff und Verfahren zu ihrer Herstellung | |
DE69030946T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung | |
DE10314595B4 (de) | Verfahren zur Herstellung von Transistoren unterschiedlichen Leitungstyps und unterschiedlicher Packungsdichte in einem Halbleitersubstrat | |
DE4120592C2 (de) | Halbleitereinrichtung und Verfahren zu deren Herstellung | |
DE19817129A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE19503389C2 (de) | Verfahren zur Herstellung eines Kontaktes in einer Halbleitervorrichtung | |
EP0651433B1 (de) | Verfahren zur Herstellung eines Kontaktlochs zu einem dotierten Bereich | |
DE10008683B4 (de) | Halbleitervorrichtung und zugehöriges Herstellungsverfahren | |
DE102005024944B3 (de) | Kontaktstruktur für einen Stack-DRAM-Speicherkondensator | |
DE69731802T2 (de) | Halbleiter-Speicherbauteil | |
DE4426364B4 (de) | Halbleiterbauelement mit einem selbstjustiertangeordneten Kontakt und Verfahren zu seiner Herstellung | |
DE10219361B4 (de) | Ein Halbleiterelement mit einer verbesserten lokalen Verbindungsstruktur und ein Verfahren zur Herstellung eines derartigen Elements |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20140501 |