DE4437761A1 - Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung - Google Patents

Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung

Info

Publication number
DE4437761A1
DE4437761A1 DE4437761A DE4437761A DE4437761A1 DE 4437761 A1 DE4437761 A1 DE 4437761A1 DE 4437761 A DE4437761 A DE 4437761A DE 4437761 A DE4437761 A DE 4437761A DE 4437761 A1 DE4437761 A1 DE 4437761A1
Authority
DE
Germany
Prior art keywords
contact
film
intermediate contact
semiconductor device
conductive film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4437761A
Other languages
English (en)
Other versions
DE4437761B4 (de
Inventor
Yo Hwan Koh
Chan Kwang Park
Seong Min Hwang
Kwang Myoung Rho
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE4437761A1 publication Critical patent/DE4437761A1/de
Application granted granted Critical
Publication of DE4437761B4 publication Critical patent/DE4437761B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die vorliegende Erfindung bezieht sich im allgemeinen auf Verfahren zum Bilden von Kontakten in einer Halbleiter­ vorrichtung, über die Vorrichtungen miteinander verbunden werden, und insbesondere auf Verfahren zum Bilden von Kontak­ ten in einer Halbleitervorrichtung, die in der Lage sind, ge­ nügend Spiel zu lassen, um einen Kurzschluß zwischen leiten­ den Schichten zu verhindern.
Eine Zunahme der Integrationsgrades in Halbleitervor­ richtungen ist üblicherweise mit einer Reduktion der Fläche für eine Einheitszelle verbunden, was zu einer Verringerung der Größe der auf dem Halbleitersubstrat gebildeten Kontakte führt. Dies verringert den Abstand zwischen in einer Halb­ leitervorrichtung geformten elektrischen Leitern. Bei einer Zunahme des Integrationsgrades ist es daher unbedingt erfor­ derlich, eine Technologie zu entwickeln, die in der Lage ist, Kontakte zu bilden und zugleich auch eine Isolation zwischen den elektrischen Leitern sicherzustellen.
Insbesondere beim Herstellen von Kontakten für Bitleitungen und/oder Ladungsspeicherelektroden zwischen Gateelektroden oder zwischen Wortleitungen in einer hochinte­ grierten DRAM-Zelle besteht ein zunehmender Bedarf für eine Technologie, die zwischen der Bitleitung oder der Ladungs­ speicherelektrode und der Gateelektrode oder der Wortleitung gebildete Kurzschlüsse verhindert und genügend Spielraum läßt.
Um den Hintergrund der vorliegenden Erfindung besser zu verstehen, wird eine Beschreibung eines herkömmlichen Verfah­ rens zur Kontaktherstellung und der damit verbundenen Probleme unter Bezugnahme auf die Fig. 4A bis 4C gegeben.
Zunächst werden auf ein Siliziumsubstrat, wie in Fig. 4A gezeigt, Gateisolationsfilme 20, Gateelektroden 2, erste iso­ lierende Filme 3 und Abstandsisolationsfilme 4 gebildet. Da­ nach wird die erhaltene Struktur der Fig. 4A einer Planarisierung unterworfen, indem sie mit einem Plana­ risierungsfilm 13 und einem isolierenden Film bedeckt wird, der dann mit einer Maske in einer vorgegebenen Fläche geöff­ net wird, um ein Kontaktloch zwischen den Elektroden 2 zu bilden, wonach die Abscheidung eines leitfähigen Films über dem Kontaktloch erfolgt, um einen Kontakt zu bilden, wie in Fig. 4B gezeigt.
Jedoch kann dieses herkömmliche Verfahren leicht zu Schwierigkeiten führen. Zum Beispiel wird der Abstand zwi­ schen den Gateelektroden 2 in einer hoch integrierten Halb­ leitervorrichtung verkürzt, was den Spielraum für den Masken­ schritt verringert. Mit anderen Worten kann als Ergebnis der Durchführung des Maskenschrittes zur Herstellung des Kontaktlochs nach der Abscheidung des Planarisierungsfilms 13 der Kontakt einen Kurzschluß mit der Gateelektrode bilden, wie in Fig. 4C gezeigt.
Es ist daher eine Aufgabe der vorliegenden Erfindung, die oben, im Stand der Technik angetroffenen Probleme zu überwinden und ein Verfahren zum Erzeugen eines Kontaktes in einer Halbleitervorrichtung zur Verfügung zu stellen, das da­ durch gekennzeichnet ist, daß es Mehrfach-Zwischenkontakte verwendet, wodurch genügend Spielraum sichergestellt wird, um die Erzeugung eines Kurzschlusses zu verhindern.
Diese und weitere Aufgaben werden durch das in den bei­ gefügten Patentansprüchen definierte Verfahren nach der vor­ liegenden Erfindung gelöst.
Entsprechend der vorliegenden Erfindung wird die obige Aufgabe gelöst durch ein Verfahren zum Herstellen eines Kon­ takts in einer Halbleitervorrichtung, wobei ein Kontaktmate­ rial in einem Bereich eines ersten leitfähigen Films zwischen zweiten leitfähigen Filmstrukturen kontaktiert wird, die von dem ersten leitfähigen Film isoliert sind und nahe beieinan­ der liegen, wobei das Verfahren folgende Verfahrensschritte umfaßt: selbstausgerichtetes Kontaktieren des ersten leit­ fähigen Films mit einem ersten Zwischenkontakt, der durch die zweite leitfähige Filmstruktur geht; Kontaktieren eines zwei­ ten Zwischenkontakts mit einem vorgegebenen Bereich des er­ sten Zwischenkontakts; Bilden eines Abstandelements aus leitfähigem Film an einer Seitenwand des zweiten Zwischen­ kontakts, wobei der Zwischenkontakt strukturiert ist; und Ab­ scheiden des Kontaktmaterials auf dem Zwischenkontakt.
Die obigen und weitere Aufgaben und Vorteile der vorlie­ genden Erfindung werden deutlicher durch eine Detailbeschrei­ bung des bevorzugten Ausführungsbeispiels der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen.
Die Fig. 1A bis 1G sind schematische Querschnitte, die ein Verfahren zur Herstellung eines Kontaktes entspre­ chend einem Ausführungsbeispiel der vorliegenden Erfindung zeigen.
Fig. 2 ist ein schematischer Querschnitt, der zum Teil ein Verfahren zur Herstellung eines Kontaktes entsprechend einem weiteren Ausführungsbeispiel der vorliegenden Erfindung zeigt.
Die Fig. 3A bis 3C sind schematische Querschnitte, die zum Teil ein Verfahren zur Herstellung eines Kontaktes entsprechend einem weiteren Ausführungsbeispiel der vorlie­ genden Erfindung zeigen.
Die Fig. 4A bis 4C sind schematische Querschnitte, die ein herkömmliches Verfahren zur Herstellung eines Kontak­ tes in einer Halbleitervorrichtung zeigen.
Die vorliegende Erfindung betrifft eine Technologie, die in der Lage ist, die Kontakte für eine Bitleitung und/oder eine Ladungsspeicherelektrode zwischen Gateelektroden in ei­ ner Halbleitervorrichtung zu formen und auch für ausreichend Spielraum zu sorgen, um Kurzschlüsse zwischen den Kontakten und den Gates zu verhindern.
Die Anwendung der bevorzugten Ausführungsbeispiele der vorliegenden Erfindung wird am besten unter Bezugnahme auf die beigefügten Zeichnungen verstanden, in denen gleiche Be­ zugszeichen für gleiche oder entsprechende Teile verwendet werden.
In den Fig. 1A bis 1G wird zunächst ein Verfahren entsprechend einem Ausführungsbeispiel der vorliegenden Er­ findung gezeigt.
In Fig. 1A ist eine typische MOSFET-Struktur einer Halb­ leitervorrichtung mit einem Siliziumsubstrat 201, bedeckt mit einer Gateelektrodenstruktur 202, die durch verschiedene iso­ lierende Filme 220 abgeschirmt wird, einem ersten isolieren­ den Film und einem isolierenden Abstandsfilm 204, gezeigt. Der isolierende Abstandsfilm 204 wird durch Abscheiden einer isolierenden Schicht und Ätzen der isolierenden Schicht ge­ formt. Beim Ätzen wird ein Bereich des Siliziumsubstrats freigelegt, der später ein aktiver Bereich wird.
Fig. 1B zeigt ein Querschnitt der Halbleitervorrichtung nachdem die MOSFET-Struktur vollständig mit einem ersten Siliziumfilm 205 bedeckt ist, der mit dem freigelegten Be­ reich des Siliziumsubstrats 201 selbstausrichtend in Kontakt steht, gefolgt von einer Planarisierung mit einem zweiten isolierenden Film 206.
Fig. 1C zeigt einen Querschnitt der Halbleitervorrich­ tung nach dem Ätzen des zweiten isolierenden Films 206 mit einer vorgegebenen Maske zum Freilegen eines vorgegebenen Be­ reichs des ersten Siliziumfilms 205, gefolgt von einer Ab­ scheidung eines selektiven Metallfilms 207 auf dem freigeleg­ ten Bereich des ersten Siliziumfilms 205. Die in diesem Schritt verwendete Maske besitzt unabhängig von der Breite der Kontaktfläche einen vorgegebenen Spielraum. Das bedeutet, daß die Maske entsprechend der vorliegenden Erfindung selbst in einer hochintegrierten Halbleitervorrichtung einen be­ trächtlichen Spielraum haben kann.
Als selektiver Metallfilm 207, der auf dem ersten Siliziumfilm 205 abgeschieden wird, wird Wolfram (W) verwen­ det, das selektiv nur auf einem Siliziumfilm geformt wird. Alternativ kann ein Silizidfilm, wie etwa Wolframsilizid (WSi₂) oder ein anderer leitfähiger Film, wie etwa Poly­ silizium, auf der freigelegten Fläche 230 des ersten Sili­ ziumfilms 205 gebildet werden.
Fig. 1D zeigt einen Querschnitt der Halbleitervorrich­ tung nach dem Entfernen des zweiten isolierenden Films 206 und dem Ätzen des ersten Siliziumfilms 205, wobei der selektive Metallfilm 207 als Ätzstopper dient, gefolgt von der Abscheidung eines zweiten Siliziumfilms 208.
Fig. 1E zeigt einen Querschnitt der Halbleitervorrichtung nach einer anisotropen Trockenätzung des zweiten Siliziumfilms 208 zum Erzeugen eine Siliziumfilm- Abstandelements 208′, das zur Sicherstellung des Spielraums eine wichtige Rolle spielt. Wie in dieser Figur gezeigt, fügt es seine Breite m zu dem zum Ausführen eines späteren Masken­ schritts nutzbaren Spielraum hinzu.
Fig. 1F zeigt einen Querschnitt der Halbleitervorrich­ tung nach dem Bilden eines dritten isolierenden Films 209 über die gesamte erhaltene Struktur und anschließendem Ätzen zum Erzeugen eines Kontaktfensters 240 über dem selektiven Metallfilm 207. Das Ätzen des dritten isolierenden Films 209 wird unter Verwendung derselben Maske wie beim Ätzen des zweiten isolierenden Films 206 mit ausreichendem Spiel durch­ geführt.
Fig. 1G zeigt einen Querschnitt der Halbleitervorrich­ tung nach dem Bilden eines Polysilizium- oder Metallfilms 210 über die gesamte resultierende Struktur der Fig. 1F und an­ schließendem Ätzen mit einer vorgegebenen Maske auf eine Weise, daß er über dem Kontaktfenster 240 erhalten bleibt. Wie in dieser Figur gezeigt, ist der resultierende Kontakt frei von Kurzschlüssen mit dem Gate und kann mit einem Spiel­ raum so groß wie die Breite des Siliziumfilm-Abstandelements 208′ geformt werden.
In Fig. 2 ist zum Teil ein Verfahren nach einem weiteren Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Die in dieser Figur gezeigten Schritte ersetzen die in Fig. 1D gezeigten. Also nach den Schritten der Fig. 1C wird der zweite isolierende Film 206 entfernt, und dann wird insgesamt ein zweiter Siliziumfilm 208 abgeschieden, ohne daß der erste Siliziumfilm 205 einer Ätzung unterworfen wird. Entsprechend diesem weiteren Ausführungsbeispiel der vorliegenden Erfin­ dung werden die weiteren Schritte zur Herstellung des Kontak­ tes auf die gleiche Weise wie in den Fig. 1E bis 1G ge­ zeigt durchgeführt, außer daß der zweite Siliziumfilm 208 einer anisotropen Trockenätzung unterworfen wird, um ein Siliziumfilm-Abstandselement 208′ an einer Seitenwand des selektiven Metallfilms 207 zu bilden, und dann der resultierende, freigelegte Bereich des ersten Siliziumfilms 205 durch Ätzen entfernt wird.
In den Fig. 3A bis 3C ist teilweise ein Verfahren nach einem weiteren Ausführungsbeispiel der vorliegenden Er­ findung gezeigt.
Zunächst ist Fig. 3A identisch mit Fig. 1B, außer daß ein photoempfindlicher Film 211 anstelle des zweiten isolie­ renden Films 20 geformt wird.
Fig. 3B zeigt einen Querschnitt nach dem Ätzen des pho­ toempfindlichen Films durch eine vorgegebene Maske zum Frei­ legen eines Bereichs des ersten Siliziumfilms 205, gefolgt von der Bildung eines Metallfilms 212 auf der resultierenden Struktur. Zu diesem Zeitpunkt ist der erste, auf der freige­ legten Fläche des ersten Siliziumfilms 205 geformte Metall­ film nicht dem auf dem photoempfindlichen Film 211 geformten verbunden. Mit anderen Worten ist der Metallfilm 212 in den Stufenbereichen des Kontaktfensters diskontinuierlich. Zum Erzeugen dieser Diskontinuität wird ein Metall mit einer ge­ ringen Abscheidungsrate verwendet, wie etwa Aluminium (Al), Aluminium-Titan-Aluminium (Al-Ti-Al), Aluminium-Kupfer (Al- Cu), Wolfram (W), Titan (Ti) und Titannitrid (TiN).
Fig. 3C zeigt einen Querschnitt nach dem Durchführen ei­ nes Lift-Off-Schrittes. Beim Entfernen des verbleibenden pho­ toempfindlichen Films 211 entfernt der Lift-Off-Schritt nur den auf dem verbleibenden, photoempfindlichen Film geformten Metallfilm 212, wobei der auf der freigelegten Fläche des er­ sten Siliziumfilms 205 geformte Metallfilm 212 verbleibt.
In diesem Ausführungsbeispiel sind die nachfolgenden Verfahrensschritte dieselben wie die in den Fig. 1D bis 1G gezeigten.
Wie hiervor beschrieben, ist die vorliegende Erfindung dadurch gekennzeichnet, daß ein erster Zwischenkontakt selbstausgerichtet geformt wird und dann ein zweiter Zwi­ schenkontakt mit ausreichendem Spielraum geformt wird. Die Verfahren nach der vorliegenden Erfindung können für die Kon­ takte der Bitleitungen und der Ladungsspeicherelektroden ver­ wendet werden. Zusätzlich können sie verhindern, daß der Kon­ takt selbst in einer hochintegrierten Halbleitervorrichtung mit einem sehr geringen Abstand zwischen den Gateelektroden einen Kurzschluß mit der Gateelektrode bildet. Folglich kön­ nen die erfindungsgemäßen Verfahren eine beachtliche Verbes­ serung beim Produktionsertrag und beim Integrationsgrad brin­ gen.
Weitere Merkmale, Vorteile und Ausführungsformen der hierin offengelegten Erfindung sind dem Fachmann nach Lesen der vorstehenden Offenlegung offensichtlich. Daher können, auch wenn bestimmte Ausführungsformen der Erfindung im Detail beschrieben worden sind, Änderungen und Abweichungen von die­ sen Ausführungsformen ausgeführt werden, ohne vom Wesen und Umfang der hierin beschriebenen und beanspruchten Erfindung abzuweichen.

Claims (6)

1. Verfahren zum Herstellen eines Kontakts in einer Halbleitervorrichtung, wobei ein Kontaktmaterial in einem Be­ reich eines ersten leitfähigen Films zwischen zweiten leitfähigen Filmstrukturen kontaktiert wird, die von dem er­ sten leitfähigen Film isoliert sind und nahe beieinander lie­ gen, dadurch gekennzeichnet, daß das Verfahren folgende Ver­ fahrensschritte umfaßt:
selbstausgerichtetes Kontaktieren des ersten leitfähigen Films mit einem ersten Zwischenkontakt (205), der durch die zweite leitfähige Filmstruktur (202) geht;
Kontaktieren eines zweiten Zwischenkontakts (207) mit einem vorgegebenen Bereich des ersten Zwischenkontakts;
Bilden eines Abstandelements (208′) aus leitfähigem Film an einer Seitenwand des zweiten Zwischenkontakts, wobei der Zwischenkontakt strukturiert ist; und
Bilden des Kontaktmaterials (210) auf dem Zwischenkon­ takt.
2. Verfahren zum Herstellen eines Kontakts in einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeich­ net, daß der Kontaktierungsschritt des zweiten Zwischenkon­ takts umfaßt:
Bilden eines ersten isolierenden Films (206) über die gesamte, resultierende, freigelegte Fläche;
Öffnen eines vorgegebenen Bereichs des ersten isolieren­ den Films mittels Ätzen, um ein Kontaktfenster zu formen, durch das ein vorgegebener Bereich des ersten Zwischenkon­ takts freigelegt wird;
Bilden eines selektiven zweiten Zwischenkontakts auf dem freigelegten Bereich des ersten Zwischenkontakts; und
Entfernen des ersten isolierenden Films.
3. Verfahren zum Herstellen eines Kontakts in einer Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeich­ net, daß der erste Zwischenkontakt ein Siliziumfilm ist.
4. Verfahren zum Herstellen eines Kontakts in einer Halbleitervorrichtung nach Anspruch 3, dadurch gekennzeich­ net, daß das zweite Kontaktmaterial aus einer Gruppe ausge­ wählt wird, die aus Wolfram (W), Wolframsilizid (WSi₂) und Polysilizium besteht.
5. Verfahren zum Herstellen eines Kontakts in einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeich­ net, daß der Kontaktierungsschritt des zweiten Zwischenkon­ takts umfaßt:
Bilden eines photoempfindlichen Films (211) auf der ge­ samten, resultierenden, freigelegten Fläche;
Entfernen eines bestimmten Bereichs des photoempfindli­ chen Films, um ein Kontaktfenster zu bilden, durch das ein vorgegebener Bereich des ersten Zwischenkontakts kontaktiert wird;
Abscheiden eines zweiten Zwischenkontakts (212) mit ei­ ner niedrigen Abscheidungsrate über der resultierenden Struk­ tur, um an den Stufenbereichen des Kontaktfensters diskontinuierliche Bereiche des zweiten Zwischenkontakts zu bilden; und
Entfernen des photoempfindlichen Films, wobei der darauf geformte zweite Zwischenkontakt gleichzeitig entfernt wird.
6. Verfahren zum Herstellen eines Kontakts in einer Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeich­ net, daß der zweite Zwischenkontakt ausgewählt wird aus einer Gruppe die besteht aus: Aluminium- (Al) Film, Alumi­ nium-Titan-Aluminium- (Al-Ti-Al) Film, Aluminium-Kupfer- (Al­ cu) Film, Wolfram- (W) Film, Titan- (Ti) Film und Titan­ nitrid- (TiN) Film.
DE4437761A 1993-10-21 1994-10-21 Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung Expired - Fee Related DE4437761B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR93021960A KR970007819B1 (en) 1993-10-21 1993-10-21 Contact forming method of semiconductor device
KR93-21960 1993-10-21

Publications (2)

Publication Number Publication Date
DE4437761A1 true DE4437761A1 (de) 1995-04-27
DE4437761B4 DE4437761B4 (de) 2005-12-22

Family

ID=19366328

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4437761A Expired - Fee Related DE4437761B4 (de) 1993-10-21 1994-10-21 Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US5527738A (de)
JP (1) JP2577196B2 (de)
KR (1) KR970007819B1 (de)
DE (1) DE4437761B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10212914A1 (de) * 2002-03-22 2003-10-16 Infineon Technologies Ag Herstellungsverfahren für einen Kontakt in einer Halbleiterstruktur und entsprechender Kontakt

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6214727B1 (en) * 1997-02-11 2001-04-10 Micron Technology, Inc. Conductive electrical contacts, capacitors, DRAMs, and integrated circuitry, and methods of forming conductive electrical contacts, capacitors, DRAMs, and integrated circuitry
JPH10242420A (ja) * 1997-02-27 1998-09-11 Toshiba Corp 半導体装置およびその製造方法
US6080666A (en) * 1999-03-23 2000-06-27 United Microelectronics Corp. Method for increasing landing pad area
US6372640B1 (en) * 2001-07-31 2002-04-16 Macronix International Co., Ltd. Method of locally forming metal silicide layers
US6482738B1 (en) * 2001-11-30 2002-11-19 Macronix International Co., Ltd. Method of locally forming metal silicide layers
CN1301547C (zh) * 2003-12-10 2007-02-21 南亚科技股份有限公司 形成位元线接触窗的方法
TWI355042B (en) * 2007-04-27 2011-12-21 Nanya Technology Corp Method for forming bit-line contact plug and trans
KR101033347B1 (ko) * 2008-10-14 2011-05-09 주식회사 동부하이텍 이미지센서의 제조방법
KR20210144776A (ko) * 2019-03-28 2021-11-30 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4648175A (en) * 1985-06-12 1987-03-10 Ncr Corporation Use of selectively deposited tungsten for contact formation and shunting metallization
US4962060A (en) * 1987-03-10 1990-10-09 Advanced Micro Devices, Inc. Making a high speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism
GB2233494A (en) * 1989-06-26 1991-01-09 Philips Nv Providing an electrode on a semiconductor device
JPH0783066B2 (ja) * 1989-08-11 1995-09-06 株式会社東芝 半導体装置の製造方法
EP0529717A3 (en) * 1991-08-23 1993-09-22 N.V. Philips' Gloeilampenfabrieken Method of manufacturing a semiconductor device having overlapping contacts
US5331116A (en) * 1992-04-30 1994-07-19 Sgs-Thomson Microelectronics, Inc. Structure and method for forming contact structures in integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10212914A1 (de) * 2002-03-22 2003-10-16 Infineon Technologies Ag Herstellungsverfahren für einen Kontakt in einer Halbleiterstruktur und entsprechender Kontakt

Also Published As

Publication number Publication date
DE4437761B4 (de) 2005-12-22
KR950012601A (ko) 1995-05-16
JPH07201995A (ja) 1995-08-04
KR970007819B1 (en) 1997-05-17
JP2577196B2 (ja) 1997-01-29
US5527738A (en) 1996-06-18

Similar Documents

Publication Publication Date Title
DE2703957C2 (de) FET-Ein-Element-Speicherzelle und Verfahren zu ihrerHerstellung
DE19638684C2 (de) Halbleitervorrichtung mit einem Kontaktloch
DE4447229C2 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE4201506C2 (de) Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur
DE3513034C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3834241A1 (de) Halbleitereinrichtung
WO2000001010A2 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2916364A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE4316503A1 (de) Verfahren zur Herstellung einer beerdigten Bitleiteranordnung von Speicherzellen
DE4445796A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE19919939B4 (de) Verfahren zur Bildung von elektrisch leitenden Leitungen in integrierten Speicherschaltungen unter Verwendung von selbstjustierenden Silicid-Sperrschichten
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE4437761A1 (de) Verfahren zum Bilden eines Kontakts in einer Halbleitervorrichtung
DE3543937C2 (de)
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE19726069B4 (de) Halbleitereinrichtung mit einer unteren und einer oberen Elektrode und zugehöriges Herstellungsverfahren
DE19708031A1 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung
DE3002741A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE3832641C2 (de)
DE60038611T2 (de) Verfahren zur herstellung von kondensator-über-bitleitung-speicherzellen
DE102007037925B3 (de) Metall-Oxid-Halbleiter-Struktur und Verfahren zum Bilden eines Bit-Leitung-Kontaktstöpsels
DE19817129A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE19503389C2 (de) Verfahren zur Herstellung eines Kontaktes in einer Halbleitervorrichtung
DE2818525A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140501