DE19708031A1

DE19708031A1 - Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung

Info

Publication number: DE19708031A1
Application number: DE19708031A
Authority: DE
Inventors: Yoshiyuki Kawazu; Susumu Miyagi
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 1996-09-04
Filing date: 1997-02-27
Publication date: 1998-03-05
Anticipated expiration: 2017-02-28
Also published as: KR19980024126A; TW337034B; US5966602A; KR100335972B1; CN1134054C; DE19708031B4; JPH1079495A; FR2753004A1; CN1175791A; FR2753004B1; JP3548834B2

Description

Die Erfindung betrifft einen nichtflüchtigen Halbleiterspeicher mit vielen Speicher zellen, die jede mit einem schwebenden Gate und einem Steuer-Gate versehen sind, und ein Verfahren zu dessen Herstellung.

Im Stand der Technik gibt es nichtflüchtige Halbleiterspeicher, bei denen Transi storen (Speicherzellen), jeder mit einem schwebenden Gate und einem Steu er-Gate, in einer Matrix angeordnet sind. So ein nichtflüchtiger Halbleiterspeicher ist mit vielen Source-Leitungen versehen, die jede elektrisch mit Source-Bereichen von Transistoren verbunden sind, die zu der gleichen Reihe gehören. Außerdem ist er mit vielen Bitleitungen versehen, die jede elektrisch mit Drain-Bereichen von Transistoren verbunden sind, die zu der gleichen Spalte gehören. Ferner ist er mit vielen Wortleitungen versehen, die jede das schwebende Gate und das Steu er-Gate der Transistoren enthalten, die zu der gleichen Reihe gehören.

Ein nichtflüchtiger Halbleiterspeicher wie dieser wird konventionell nach dem folgenden Verfahren hergestellt.

Zuerst werden auf der gesamten Oberfläche eines Siliziumsubstrates (Si-Wafer) eine Unterbau-Oxidschicht (SiO₂-Schicht) und eine Siliziumnitridschicht (Si₃Ni₄- Schicht) gebildet. Nachfolgend wird unter Verwendung von Lithographie auf der Siliziumnitridschicht ein Resist-Muster gebildet, das nur Gebiete bedeckt, in denen Source-Leitungen und Transistoren geschaffen werden. Danach werden beginnend mit Ätzen mehrere Prozesse durchgeführt, wodurch Siliziumdioxid-Gebiete, d. h. Feldgebiete für eine Trennung zwischen Speicherzellen, auf Gebieten gebildet wer den, in denen keine Source-Leitungen und keine Speicherzellen gebildet werden.

Sobald die Struktur mit den Feldgebieten und einem Gebiet, in dem kein Silizium dioxid vorhanden ist (nachstehend aktives Gebiet genannt), auf der Oberfläche vollendet ist, wird die gesamte Oberfläche mit mehreren Schichten für Wortlei tungen wieder bedeckt. Danach wird durch Lithographie ein Resist-Muster zum Mustern der Schichten gebildet. Die Schichten werden dann unter Verwendung des Resist-Musters als Maske geätzt, wodurch die Wortleitungen gebildet werden.

Nach Bildung der Wortleitungen wird ein Dotierungsprozeß durchgeführt. Danach wird eine Zwischenisolierschicht gebildet, welche die gesamte Oberfläche bedeckt. Auf der Zwischenisolierschicht wird unter Verwendung von Lithographie ein Resist-Muster gebildet, das Gebiete mit Ausnahme der Drain-Bereiche bedeckt. Danach wird die Zwischenisolierschicht unter Verwendung des Resist-Musters als Maske geätzt, und es werden Löcher gebildet, welche die Drain-Bereiche erreichen (d. h. Drain-Kontaktlöcher). Anschließend wird ein leitendes Material (Al) auf der Oberfläche abgelagert, und das abgelagerte leitende Material wird gemustert, wodurch die Bitleitungen gebildet werden.

Man beachte, daß Einzelheiten des Herstellungsverfahrens eines nichtflüchtigen Halbleiterspeichers wie diesem beispielsweise der JP-A-64-77160 von 1989 entnommen werden können.

Wie oben angegeben, werden bei dem konventionellen nichtflüchtigen Halbleiter speicher sowohl die Wortleitungen als auch die Source-Leitungen unter Verwen dung von Resist-Mustern gebildet (Lithographie). Wenn daher ein nichtflüchtiger Halbleiterspeicher entworfen wird, der mit der obigen Struktur herzustellen ist, werden die Abstände zwischen den Wortleitungen und den Source-Leitungen unter Berücksichtigung der Ausrichtungsgenauigkeit der Fotomaske festgelegt. Daß heißt, die Abstände zwischen den Wortleitungen und den Source-Leitungen werden so ausgelegt, daß ein normal funktionierender nichtflüchtiger Halbleiter speicher erhalten werden kann, wenn das Resist-Muster in einer von der Stan dard-Position entfernten Position gebildet wird. Als Folge gibt es bei dem konventionel len nichtflüchtigen Halbleiterspeicher nutzlose Gebiete um die Source-Leitungen herum, die nicht zur Funktion des Speichers beitragen.

Bei dem konventionellen nichtflüchtigen Halbleiterspeicher wird auch bei der Bildung der Drain-Kontaktlöcher Lithographie verwendet. Wenn dabei die Drain-Kon taktlöcher die schwebenden Gates oder die Steuer-Gates der Wortleitungen direkt berühren, wird ein nichtflüchtiger Halbleiterspeicher hergestellt, der nicht normal funktioniert. Folglich wird der Entwurf in bezug auf die Drain-Kontaktlöcher ebenfalls unter Berücksichtigung der Ausrichtungsgenauigkeit der Fotomaske angefertigt. Als Folge gibt es bei dem konventionellen nichtflüchtigen Halbleiter speicher auch um die Drain-Kontaktlöcher herum nutzlose Gebiete ohne Wirkung für die Speicherfunktion.

Der Erfindung liegt die Aufgabe zugrunde, einen nichtflüchtigen Halbleiterspeicher, der kompakt hergestellt werden kann, und ein Verfahren zur Herstellung so eines nichtflüchtigen Halbleiterspeichers zu schaffen.

Diese Aufgabe wird gemäß der Erfindung durch einen im Anspruch 1 angegebenen nichtflüchtigen Halbleiterspeicher gelöst, der folgendes enthält: ein Halbleiter substrat, in dem Feldgebiete gebildet sind, viele Wortleitungen, die parallel auf dem Halbleitersubstrat gebildet sind, und Source-Leitungs-Gebiete, die jeweils als Source-Bereiche und Source-Leitungen wirken und die selbstausrichtend mit Paaren von zwei benachbarten Wortleitungen unter den vielen Wortleitungen gebildet sind.

Dieser nichtflüchtige Halbleiterspeicher gemäß der Erfindung enthält Source- Leitungs-Gebiete, die jeweils selbstausrichtend mit zwei benachbarten Wort leitungen gebildet sind und die als Source-Bereiche und Source-Leitungen zur Verbindung mit den Source-Bereichen wirken. Das heißt, dieser nichtflüchtige Halbleiterspeicher hat eine Struktur, bei welcher der Abstand zwischen den Source-Leitungen und den Wortleitungen festgelegt werden kann, ohne Fehler zu berücksichtigen, die durch Verwendung von Lithographie erzeugt werden. Dieser nichtflüchtige Halbleiterspeicher gemäß der Erfindung kann daher kompakt her gestellt werden.

Die oben genannte Aufgabe wird gemäß der Erfindung außerdem durch einen im Anspruch 2 angegebenen nichtflüchtigen Halbleiterspeicher gelöst, der folgendes enthält: ein Halbleitersubstrat, in dem Feldgebiete gebildet sind, viele Wortleitun gen, die parallel auf dem Halbleitersubstrat gebildet sind, Isolierschichten, die auf den vielen Wortleitungen gebildet sind, um Oberseiten und Seitenflächen nach Drain-Bereichen der vielen Wortleitungen hin abzudecken, und Drain-Kontakt löcher, die selbstausrichtend mit Paaren von zwei benachbarten Wortleitungen, in die Drain-Bereiche gelegt sind, unter den vielen Wortleitungen gebildet sind.

Dieser nichtflüchtige Halbleiterspeicher gemäß der Erfindung weist Wortleitungen, die mit Isolierschichten bedeckt sind, und Drain-Kontaktlöcher auf, die jeweils selbstausrichtend zwei benachbarten Wortleitungen gebildet sind. Das heißt, dieser nichtflüchtige Halbleiterspeicher hat eine Struktur, bei welcher der Abstand zwischen zwei benachbarten Wortleitungen, in die Drain-Bereiche gelegt sind, festgelegt werden kann, ohne Fehler zu berücksichtigen, die durch Verwendung von Lithographie erzeugt werden. Dieser nichtflüchtige Halbleiterspeicher gemäß der Erfindung kann daher ebenfalls kompakt hergestellt werden.

Zur Lösung der oben angegebenen Aufgabe werden bei einem im Anspruch 3 angegebenen ersten Verfahren zur Herstellung eines nichtflüchtigen Halbleiter speichers gemäß der Erfindung ein Verfahrensschritt zur Bildung von Oxid-Gebie ten, ein Verfahrensschritt zur Bildung von Wortleitungen, ein Verfahrensschritt zum Ätzen und ein Verfahrensschritt zur Bildung von Source-Gebieten in dieser Reihenfolge durchgeführt.

Im Verfahrensschritt zur Bildung von Oxid-Gebieten werden parallel viele Oxid-Ge biete in Bändern in einem Halbleitersubstrat gebildet. Im Verfahrensschritt zur Bildung von Wortleitungen werden viele Wortleitungen parallel und rechtwinklig zu den vielen Oxid-Gebieten auf dem Halbleitersubstrat gebildet, in dem im Verfah rensschritt zur Bildung von Oxid-Gebieten die vielen Oxid-Gebiete gebildet werden.

Im Verfahrensschritt zum Ätzen werden Oxide, die zwischen Paaren von zwei be nachbarten Wortleitungen vorhanden sind, in die Source-Bereiche gelegt werden, geätzt, wodurch aus den vielen im Verfahrensschritt zur Bildung von Oxid-Ge bieten gebildeten Oxid-Gebieten Feldgebiete erzeugt werden. Und im Verfahrens schritt zur Bildung von Source-Gebieten werden durch Dotieren von Fremdatomen in das Halbleitersubstrat Gebiete, die als Source-Bereiche und Source-Leitungen wirken, in Gebieten zwischen den Paaren gebildet.

Das heißt, bei diesem Herstellungsverfahren werden die Wortleitungen nicht nach Festlegung der Gebiete gebildet, in denen die Source-Leitungen gebildet werden, sondern nach Bildung der Wortleitungen werden die Source-Leitungen und die Ge biete, die als die Source-Gebiete wirken, selbstausrichtend mit den Wortleitungen gebildet. Nach diesem Herstellungsverfahren kann daher ein nichtflüchtiger Halb leiterspeicher hergestellt werden, der kein nutzloses Gebiet zwischen den Wort leitungen und den Source-Leitungen aufweist und folglich kompakt ist.

Man beachte, daß es bei der Herstellung eines nichtflüchtigen Halbleiterspeichers nach diesem Verfahren günstig ist, einen Verfahrensschritt zum Ätzen zu verwen den, in dem ein konisch zulaufendes Profil gebildet wird.

Bei einem im Anspruch 5 angegebenen zweiten Verfahren zur Herstellung eines nichtflüchtigen Halbleiterspeichers gemäß der Erfindung werden ein Verfahrens schritt zur Bildung von Wortleitungen, ein Verfahrensschritt zur Dotierung, ein Verfahrensschritt zur Bildung von Seitenwänden, ein Verfahrensschritt zur Bildung einer Ätzstopschicht, ein Verfahrensschritt zur Bildung eines Resist-Musters, ein Verfahrensschritt zur Bildung einer Zwischenisolierschicht, ein Verfahrensschritt zur Bildung von Drain-Kontaktlöchern und ein Verfahrensschritt zur Bildung von Bitleitungen in dieser Reihenfolge durchgeführt.

Im Verfahrensschritt zur Bildung von Wortleitungen werden viele Wortleitungen, die jede eine Isolierschicht aus einem ersten Isoliermaterial als obere Schicht aufweisen, parallel auf der Oberfläche des Halbleitersubstrates gebildet, auf der Feldgebiete gebildet werden. Im Verfahrensschritt zur Dotierung werden nach dem Verfahrensschritt zur Bildung von Wortleitungen Fremdatome in das Halbleiter substrat dotiert, um in Gebieten mit Ausnahme der Feldgebiete Source-Bereiche, Drain-Bereiche und Source-Leitungen zu erzeugen. Im Verfahrensschritt zur Bildung von Seitenwänden werden Seitenwände aus einem zweiten Isoliermaterial auf Seitenflächen nach den Drain-Bereichen der vielen Wortleitungen hin gebildet.

Im Verfahrensschritt zur Bildung einer Ätzstopschicht wird nach dem Verfahrens schritt zur Bildung von Seitenwänden eine Ätzstopschicht auf der gesamten Oberfläche des Halbleitersubstrates gebildet. Im Verfahrensschritt zur Bildung einer Zwischenisolierschicht wird auf der Ätzstopschicht eine Zwischenisolierschicht aus einem dritten Isoliermaterial gebildet, das sich von dem Material unterscheidet, das für die Ätzstopschicht verwendet wird. Im Verfahrensschritt zur Bildung eines Resist-Musters wird auf der Zwischenisolierschicht ein Resist-Muster gebildet, das in Gebieten, die den Drain-Bereichen entsprechen, Öffnungen aufweist.

Im Verfahrensschritt zur Bildung von Drain-Kontaktlöchern werden durch Ätzen der Zwischenisolierschicht unter Verwendung des Resist-Musters als Maske Drain-Kon taktlöcher gebildet. Im Verfahrensschritt zur Bildung von Bitleitungen werden durch Ablagern eines leitenden Materials auf der Zwischenisolierschicht, in der Drain-Kontaktlöcher gebildet werden, und durch Mustern des abgelagerten leiten den Materials Bitleitungen gebildet.

Somit wird bei diesem Herstellungsverfahren nach Bildung der Wortleitungen (schwebende Gates und Steuer-Gates), die mit dem ersten und dem zweiten Isoliermaterial bedeckt sind, eine Ätzstopschicht gebildet, welche die Oberfläche der Wortleitungen bedeckt. Danach wird auf der Ätzstopschicht eine Zwischen isolierschicht aus einem dritten Isoliermaterial gebildet, das sich von dem für die Ätzstopschicht verwendeten Material unterscheidet. Danach werden durch Ätzen der Zwischenschicht und der Ätzstopschicht über den Drain-Bereichen Drain-Kon taktlöcher geschnitten.

Das heißt, bei diesem Herstellungsverfahren wird jedes Drain-Kontaktloch selbst ausrichtend mit zwei benachbarten Wortleitungen gebildet, die mit Isoliermateria lien bedeckt sind. Nach diesem Herstellungsverfahren kann daher ein nichtflüch tiger Halbleiterspeicher hergestellt werden, der kein nutzloses Gebiet zwischen den Wortleitungen und den Drain-Kontaktlöchern aufweist und folglich kompakt ist.

Bei einem im Anspruch 6 angegebenen dritten Verfahren zur Herstellung eines nichtflüchtigen Halbleiterspeichers gemäß der Erfindung werden ein Verfahrens schritt zur Bildung von Wortleitungen, ein Verfahrensschritt zur Dotierung, ein Verfahrensschritt zur Bildung von Seitenwänden, ein Verfahrensschritt zur Bildung einer Zwischenisolierschicht, ein Verfahrensschritt zur Bildung von Drain-Kontakt löchern und ein Verfahrensschritt zur Bildung von Bitleitungen in dieser Reihen folge durchgeführt.

Im Verfahrensschritt zur Bildung von Wortleitungen werden viele Wortleitungen, die jede eine Isolierschicht aus einem ersten Isoliermaterial als obere Schicht aufweisen, parallel auf der Oberfläche des Halbleitersubstrates gebildet, auf der Feldgebiete gebildet werden. Im Verfahrensschritt zur Dotierung werden nach dem Verfahrensschritt zur Bildung von Wortleitungen Fremdatome in das Halbleitersub strat dotiert, wodurch in Gebieten mit Ausnahme der Feldgebiete Source-Bereiche, Drain-Bereiche und Source-Leitungen erzeugt werden.

Im Verfahrensschritt zur Bildung von Seitenwänden werden Seitenwände aus einem zweiten Isoliermaterial auf den Seitenflächen nach den Drain-Bereichen der vielen Wortleitungen hin gebildet. Im Verfahrensschritt zur Bildung einer Zwischen isolierschicht wird nach dem Verfahrensschritt zur Bildung von Seitenwänden auf der gesamten Oberfläche des Halbleitersubstrates eine Zwischenisolierschicht aus einem dritten Isoliermaterial gebildet, das sich von dem ersten Isoliermaterial und dem zweiten Isoliermaterial unterscheidet.

Im Verfahrensschritt zur Bildung eines Resist-Musters wird auf der Zwischen isolierschicht ein Resist-Muster gebildet, das in Gebieten, die den Drain-Bereichen entsprechen, Öffnungen aufweist. Im Verfahrensschritt zur Bildung von Drain-Kon taktlöchern werden durch Ätzen der Zwischenisolierschicht unter Verwendung des Resist-Musters als Maske Drain-Kontaktlöcher gebildet. Im Verfahrensschritt zur Bildung von Bitleitungen werden durch Ablagern eines leitenden Materials auf der Zwischenisolierschicht, in der Drain-Kontaktlöcher gebildet werden, und durch Mustern des abgelagerten leitenden Materials Bitleitungen gebildet.

Das heißt, bei dem dritten Herstellungsverfahren wird, statt eine Ätzstopschicht zwischen den mit dem ersten und dem zweiten Isoliermaterial bedeckten Wort leitungen und der Zwischenschicht zu bilden, als das dritte Isoliermaterial für die Zwischenisolierschicht ein Material verwendet, das sich von dem ersten Isolier material und dem zweiten Isoliermaterial unterscheidet. Bei der Herstellung eines nichtflüchtigen Halbleiterspeichers unter Verwendung dieses Herstellungsverfah rens wird außerdem jedes Drain-Kontaktloch selbstausrichtend mit zwei benach barten Wortleitungen gebildet, die mit Isoliermaterialien bedeckt sind. Nach diesem Herstellungsverfahren kann daher ein nichtflüchtiger Halbleiterspeicher ähnlich wie nach dem zweiten Herstellungsverfahren hergestellt werden.

Bei einem im Anspruch 15 angegebenen vierten Verfahren zur Herstellung eines nichtflüchtigen Halbleiterspeichers gemäß der Erfindung werden ein Verfahrens schritt zur Bildung von Oxid-Gebieten, ein Verfahrensschritt zur Bildung von Wort leitungen, ein Verfahrensschritt zum Ätzen, ein Verfahrensschritt zur Bildung von Source- bzw. Drain-Bereichen, ein Verfahrensschritt zur Bildung von Seitenwän den, ein Verfahrensschritt zur Bildung einer Zwischenisolierschicht, ein Verfahrens schritt zur Bildung von Drain-Kontaktlöchern und ein Verfahrensschritt zur Bildung von Bitleitungen in dieser Reihenfolge durchgeführt.

Im Verfahrensschritt zur Bildung von Oxid-Gebieten werden parallel viele Oxid-Ge biete in Bändern in einem Halbleitersubstrat gebildet. Im Verfahrensschritt zur Bildung von Wortleitungen werden viele Wortleitungen parallel und rechtwinklig zu den vielen Oxid-Gebieten auf dem Halbleitersubstrat gebildet, in dem die vielen Oxid-Gebiete gebildet werden. Im Verfahrensschritt zum Ätzen werden Oxide, die zwischen Paaren von zwei benachbarten Wortleitungen vorhanden sind, in die Source-Bereiche gelegt werden, weggeätzt, wodurch aus den vielen im Verfah rensschritt zur Bildung von Oxid-Gebieten gebildeten Oxid-Gebieten Feldgebiete erzeugt werden.

Im Verfahrensschritt zur Bildung von Source- bzw. Drain-Bereichen werden durch Dotieren von Fremdatomen in das Halbleitersubstrat Gebiete, die als Source-Be reiche und Source-Leitungen wirken, in Gebieten zwischen den Paaren gebildet, und Gebiete, die als Drain-Bereiche wirken, werden in Gebieten gebildet, die von zwei Feldgebieten und zwei Wortleitungen umgeben sind. Im Verfahrensschritt zur Bildung von Seitenwänden werden Seitenwände aus einem zweiten Isoliermaterial auf Seitenflächen nach den Drain-Bereichen der vielen Wortleitungen hin gebildet. Im Verfahrensschritt zur Bildung einer Ätzstopschicht wird nach dem Verfahrens schritt zur Bildung von Seitenwänden eine Ätzstopschicht auf der gesamten Oberfläche des Halbleitersubstrates gebildet. Im Verfahrensschritt zur Bildung einer Zwischenisolierschicht wird auf der Ätzstopschicht eine Zwischenisolierschicht aus einem dritten Isoliermaterial gebildet, das sich von dem Material unterscheidet, das zur Bildung der Ätzstopschicht verwendet wird.

Das heißt, bei dem vierten Herstellungsverfahren wird die Bildung von Source-Lei tungen und Source-Bereichen unter Verwendung des ersten Herstellungsverfahrens durchgeführt, und die Bildung von Drain-Kontaktlöchern wird unter Verwendung des zweiten Herstellungsverfahrens durchgeführt. Nach diesem Herstellungs verfahren kann daher ein nichtflüchtiger Halbleiterspeicher hergestellt werden, bei dem es kein nutzloses Gebiet zwischen Wortleitungen und Source-Leitungen und zwischen Wortleitungen und Drain-Kontaktlöchern gibt.

Man beachte, daß bei der Herstellung eines nichtflüchtigen Halbleiterspeichers nach dem zweiten Herstellungsverfahren eine Ätzstopschicht verwendet werden kann, die aus einem vierten Isoliermaterial gebildet wird (z. B. Siliziumnitrid). In diesem Fall muß jedoch als Verfahrensschritt zur Bildung von Drain-Kontaktlöchern ein Verfahrensschritt verwendet werden, in dem Drain-Kontaktlöcher durch Ätzen der Zwischenisolierschicht und Ätzen der nicht mit der Zwischenschicht bedeckten Ätzstopschicht gebildet werden.

Wird als Material für die Ätzstopschicht Siliziumnitrid verwendet, ist es außerdem günstig, einen Verfahrensschritt zur Bildung einer Ätzstopschicht zu verwenden, in dem eine Ätzstopschicht gebildet wird, die in Gebieten mit Ausnahme der Drain-Be reiche Öffnungen aufweist, um zu verhindern, daß Wasserstoff unter den Wortleitungen gespeichert wird.

Um zu verhindern, daß Wasserstoff unter den Wortleitungen gespeichert wird, kann ein Verfahrensschritt zur Bildung von Wortleitungen verwendet werden, der einen ersten Verfahrensschritt zur Ablagerung, einen Verfahrensschritt zur Wärme behandlung und einen zweiten Verfahrensschritt zur Ablagerung umfaßt. Im ersten Verfahrensschritt zur Ablagerung wird eine erste Schicht gebildet, die schließlich die Gate-Oxide der Wortleitungen bildet. Im Verfahrensschritt zur Wärmebehand lung wird das Halbleitersubstrat, auf dem die erste Schicht gebildet wird, in Stickstoffoxid-Gas wärmebehandelt. Im zweiten Verfahrensschritt zur Ablagerung werden nach dem ersten Verfahrensschritt zur Wärmebehandlung auf der ersten Schicht Schichten Zwei bis Fünf gebildet, die schließlich schwebende Gates, Gate- Gate-Isolierschichten, Steuer-Gates bzw. Isolierschichten bilden.

Bei der Herstellung eines nichtflüchtigen Halbleiterspeichers unter Verwendung des zweiten Herstellungsverfahrens kann ferner ein Verfahrensschritt zur Bildung einer Ätzstopschicht verwendet werden, in dem eine Ätzstopschicht aus einem leiten den Material (z. B. Polysilizium oder Wolframsilizid oder Wolfram) gebildet wird, die aus Ätzstopteilen besteht, die jeweils einen Drain-Bereich bedecken.

Bei der Herstellung eines nichtflüchtigen Halbleiterspeichers unter Verwendung des vierten Herstellungsverfahrens kann ferner ein Verfahrensschritt zur Bildung von Wortleitungen verwendet werden, der einen Verfahrensschritt zur Bildung von Schichten, einen Verfahrensschritt zur Bildung eines Resist-Musters, einen ersten Verfahrensschritt zum Ätzen und einen zweiten Verfahrensschritt zum Ätzen umfaßt.

Im Verfahrensschritt zur Bildung von Schichten werden Schichten Eins bis Sechs gebildet, die schließlich Gate-Oxide, schwebende Gates, Gate-Gate-Isolierschich ten, Steuer-Gates, Zwischenschichten bzw. Isolierschichten bilden. Im Verfahrens schritt zur Bildung eines Resist-Musters wird auf der im Verfahrensschritt zur Bildung von Schichten gebildeten sechsten Schicht ein Resist-Muster zur Abgren zung der Formen der Wortleitungen gebildet. Im ersten Verfahrensschritt zum Ätzen werden die Schichten Drei bis Sechs unter Verwendung des Resist-Musters als Maske geätzt, wodurch Gate-Gate-Isolieroxide, Steuer-Gates und Isolier schichten gebildet werden. Im zweiten Verfahrensschritt zum Ätzen wird nach Entfernen des Resist-Musters die zweite Schicht unter Verwendung der im ersten Verfahrensschritt zum Ätzen gebildeten Isolierschichten als Maske geätzt, wodurch schwebende Gates gebildet werden.

Man beachte, daß es bei Verwendung dieses Verfahrensschrittes zur Bildung von Wortleitungen günstig ist, einen Verfahrensschritt zur Bildung von Schichten, bei der eine Polysiliziumschicht und eine Siliziumdioxidschicht als die erste bzw. zweite Schicht gebildet werden, und einen zweiten Verfahrensschritt zum Ätzen zu verwenden, in dem die zweite Schicht unter Verwendung von Gas geätzt wird, das keinen Kohlenstoff enthält.

Weitere Merkmale und Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung mehrerer Ausführungsform und aus der Zeichnung, auf die Bezug genommen wird. In der Zeichnung zeigen:

Fig. 1A bis 1E Flächenansichten zur Erläuterung eines Verfahrens zur Herstellung von nichtflüchtigen Halbleiterspeichern gemäß einer ersten Ausführungsform;

Fig. 2A und 2B Schnittansichten in einem Teil, in dem Feldgebiete gebildet werden, zur Erläuterung des Verfahrens zur Herstellung von nichtflüchtigen Halbleiterspeichern gemäß der ersten Ausführungsform;

Fig. 3 eine Schnittansicht in einem Teil, in dem keine Feldgebiete gebildet wird, zur Erläuterung des Verfahrens zur Herstellung von nichtflüchtigen Halbleiterspeichern gemäß der ersten Ausführungsform;

Fig. 4 eine Schnittansicht zur Erläuterung eines Problems, wenn Feldgebiete unter Verwendung von stark anisotropischem Ätzen geätzt werden;

Fig. 5 eine Schnittansicht zur Erläuterung einer Ätzbedingung, die verwendet wird, wenn bei dem Verfahren zur Herstellung von nichtflüchtigen Halbleiterspeichern gemäß der ersten Ausführungsform Feldgebiete auf Source-Leitungen entfernt werden;

Fig. 6A bis 6D Flächenansichten zur Erläuterung eines Verfahrens zur Herstellung von nichtflüchtigen Halbleiterspeichern gemäß einer zweiten Ausführungsform;

Fig. 7A bis 7G Schnittansichten zur Erläuterung des Verfahrens zur Herstellung von nichtflüchtigen Halbleiterspeichern gemäß der zweiten Ausführungsform;

Fig. 8A bis 8E Schnittansichten zur Erläuterung eines ersten Prozesses, der ver wendet wird, wenn bei dem Verfahren zur Herstellung von nichtflüchtigen Halb leiterspeichern gemäß der zweiten Ausführungsform eine Ätzstopschicht gebildet wird;

Fig. 9A und 9B Schnittansichten zur Erläuterung eines zweiten Prozesses, der verwendet wird, wenn bei dem Verfahren zur Herstellung von nichtflüchtigen Halb leiterspeichern gemäß der zweiten Ausführungsform eine Ätzstopschicht gebildet wird;

Fig. 10A bis 10D Schnittansichten zur Erläuterung eines Prozesses zur Bildung von Wortleitungen bei einem Verfahren zur Herstellung von nichtflüchtigen Halbleiter speichern gemäß einer dritten Ausführungsform;

Fig. 11A bis 11C Schnittansichten zur Erläuterung des Verfahrens zur Herstellung von nichtflüchtigen Halbleiterspeichern gemäß der dritten Ausführungsform;

Fig. 12 eine Schnittansicht eines nach dem Verfahren zur Herstellung von nicht flüchtigen Halbleiterspeichern gemäß der dritten Ausführungsform hergestellten nichtflüchtigen Halbleiterspeichers;

Fig. 13 eine Flächenansicht einer Speicherzelle in einem nach dem Verfahren zur Herstellung von nichtflüchtigen Halbleiterspeichern gemäß der dritten Ausfüh rungsform hergestellten nichtflüchtigen Halbleiterspeicher;

Fig. 14A bis 14D Schnittansichten zur Erläuterung einer vierten Ausführungsform; und

Fig. 15A und 15B Schnittansichten zur Erläuterung einer fünften Ausführungsform.

Erste Ausführungsform

Bei dem Verfahren zur Herstellung von nichtflüchtigen Halbleiterspeichern gemäß der ersten Ausführungsform weisen nichtflüchtige Halbleiterspeicher kein nutzloses Gebiet zwischen Wortleitungen und Source-Leitungen auf.

Dieses Herstellungsverfahren wird nun unter Bezugnahme auf Fig. 1A bis 1E erläutert.

Wie in Fig. 1A gezeigt, werden zur Herstellung eines nichtflüchtigen Halbleiter speichers zuerst Siliziumdioxid-Gebiete (Feldgebiete 15) in einem Halbleitersubstrat 11 gebildet, jedoch nicht in aktiven Gebieten 16, in denen später Speicherzellen gebildet werden, die zu der gleichen Spalte gehören. Man beachte, daß in dieser Ausführungsform ein P-Kanal-Silizium-Einkristallsubstrat als Halbleitersubstrat 11 verwendet wird, und die Feldgebiete 15 werden mittels des LOCOS-Verfahrens gebildet (Verfahren lokaler Oxidation von Silizium). Ferner werden die Größen der einzelnen Teile in diesem nichtflüchtigen Halbleiterspeicher in Übereinstimmung mit der 0,35-µm-Auslegungsregel ausgelegt, so daß die Feldgebiete 15 und die aktiven Gebiete 16 auf eine Weise gebildet werden, daß ihre Breiten 0,8 µm bzw. 0,4 µm werden.

Wie schematisch in Fig. 1B gezeigt, werden anschließend auf dem Halbleitersub strat 11 Wortleitungen 12 gebildet, die Gate-Oxide, schwebende Gates 18, Gate- Gate-Isolierschichten und Steuer-Gates enthalten und die sich in einer Richtung rechtwinklig zu den aktiven Gebieten 16 erstrecken. In dieser Ausführungsform werden die schwebenden Gates 18 ähnlich wie bei konventionellen nichtflüchtigen Halbleiterspeichern aus Polysilizium gebildet, und die Steuer-Gates werden aus Wolframsilizid gebildet. Eine Gate-Oxidschicht unter dem schwebenden Gate 18 und eine Gate-Gate-Isolierschicht zwischen dem schwebenden Gate und dem Steuer-Gate werden beide aus Siliziumdioxid gebildet. Außerdem wird jede Wort leitung 12 auf ein Weise gebildet, daß ihre Breite 0,5 µm wird, wobei der Abstand eines Paares von Wortleitungen, die ein Gebiet bilden, in das Source-Bereiche gelegt werden, 0,36 µm ist (der Mittenabstand ist 0,86 µm) und der Abstand eines Paares von Wortleitungen, die ein Gebiet bilden, in das Drain-Bereiche gelegt werden, 1,2 µm ist (der Mittenabstand ist 1,7 µm).

Die Details werden später beschrieben, und der erstere Abstand ist 0,4 µm kürzer wie bei dem konventionellen nichtflüchtigen Halbleiterspeicher und der letztere Abstand ist der gleiche wie bei dem konventionellen Halbleiterspeicher.

Danach wird durch Lithographie ein Resist-Muster 27 gebildet, das Gebiete zwi schen zwei benachbarten Wortleitungen 12 auf jedem zweiten Gebiet bedeckt, wie in Fig. 1C gezeigt. Danach wird unter Verwendung des Resist-Musters 27 als Maske ein Trockenätzprozeß zum Entfernen des Siliziumdioxids durchgeführt.

Man beachte, daß wie erwähnt die obere Schicht (Steuer-Gate 20) der Wortleitung 12 aus Wolframsilizid gebildet wird, einem Material mit ähnlichen ätzfesten Eigen schaften wie das Resist-Muster 27. Das Resist-Muster 27, das Öffnungen auf weist, die größer als die Gebiete sind, kann daher verwendet werden, um zwi schen den Wortleitungen 12 vorhandenes Siliziumdioxid zu entfernen.

Bei diesem Trockenätzprozeß werden betreffend Teilen, in denen die Feldgebiete 15 gebildet werden (wie den durch die Linie I-I in Fig. 1C angezeigten Teilen), die Feldgebiete 15 (Siliziumdioxid) entfernt, die sich an den Öffnungen des Re sist-Musters 27 befinden und zwischen zwei Wortleitungen 12 (Steuer-Gates 20) gelegt sind, wie in Fig. 2A, 2B gezeigt. Andererseits wird in Teilen, in denen kein Feldgebiet 15 gebildet wird (wie den durch die Linie II-II in Fig. 1C angezeigten Teilen), bei diesem Ätzprozeß nur eine geringe Strukturänderung bewirkt, da es kein Siliziumdioxid zwischen den Wortleitungen 12 gibt, wie in Fig. 3 gezeigt (das Gate-Oxid, das zwischen dem Siliziumsubstrat 11 und dem schwebenden Gate 18 vorhanden ist, ist in der Ansicht von Fig. 3 weggelassen).

Nach alledem wird durch das Trockenätzen eine Struktur mit Source-Leitungs-Ge bieten 13a erhalten, welche Source-Leitungen und Source-Bereiche werden und die kein Oxid auf ihrer Oberfläche aufweisen, wie in Fig. 1D gezeigt.

Nach der Bildung der Source-Leitungs-Gebiete 13a wird das Resist-Muster 27 ent fernt. Danach werden in die gesamte Oberfläche Fremdatome implantiert, und das Substrat wird wärmebehandelt, so daß die implantierten Fremdatome diffundieren können. Durch diese Prozesse werden in den freiliegenden Teilen 16a Drain-Be reiche 23 gebildet, und im Source-Leitungs-Gebiet 13a werden Source-Bereiche 24 und eine Source-Leitung 13 gebildet, wie in Fig. 1E gezeigt.

In dieser Ausführungsform werden nach Bildung der Source-Leitungen und der Source- bzw. Drain-Bereiche konventionelle Prozesse zur Vollendung des nicht flüchtigen Halbleiterspeichers durchgeführt. Das heißt, nach Bildung der Source-Lei tungen und der Source- bzw. Drain-Bereiche wird eine Zwischenisolierschicht gebildet, welche die gesamte Oberfläche der in Fig. 1E gezeigten Struktur bedeckt. Nachfolgend werden unter Verwendung eines Resist-Musters Drain-Kontaktlöcher, welche die jeweiligen Drain-Bereiche 23 erreichen, in die Zwischenisolierschicht geschnitten. Danach werden durch Ablagern von leitendem Material (in dieser Ausführungsform Aluminium) auf der Zwischenisolierschicht und Mustern des abgelagerten leitenden Materials Bitleitungen gebildet, die jeweils mit den Drain-Be reichen 23 der Speicherzellen verbunden sind, die zu der gleichen Spalte gehören.

Wie oben beschrieben, werden bei dem Herstellungsverfahren der ersten Ausfüh rungsform die Source-Leitungs-Gebiete 13a, die schließlich die Source-Leitungen 13 und die Source-Bereiche 24 werden, durch Ätzen von Siliziumoxiden (zuerst gebildete Teile der Feldgebiete 15) auf dem Substrat gebildet, wobei Paare von zwei benachbarten Wortleitungen 12 als Maske verwendet werden. Das heißt, bei diesem Herstellungsverfahren wird jede Source-Leitung 13 selbstausrichtend mit zwei benachbarten Wortleitungen gebildet, in die Source-Bereiche gelegt werden. Beim Entwerfen eines nach diesem Verfahren herzustellenden nichtflüchtigen Halb leiterspeichers kann daher der Abstand zwischen der Wortleitung und der Source-Lei tung festgelegt werden, ohne Fehler zu berücksichtigen, die durch Verwendung von Lithographie erzeugt werden. Als Folge kann der Abstand zwischen den Wort leitungen 12, in die Source-Bereiche gelegt werden, 0,4 µm kürzer (pro Speicher zelle 0,2 µm kürzer) eingestellt werden als derjenige des oben erwähnten nicht flüchtigen Halbleiterspeichers, der mit dem konventionellen Verfahren hergestellt wird.

Man beachte, daß nicht mit dem Siliziumdioxid (Feldgebiete 15) bedeckte Gebiete des Halbleitersubstrates 11 normalerweise nicht geätzt werden, da das Trocken ätzen zur Bildung der Source-Leitungs-Gebiete 13a unter der Bedingung durch geführt wird, daß Siliziumdioxid geätzt wird und Silizium nicht geätzt wird. Wegen der Veränderung der Ätzbedingungen gibt es jedoch einen Fall, daß Silizium geätzt wird. Wenn Silizium geätzt wird, wird ein konkaver Teil 28* mit einer in Fig. 4 ge zeigten Form gebildet. Wenn die Struktur mit dem konkaven Teil 28* der Ionenim plantation und Wärmebehandlung unterzogen wird, diffundieren die implantierten Ionen nicht ausreichend unter die Wortleitungen. Als Folge wird unter den Wort leitungen 12 kein Kanal mit den gewünschten elektrischen Eigenschaften gebildet, wodurch ein nichtflüchtiger Halbleiterspeicher mit unerwünschten Eigenschaften erhalten wird.

Bei der Bildung der Source-Leitungs-Gebiete 13a wird daher für Ätzbedingungen gesorgt, die wie in Fig. 5 gezeigt einen konkaven Teil 28 bilden können, dessen Tiefe sich in der Nähe des Randes der Wortleitungen 12 sanft ändert. Das heißt, es ist wünschenswert, Ätzbedingungen zu verwenden, die einen konkaven Teil 28 mit einem konisch zulaufenden Profil bilden können.

So ein Ätzprozeß wird zum Beispiel realisiert, indem ein Ätzdruck erhöht wird, eine Hochfrequenzleistung eingestellt wird, ein schwächeres Plasma zu erzeugen, oder der Partialdruck eines Gases, das Kohlenstoff enthält, mit dem durch Ablagerung leicht eine polymerisierte Schicht hergestellt werden kann, höher eingestellt wird.

Zweite Ausführungsform

Bei dem Verfahren zur Herstellung von nichtflüchtigen Halbleiterspeichern gemäß der zweiten Ausführungsform werden nichtflüchtige Halbleiterspeicher hergestellt, die kein nutzloses Gebiet zwischen Drain-Kontaktlöchern und Wortleitungen auf weisen.

Ein Verfahren zur Herstellung von nichtflüchtigen Halbleiterspeichern gemäß der zweiten Ausführungsform wird nun unter Bezugnahme auf Fig. 6A bis 6E und 7A bis 7E erläutert. Man beachte, daß Fig. 6A bis 6E Flächenansichten zur Erläuterung dieses Verfahrens sind. In diesen Figuren sind Gebiete für vier Speicherzellen gezeigt. Fig. 7A bis 7E sind Schnittansichten, in denen das Halbleitersubstrat in einer Richtung senkrecht zu der Wortleitung und auf eine Weise geschnitten ist, daß Speicherzellen durchschnitten werden.

Wie in Fig. 6A gezeigt, wird bei diesem Herstellungsverfahren ein rechtwinkliges Feldgebiet 15 auf eine Weise gebildet, daß in der Umgebung ein aktives Gebiet 16, das zu Drain-Bereichen, Source-Bereichen und dergleichen wird, und aktive Gebiete 16a zurückbleiben, die zu Source-Leitungen werden. Außerdem wird das Feldgebiet 15 auf eine Weise gebildet, daß die Breite des aktiven Gebietes 16a gleich 0,18 µm wird und dessen Abstand gleich 2,0 µm wird und daß die Breite des aktiven Gebietes 16 gleich 0,4 µm wird und dessen Abstand gleich 0,8 µm wird.

Nachfolgend werden unter Verwendung von bekannten Techniken einschließlich Lithographie viele Wortleitungen 12 parallel auf dem Substrat 11 gebildet, in dem die Feldgebiete 15 gebildet werden, so daß jede Wortleitung 12 die aktiven Gebie te 16a nicht überlappt und sich auf jedem Feldgebiet 15 zwei Wortleitungen 12 befinden. Man beachte, daß die Wortleitungen 12 in diesem Verfahrensschritt eine Struktur haben, bei der ein Gate-Oxid 17 (nicht gezeigt), ein schwebendes Gate 18, eine Gate-Gate-Isolierschicht 19, ein Steuer-Gate 20 und eine Isolierschicht 21 übereinandergeschichtet sind, wie in Fig. 7A gezeigt. Außerdem wird jede Wort leitung 12 auf eine Weise gebildet, daß die Breite 0,5 µm wird, daß der Abstand eines Paares Wortleitungen, in die das aktive Gebiet 24 gelegt wird, 0,76 µm wird (der Mittenabstand ist 1,26 µm) und daß der Abstand eines Paares. Wortleitungen, in die kein aktives Gebiet 24 gelegt wird, 0,6 µm wird (der Mittenabstand ist 1,1 µm). Die Details werden später beschrieben, und der erstere Abstand ist der gleiche und der letztere Abstand ist 0,6 µm kürzer wie bei dem mit dem konven tionellen Verfahren hergestellten nichtflüchtigen Halbleiterspeicher.

Nach Bildung der Wortleitungen 12 werden die Ionenimplantation von Fremdato men und die Wärmebehandlung durchgeführt, und es wird eine Struktur gebildet, wie in Fig. 6B und 7B gezeigt, in der die aktiven Gebiete 16 an der Seite der aktiven Gebiete 16a als Source-Gebiete 24 wirken und das aktive Gebiet 16 zwi schen den Wortleitungen 12 als der Drain-Bereich 23 wirkt.

Danach werden an den Seiten der Wortleitungen 12 Seitenwände 22 gebildet, wie in Fig. 6C und 7C gezeigt. Wie in Fig. 7D gezeigt, werden dann auf der Oberfläche der Struktur mit den Seitenwänden 22 eine Ätzstopschicht 29 und eine Zwischen-Iso lierschicht 25 gebildet.

Man beachte, daß in dieser Ausführungsform die Seitenwände 22 durch Ablagern von Siliziumdioxid gebildet werden, derart, daß ihre Dicke W gleich 0,2 µm wird. Und die Ätzstopschicht 29 wird durch Ablagern von Siliziumnitrid gebildet. Ferner wird die Zwischenisolierschicht 25 durch Ablagern von Siliziumdioxid gebildet.

Wie in Fig. 7E gezeigt, wird als nächstes unter Verwendung von Lithographie ein Resist-Muster 30 zum Schneiden von Drain-Kontaktlöchern auf der Zwischen isolierschicht 25 gebildet. Danach wird unter Verwendung des Resist-Musters 30 als Maske das Ätzen der Zwischenisolierschicht 25 durchgeführt, wodurch eine Struktur wie in Fig. 7F gezeigt hergestellt wird, in der sich die ganze Zwischen isolierschicht 25 auf der Ätzstopschicht 29 und unter den Öffnungen des Resist-Mu sters 30 befindet. Nach Entfernen des Resist-Musters 30 werden nicht von der Zwischenisolierschicht 25 bedeckte Teile der Ätzstopschicht 29 durch Ätzen entfernt, wodurch eine Struktur wie in Fig. 7G gezeigt erhalten wird, mit Drain-Kon taktlöchern 26, deren Querschnittsformen durch die Seitenwände 22 abge grenzt werden.

Danach wird auf der gesamten Oberfläche der in Fig. 7G gezeigten Struktur (in den Drain-Kontaktlöchern 26 und auf der Zwischenisolierschicht 25) leitendes Material (Aluminium) abgelagert, und das abgelagerte Material wird gemustert, um Bitlei tungen zu bilden.

Bei diesem Herstellungsverfahren wird somit das auf der Zwischenisolierschicht 25 gebildete Resist-Muster 30 als ein Muster zur Entfernung der Zwischenisolier schicht 25 auf der Ätzstopschicht 29 verwendet, aber nicht als ein Muster zur Festlegung der Form der Drain-Kontaktlöcher 26 verwendet. Selbst wenn daher das Resist-Muster 30 in einer von der Standardposition entfernten Position gebildet wird (z. B. 0,1 µm entfernt), ändert sich die Form der Drain-Kontaktlöcher 26 an der Seite des Substrates 11 nicht. Da die Isolierschicht 21 auf dem Steuer-Gate 20 vorgesehen ist, gibt es dabei kein Problem, selbst wenn als Folge davon, daß die Öffnung des Resist-Musters 30 außer Position gelangt, ein Teil der Ätzstopschicht 29 auf der Wortleitung 12 entfernt wird.

Gemäß diesem Herstellungsverfahren ist es notwendig, das Resist-Muster 30 mit Lithographie zu bilden, wenn das Drain-Kontaktloch 26 gebildet wird, es ist jedoch unnötig, die Genauigkeit des Resist-Musters 30 zu verbessern. Werden daher mit diesem Herstellungsverfahren nichtflüchtige Halbleiterspeicher hergestellt, ist es nicht nötig, den Abstand zwischen den Wortleitungen 12 unter Berücksichtigung der Ausrichtungsgenauigkeit bei der Bildung des Resist-Musters 30 auszulegen, und folglich können kompakte nichtflüchtige Halbleiterspeicher hergestellt werden.

Man beachte, daß es in dieser Ausführungsform unnötig ist, bei der Bildung des Drain-Kontaktlochs die Ätzstopschicht 29 auf dem Drain-Bereich 23 zu entfernen, da die Ätzstopschicht 29 mit Isoliermaterialien (Siliziumnitrid) gebildet wird. Eine charakteristische Notwendigkeit in bezug auf die Ätzstopschicht 29 ist jedoch, daß die Ätzgeschwindigkeit der Ätzstopschicht 29 geringer als die der Zwischen isolierschicht 25 sein muß. Daher wird die Ätzstopschicht 29 aus leitenden Mate rialien wie Polysilizium oder Wolfram gebildet, wodurch man ohne einen Prozeß zum Entfernen der Ätzstopschicht 29 auskommt. Wird jedoch eine aus leitendem Material gebildete Ätzstopschicht 29 verwendet, muß die Ätzstopschicht 29 unzusammenhängend sein, um einen Kurzschluß zwischen dem Drain-Bereich 23 und dem Source-Gebiet 24 oder zwischen den in Richtung der Wortleitung 12 angeordneten Drain-Bereichen 23 über die Ätzstopschicht 29 zu verhindern. Somit wird bei der Bildung der Ätzstopschicht 29 Lithographie verwendet, wobei die Ätzstopschicht 29 allerdings so gebildet wird, daß sie den Drain-Bereich 23 und das Source-Gebiet 24 und dergleichen nicht miteinander kurzschließt, so daß die Ausrichtungsgenauigkeit bei der Lithographie die Auslegung der Wortleitung 12 und dergleichen keinen Beschränkungen unterwirft. Als Folge können kompakte nichtflüchtige Halbleiterspeicher hergestellt werden, obwohl eine aus leitenden Materialien gebildete Ätzstopschicht verwendet wird.

Wird nun die Ätzstopschicht 29 aus Siliziumnitrid mit einem CVD-Verfahren gebil det, dringt Wasserstoff in die Grenzfläche zwischen der Wortleitung 12 und dem Substrat 11. Wie in Fig. 7G gezeigt, wird bei diesem Herstellungsverfahren ein nichtflüchtiger Halbleiterspeicher hergestellt, bei dem die Ätzstopschicht 29 auf dem Source-Gebiet 24 und auf der Seitenfläche des Source-Gebietes 24 der Wortleitung 12 zurückbleibt, so daß es Fälle gibt, in denen der Wasserstoff in der Grenzfläche gespeichert wird.

Das Speichern von Wasserstoff in der Grenzfläche ändert die Schwellenspannung. Wird daher bei diesem Herstellungsverfahren die Ätzstopschicht 29 aus Silizium nitrid verwendet, ist es günstig, den ersten oder den zweiten nachstehend erläu terten Prozeß zu verwenden, um zu verhindern, daß Wasserstoff in der Grenz fläche gespeichert wird.

Zuerst wird unter Bezugnahme auf Fig. 8A bis 8E der erste Prozeß erläutert. In dem ersten Prozeß wird die Ätzstopschicht 29 gemustert, und danach wird die Zwischenisolierschicht 25 gebildet.

Das heißt, in diesem Prozeß wird zuerst nach dem gleichen Verfahren wie oben erläutert die Ätzstopschicht 29 gebildet, welche die Wortleitung 12 und das Halb leitersubstrat 11 bedeckt, wie in Fig. 8A und 8B gezeigt. Wie in Fig. 8C gezeigt, wird dann auf der Ätzstopschicht 29 ein Resist-Muster 31 gebildet, das die Drain- Bereiche 23 bedeckt und die Source-Bereiche 24 nicht bedeckt. Danach werden Teile der Ätzstopschicht 29 entfernt. Das Resist-Muster 31 wird entfernt, um eine Struktur zu bilden, die mit einer Ätzstopschicht 29a versehen ist, die nicht die ganze Substratoberfläche, sondern nur die Umgebung der Drain-Bereiche 23 bedeckt. Wie in Fig. 8E gezeigt, werden dann auf dieser Struktur die Zwischen isolierschicht 25 und das Resist-Muster 30 gebildet. Danach werden die übrigen Prozesse wie die Bildung von Drain-Kontaktlöchern und die Bildung von Bitlei tungen durchgeführt, um nichtflüchtige Halbleiterspeicher herzustellen.

Wenn dieser erste Prozeß verwendet wird, wird schließlich ein nichtflüchtiger Halbleiterspeicher hergestellt, bei dem die Ätzstopschicht 29 nur am oberen Teil der Wortleitung 12 zurückbleibt. Das heißt, es wird ein nichtflüchtiger Halbleiter speicher hergestellt, bei dem es an beiden Seiten der Wortleitung 12 nichts gibt, das verhindern könnte, daß während der Bildung der Ätzstopschicht 29 Wasser stoff in die Grenzfläche dringt. Wird daher der erste Prozeß verwendet, kann ein nichtflüchtiger Halbleiterspeicher hergestellt werden, bei dem die elektrischen Eigenschaften ein wenig zwischen den einzelnen Speicherzellen streuen.

Unter Bezugnahme auf Fig. 9A und 9B wird als nächstes der zweite Prozeß erläu tert. Wie schematisch in Fig. 9A gezeigt, wird in dem zweiten Prozeß ein Gate-Oxid film 17 auf dem Halbleitersubstrat 11 gebildet, und danach wird der Gate-Oxid film 17 in Stickstoffoxid (NO oder NO₂) wärmebehandelt. Wie in Fig. 9B gezeigt, werden dann das schwebende Gate 18, das Steuer-Gate 20 und derglei chen gebildet.

Das heißt, in dem zweiten Prozeß werden freie Bindungen des Siliziums (Substrat 11) unter dem Gate-Oxidfilm 17 mit Stickstoff abgeschlossen, wodurch vermieden wird, daß in der Grenzfläche zwischen dem Substrat 11 und dem Gate-Oxidfilm 17 Stickstoff gespeichert wird.

Dritte Ausführungsform

Bei dem Verfahren zur Herstellung von nichtflüchtigen Halbleiterspeichern gemäß der dritten Ausführungsform wird ein nichtflüchtiger Halbleiterspeicher hergestellt, bei dem es kein nutzloses Gebiet zwischen Wortleitungen und Source-Leitungen und zwischen Wortleitungen und Drain-Kontaktlöchern gibt. Das heißt, bei diesem Herstellungsverfahren werden die Source-Leitungen nach dem Herstellungsverfah ren der ersten Ausführungsform gebildet, und die Drain-Kontaktlöcher werden nach dem Herstellungsverfahren der zweiten Ausführungsform gebildet. Ferner werden die Wortleitungen in der dritten Ausführungsform in Strukturen gebildet, die sich von denen der Wortleitungen in der zweiten Ausführungsform unter scheiden.

Es wird nun ein Verfahren zur Herstellung von nichtflüchtigen Halbleiterspeichern gemäß der dritten Ausführungsform erläutert.

Dieses Herstellungsverfahren beginnt ähnlich wie in der ersten Ausführungsform mit einem Prozeß zur Bildung von Feldgebieten 15 (Fig. 1A). Danach werden die folgenden Prozesse durchgeführt, um die Wortleitungen 12 zu bilden.

Wie in Fig. 10A gezeigt, werden zuerst das Gate-Oxid 17, das schwebende Gate 18, die Gate-Gate-Isolierschicht 19, das Steuer-Gate 20, eine erste Isolierschicht 21a und eine zweite Isolierschicht 21b in dieser Reihenfolge auf dem Halbleiter substrat 11 gebildet, in dem die Feldgebiete 15 gebildet werden. In dieser Aus führungsform wird Siliziumdioxid abgelagert, um die erste Isolierschicht 21a zu bilden, und Siliziumnitrid abgelagert, um die zweite Isolierschicht 21b zu bilden. Man beachte, daß die zweite Isolierschicht 21b vorgesehen ist, um das Ätzen des Steuer-Gate 20 zu verhindern, wie später beschrieben wird. Die erste Isolierschicht 21a ist vorgesehen, um Siliziumnitrid, das ein Material ist, das auf dem Steu er-Gate 20 aus Wolframsilizid schwierig zu bilden ist, als Ätzmaske zu verwenden. Die Schicht aus der ersten Isolierschicht 21a und der zweiten Isolierschicht 21b wirkt außerdem als eine Isolierschicht zwischen einem Gegenstand auf der ersten Isolierschicht 21a und dem Steuer-Gate 20.

Nach Bildung dieser sechs Schichten wird auf der zweiten Isolierschicht 21b das Resist-Muster 31 gebildet, das nur die mit den Wortleitungen 12 versehenen Teile bedeckt, wie in Fig. 10B gezeigt. Man beachte, daß das Resist-Muster 31 auf eine Weise gebildet wird, daß die Wortleitung 12 mit einer Breite von 0,5 µm gebildet werden kann, wobei der Abstand, in den das Source-Gebiet gelegt wird, 0,36 µm ist und der Abstand, in den der Drain-Bereich gelegt wird, 0,6 µm ist.

Danach wird unter Verwendung des Resist-Musters 31 als Maske das Ätzen durchgeführt, wodurch, wie in Fig. 10C gezeigt, die Gate-Gate-Isolierschicht 19, das Steuer-Gate 20, die erste Isolierschicht 21a und die zweite Isolierschicht 21b an Teilen mit Ausnahme des Teils, an dem die Wortleitungen 12 gebildet sind, entfernt werden.

Wie in Fig. 10C gezeigt, wird dann das Resist-Muster 31 entfernt. Das Ätzen wird mit Ätzgas (in dieser Ausführungsform Chlorgas) durchgeführt, das keinen Kohlenstoff enthält, und man erhält die in Fig. 10D gezeigte Struktur, in der das schwebende Gate 18 an Teilen mit Ausnahme des Teils, in dem die Wortleitungen 12 gebildet sind, entfernt ist.

Das Ätzgas, das keinen Kohlenstoff enthält, wird außerdem verwendet, da das Verhältnis der Ätzgeschwindigkeit Vp für Polysilizium als Bestandteil des schwe benden Gate 18 zur Ätzgeschwindigkeit Vo für Siliziumdioxid als Bestandteil der Gate-Oxidschicht 17, nämlich Vp/Vo, größer wird. Das heißt, um die Polysilizium schicht zu bearbeiten, ohne die Gate-Oxidschicht 17 als Bestandteil der Wort leitungen 12 zu beschädigen, wird Ätzgas verwendet, das keinen Kohlenstoff enthält.

Der gleiche Prozeß wird auf die Struktur angewandt, in der die Wortleitungen 12 gebildet sind, um Source-Gebiete zu bilden.

Konkret wird auf der in Fig. 11A gezeigten Struktur, und zwar der zweiten Isolier schicht 21b und dem Halbleitersubstrat 11 (den aktiven Gebieten 16 und den Feld gebieten 15), ein Resist-Muster 27 gebildet, das Öffnungen aufweist, die Gebiete enthalten, die Source-Gebiete werden sollen, wie in Fig. 11B gezeigt. Danach wird das Siliziumdioxid (Feldgebiete 15), das in Gebieten vorhanden ist, in denen Source-Leitungs-Gebiete gebildet werden, unter Verwendung des Resist-Musters 27 als Ätzmaske entfernt. Wie bereits beschrieben wurde, ist in dieser Ausfüh rungsform die Oberflächenschicht der Wortleitung 12 die zweite Isolierschicht 21b aus Siliziumnitrid. Während des Ätzens kann es daher nicht geschehen, daß die nicht mit dem Resist-Muster 27 bedeckten Teile der Wortleitung 12 (zweite Isolier schicht 21b) geätzt werden. Folglich kann man nach Ätzen und Entfernen des Resist-Musters 17 eine Struktur der Wortleitung 12 erhalten, deren Oberseite eben ist, wie in Fig. 11C gezeigt.

Danach werden die Ionen in die Struktur implantiert, und es werden Source-Leitun gen, Source-Gebiete und Drain-Bereiche gebildet. Nach dem in der zweiten Aus führungsform erläuterten Verfahren werden Drain-Kontaktlöcher und Bitleitungen gebildet, und es wird ein nichtflüchtiger Halbleiterspeicher hergestellt, wie in Fig. 12 gezeigt, bei dem die Source-Leitungen 13, die Gebiete, die als Source-Gebiete 24 wirken, und die Drain-Kontaktlöcher 26 selbstausrichtend mit den Wortleitungen 12 gebildet sind. Eine Speicherzelle entspricht einem halben in Fig. 12 gezeigten Teil, und der nach diesem Herstellungsverfahren schließlich erhaltene nichtflüchtige Halbleiterspeicher, wie in Fig. 13 gezeigt, enthält Speicherzellen, deren Länge in Richtung der Bitleitungen 0,98 (=0,6/2+0,5+0,36/2) µm ist und deren Länge in Richtung der Wortleitungen 1,2 µm ist. Nach diesem Herstellungs verfahren kann daher ein nichtflüchtiger Halbleiterspeicher hergestellt werden, dessen Zellenfläche 66% der Zellenfläche (1,2 µm × 1,48 µm) eines nach dem konventionellen Herstellungsverfahren hergestellten nichtflüchtigen Halbleiterspei chers beträgt.

Wie oben beschrieben, werden nach diesem Herstellungsverfahren die Source-Lei tungen und Drain-Kontaktlöcher unabhängig von der Ausrichtungsgenauigkeit der Fotomaske gebildet, so daß ein sehr kompakter nichtflüchtiger Halbleiter speicher hergestellt werden kann.

Vierte Ausführungsform

In der vierten Ausführungsform wird ein Verfahren zur Herstellung eines nicht flüchtigen Halbleiterspeichers mit einer Nebenbitleitung und einer Hauptbitleitung beschrieben (nachstehend Speicher mit geteilten Bitleitungen genannt), wie für Mehrschichtverdrahtungen benötigt, wobei das in der dritten Ausführungsform beschriebene Verfahren verwendet wird.

Unter Bezugnahme auf Fig. 14D wird zuerst eine Skizze des nach der vierten Ausführungsform hergestellten Speichers mit geteilten Bitleitungen erläutert. Fig. 14D ist eine Schnittansicht, die einen Teilaufbau des Speichers mit geteilten Bitleitungen zeigt, und ein tatsächlicher Speicher mit geteilten Bitleitungen hat eine Struktur mit einer Recht-Links-Symmetrie, mit einer Symmetrieachse (in Fig. 14A durch eine strichpunktierte Linie 34 angezeigt) zwischen nicht gezeigten zwei Wortleitungen 33 (12).

Der Speicher mit geteilten Bitleitungen enthält Transistoren, die als Speicherzellen wirken, und Transistoren, die nicht als Speicherzellen wirken. In Fig. 14D sind Transistoren unter zwei auf der linken Seite gezeigten Wortleitungen 32 (12) und zwei nicht gezeigten, noch weiter links angeordneten Wortleitungen 32 (12) Tran sistoren, die als Speicherzellen wirken. Da der Speicher mit geteilten Bitleitungen eine Recht-Links-Symmetrie aufweist, wie oben beschrieben, wirken die Transisto ren unter den Wortleitungen auf der rechten Seite natürlich ebenfalls als Speicher zellen.

Der Speicher mit geteilten Bitleitungen enthält keine Bitleitungen, die der ersteren Transistorgruppe und der letzteren Transistorgruppe gemeinsam sind, sondern eine Nebenbitleitung 14* zur elektrischen Verbindung der Drain-Gebiete 23 weiterer Transistoren, der zu der gleichen Reihe in jeder Transistorgruppe gehören, mitein ander.

Der Speicher mit geteilten Bitleitungen enthält außerdem Auswahltransistoren zum Auswählen der Nebenbitleitungen 14*. In Fig. 14A bis 14D wirken Transistoren unter den zwei auf der rechten Seite gezeigten Wortleitungen als Auswahl transistoren. Die Drain-Gebiete 23 dieser Transistoren, die nicht direkt mit den Nebenbitleitungen 14* verbunden sind, sind mit der Hauptbitleitung 14 verbunden, und in dem Speicher mit geteilten Bitleitungen sind eine oder einige der Nebenbitleitungen 14* entsprechend den Status dieser Transistoren unter den Wortleitungen 33 elektrisch mit der Hauptbitleitung 14 verbunden.

Nach dem in der dritten Ausführungsform erläuterten Herstellungsverfahren kann ein nichtflüchtiger Halbleiterspeicher mit einer Struktur wie dieser kompakt herge stellt werden. Konkret wird zuerst nach dem gleichen Verfahren wie in der dritten Ausführungsform erläutert die Struktur mit den Drain-Gebieten 23, den Source- Leitungs-Gebieten 24, den Wortleitungen 12 (31, 32) und der Zwischenisolier schicht 25 gebildet. Wie in Fig. 14A gezeigt, wird das Resist-Muster 27 auf der Struktur gebildet, worin Öffnungen nur über den Drain-Gebieten 23 der als Spei cherzellen wirkenden Transistoren gebildet werden.

Die Drain-Kontaktlöcher 26* werden unter Verwendung des Resist-Musters 27 als Ätzmaske gebildet, und danach werden auf der Oberfläche der Struktur mit den gebildeten Drain-Kontaktlöchern 26* leitende Materialien abgelagert, wodurch die in Fig. 14B gezeigte Struktur mit der gebildeten Nebenbitleitung 14* erhalten wird.

Der gleiche Prozeß wird dann wiederholt auf die Drain-Bereiche 23 der Auswahl transistoren angewandt, wodurch die in Fig. 14C gezeigte Struktur mit den gebil deten Drain-Kontaktlöchern 26 erhalten wird. Auf der Oberfläche der Struktur mit den gebildeten Drain-Kontaktlöchern 26 werden leitende Materialien abgelagert, wodurch der Speicher mit geteilten Bitleitungen hergestellt wird, wie in Fig. 14D gezeigt, der die Mehrschichtstruktur mit den Nebenbitleitungen 14* und der Hauptbitleitung 14 aufweist.

Wie oben beschrieben ist es bei dem in der vierten Ausführungsform erläuterten Herstellungsverfahren unnötig, Gebiete um die Auswahltransistoren herum vorzu sehen, um Positionsabweichungen aufgrund der Verwendung von Lithographie Rechnung zu tragen. Daher kann ein kompakter Speicher mit geteilten Bitleitungen gebildet werden.

Fünfte Ausführungsform

Bei der Herstellung von nichtflüchtigen Halbleiterspeichern werden parallel zu der Bildung von Speicherzellen außerdem Schaltungen gebildet, welche die Speicher zellen steuern. In der fünften Ausführungsform wird ein Muster des in der zweiten Ausführungsform beschriebenen Herstellungsverfahren auf die Bildung von solchen peripheren Schaltungen angewandt.

Zusätzlich gibt es verschiedene Schaltungen wie einen X-Decoder und einen Y-Decoder als periphere Schaltungen. Unter Bezugnahme auf Fig. 15, in der ein Teil einer peripheren Schaltung gezeigt ist, wird daher ein Muster erläutert, bei dem das in der zweiten Ausführungsform beschriebene Herstellungsverfahren auf die Bildung von solchen peripheren Schaltungen angewandt wird.

Die periphere Schaltung ist mit zwei oder mehr als zwei Transistoren versehen, die Source-Gebiete bzw. Drain-Bereiche aufweisen. Bei Anwendung des in der dritten Ausführungsform beschriebenen Herstellungsverfahrens werden die Isolierschich ten 21 auf den Steuer-Gates 20 jedes Transistors 34 gebildet, wie in Fig. 15A gezeigt. Normalerweise werden die Isolierschichten 21 im gleichen Zeitpunkt wie die Isolierschichten 21 der Wortleitungen 12 gebildet.

Danach wird die mit den Steuer-Gates 20 und den Isolierschichten 21 versehene Struktur ähnlich wie die Wortleitungen 12 behandelt. Das heißt, an den Seiten flächen der Struktur werden die Seitenwände 22 gebildet. Ferner wird die Ätz stopschicht 29 gebildet, welche die Seitenwände 22 und die Isolierschichten 21 des Transistors 34 bedeckt. Außerdem wird auf der Ätzstopschicht 29 die Zwi schenisolierschicht 25 gebildet, und auf der Zwischenisolierschicht 25 wird das Resist-Muster 27 gebildet, das an Teilen, die den Drain-Bereichen 23 des Tran sistors 34 entsprechen, Öffnungen aufweist.

Auf die auf diese Weise gebildete Struktur (Fig. 15A) werden die mit Bezug auf Fig. 7F und 7G erläuterten Prozesse angewandt, nämlich das Ätzen der Zwischen isolierschicht 25, das Entfernen des Resist-Musters 27 und das Ätzen der Ätzstop schicht 29. Als Folge wird die in Fig. 15B gezeigte Struktur gebildet, bei der die Seitenwände 22 in den Drain-Kontaktlöchern 26 Teile der Seitenflächen sind, und auf der Struktur werden leitende Materialien abgelagert. Danach wird die Schicht aus leitenden Materialien gemustert und geätzt, um die Verdrahtung der Transi storen 34 zu vollenden.

Wie oben beschrieben, kann das in der zweiten Ausführungsform erläuterte Her stellungsverfahren auch auf periphere Schaltungen angewandt werden, und damit können die Abstände zwischen Transistoren, die Bauteile einer peripheren Schal tung sind, kürzer als die einer konventionellen Schaltung gemacht werden. Wird daher dieses Herstellungsverfahren auch auf die Bildung von peripheren Schal tungen angewandt, können sehr viel kompaktere nichtflüchtige Halbleiterspeicher hergestellt werden.

Die beschriebenen Ausführungsformen können natürlich auf verschiedene Weise verändert werden, ohne den Schutzbereich der Erfindung zu verlassen, und all diese für den Fachmann offensichtlichen Modifizierungen sollen vom Schutzbereich der Patentansprüche umfaßt sein.

Claims

1. Nichtflüchtiger Halbleiterspeicher, der folgendes enthält:
ein Halbleitersubstrat, in dem Feldgebiete gebildet sind,
viele Wortleitungen, die parallel auf dem Halbleitersubstrat gebildet sind, und
Source-Leitungs-Gebiete, die jeweils als Source-Bereiche und Source-Leitungen wirken und die selbstausrichtend mit Paaren von zwei benachbarten Wortleitungen unter den vielen Wortleitungen gebildet sind.

2. Nichtflüchtiger Halbleiterspeicher, der folgendes enthält:
ein Halbleitersubstrat, in dem Feldgebiete gebildet sind,
viele Wortleitungen, die parallel auf dem Halbleitersubstrat gebildet sind,
Isolierschichten, die auf den vielen Wortleitungen gebildet sind, um Oberseiten und Seitenflächen nach Drain-Bereichen der vielen Wortleitungen hin abzudecken, und
Drain-Kontaktlöcher, die selbstausrichtend mit Paaren von zwei benachbarten Wortleitungen, in die Drain-Bereiche gelegt sind, unter den vielen mit den Isolier schichten bedeckten Wortleitungen gebildet sind.

3. Verfahren zur Herstellung eines nichtflüchtigen Halbleiterspeichers, das folgendes umfaßt:
einen Verfahrensschritt zur Bildung von Oxid-Gebieten, in dem parallel viele Oxid-Ge biete in Bändern in einem Halbleitersubstrat gebildet werden,
einen Verfahrensschritt zur Bildung von Wortleitungen, in dem viele Wortleitungen parallel und rechtwinklig zu den vielen Oxid-Gebieten auf dem Halbleitersubstrat gebildet werden, in dem im Verfahrensschritt zur Bildung von Oxid-Gebieten die vielen Oxid-Gebiete gebildet werden,
einen Verfahrensschritt zum Ätzen, in dem Oxide, die zwischen Paaren von zwei benachbarten Wortleitungen vorhanden sind, in die Source-Bereiche gelegt werden, geätzt werden, wodurch aus den vielen im Verfahrensschritt zur Bildung von Oxid-Gebieten gebildeten Oxid-Gebieten Feldgebiete erzeugt werden, und
einen Verfahrensschritt zur Bildung von Source-Bereichen, in dem durch Dotieren von Fremdatomen in das Halbleitersubstrat Gebiete, die als Source-Bereiche und Source-Leitungen wirken, in Gebieten zwischen den Paaren gebildet werden.

4. Verfahren zur Herstellung eines nichtflüchtigen Halbleiterspeichers gemäß Anspruch 3, wobei in dem Verfahrensschritt zum Ätzen ein konisch zulaufendes Profil gebildet wird.

5. Verfahren zur Herstellung eines nichtflüchtigen Halbleiterspeichers, das folgendes umfaßt:
einen Verfahrensschritt zur Bildung von Wortleitungen, in dem viele Wortleitungen, die jede eine Isolierschicht aus einem ersten Isoliermaterial als obere Schicht aufweisen, parallel auf der Oberfläche des Halbleitersubstrates gebildet werden, auf der Feldgebiete gebildet werden,
einen Verfahrensschritt zur Dotierung, in dem nach dem Verfahrensschritt zur Bildung von Wortleitungen Fremdatome in das Halbleitersubstrat dotiert werden, um in Gebieten mit Ausnahme der Feldgebiete Source-Bereiche, Drain-Bereiche und Source-Leitungen zu erzeugen,
einen Verfahrensschritt zur Bildung von Seitenwänden, in dem Seitenwände aus einem zweiten Isoliermaterial auf Seitenflächen nach den Drain-Bereichen der vielen Wortleitungen hin gebildet werden,
einen Verfahrensschritt zur Bildung einer Ätzstopschicht, in dem nach dem Verfahrensschritt zur Bildung von Seitenwänden eine Ätzstopschicht auf der gesamten Oberfläche des Halbleitersubstrates gebildet wird,
einen Verfahrensschritt zur Bildung einer Zwischenisolierschicht, in dem auf der Ätzstopschicht eine Zwischenisolierschicht aus einem dritten Isoliermaterial gebildet wird, das sich von dem Material unterscheidet, das für die Ätzstopschicht verwendet wird,
einen Verfahrensschritt zur Bildung eines Resist-Musters, in dem auf der Zwischenisolierschicht ein Resist-Muster gebildet wird, das in Gebieten, die den Drain-Bereichen entsprechen, Öffnungen aufweist,
einen Verfahrensschritt zur Bildung von Drain-Kontaktlöchern, in dem durch Ätzen der Zwischenisolierschicht unter Verwendung des Resist-Musters als Maske Drain-Kon taktlöcher gebildet werden, und
einen Verfahrensschritt zur Bildung von Bitleitungen, in dem durch Ablagern eines leitenden Materials auf der Zwischenisolierschicht, in der Drain-Kontaktlöcher ge bildet werden, und durch Mustern des abgelagerten leitenden Materials Bitlei tungen gebildet werden.

6. Verfahren zur Herstellung eines nichtflüchtigen Halbleiterspeichers, das folgendes umfaßt:
einen Verfahrensschritt zur Bildung von Wortleitungen, in dem viele Wortleitungen, die jede eine Isolierschicht aus einem ersten Isoliermaterial als obere Schicht aufweisen, parallel auf der Oberfläche des Halbleitersubstrates gebildet werden, auf der Feldgebiete gebildet werden,
einen Verfahrensschritt zur Dotierung, in dem nach dem Verfahrensschritt zur Bildung von Wortleitungen Fremdatome in das Halbleitersubstrat dotiert werden, wodurch in Gebieten mit Ausnahme der Feldgebiete Source-Bereiche, Drain-Be reiche und Source-Leitungen erzeugt werden,
einen Verfahrensschritt zur Bildung von Seitenwänden, in dem Seitenwände aus einem zweiten Isoliermaterial auf den Seitenflächen nach den Drain-Bereichen der vielen Wortleitungen hin gebildet werden,
einen Verfahrensschritt zur Bildung einer Zwischenisolierschicht, in dem nach dem Verfahrensschritt zur Bildung von Seitenwänden auf der gesamten Oberfläche des Halbleitersubstrates eine Zwischenisolierschicht aus einem dritten Isoliermaterial gebildet wird, das sich von dem ersten Isoliermaterial und dem zweiten Isolier material unterscheidet,
einen Verfahrensschritt zur Bildung eines Resist-Musters, in dem auf der Zwischen isolierschicht ein Resist-Muster gebildet wird, das in Gebieten, die den Drain-Be reichen entsprechen, Öffnungen aufweist,
einen Verfahrensschritt zur Bildung von Drain-Kontaktlöchern, in dem durch Ätzen der Zwischenisolierschicht unter Verwendung des Resist-Musters als Maske Drain-Kon taktlöcher gebildet werden, und
einen Verfahrensschritt zur Bildung von Bitleitungen, in dem durch Ablagern eines leitenden Materials auf der Zwischenisolierschicht, in der Drain-Kontaktlöcher ge bildet werden, und durch Mustern des abgelagerten leitenden Materials Bitlei tungen gebildet werden.

7. Verfahren zur Herstellung eines nichtflüchtigen Halbleiterspeichers nach Anspruch 5, wobei
im Verfahrensschritt zur Bildung einer Ätzstopschicht eine Ätzstopschicht aus einem vierten Isoliermaterial gebildet wird, und
im Verfahrensschritt zur Bildung von Drain-Kontaktlöchern die Drain-Kontaktlöcher durch Ätzen der Zwischenisolierschicht und Ätzen der nicht mit der Zwischen isolierschicht bedeckten Ätzstopschicht gebildet werden.

8. Verfahren zur Herstellung eines nichtflüchtigen Halbleiterspeichers nach Anspruch 7, wobei das vierte Material Siliziumnitrid ist.

9. Verfahren zur Herstellung eines nichtflüchtigen Halbleiterspeichers nach Anspruch 5, wobei im Verfahrensschritt zur Bildung einer Ätzstopschicht eine Ätzstopschicht gebildet wird, die in Gebieten mit Ausnahme der Drain-Bereiche Öffnungen aufweist.

10. Verfahren zur Herstellung eines nichtflüchtigen Halbleiterspeichers nach Anspruch 8, wobei der Verfahrensschritt zur Bildung von Wortleitungen folgendes umfaßt:
einen ersten Verfahrensschritt zur Ablagerung, in dem eine erste Schicht abge lagert wird, die schließlich die Gate-Oxide der Wortleitungen bildet,
einen Verfahrensschritt zur Wärmebehandlung, in dem das Halbleitersubstrat, auf dem die erste Schicht gebildet wird, in Stickstoffoxid-Gas wärmebehandelt wird, und
einen zweiten Verfahrensschritt zur Ablagerung, in dem nach dem Verfahrens schritt zur Wärmebehandlung auf der ersten Schicht Schichten Zwei bis Fünf abgelagert werden, die schließlich schwebende Gates, Gate-Gate-Isolierschichten, Steuer-Gates bzw. Isolierschichten bilden.

11. Verfahren zur Herstellung eines nichtflüchtigen Halbleiterspeichers nach Anspruch 5, wobei im Verfahrensschritt zur Bildung einer Ätzstopschicht eine Ätzstopschicht aus einem leitenden Material gebildet wird, die aus Ätzstopteilen besteht, die jeweils einen Drain-Bereich bedecken.

12. Verfahren zur Herstellung eines nichtflüchtigen Halbleiterspeichers nach Anspruch 11, wobei das leitende Material Polysilizium oder Wolframsilizid oder Wolfram ist.

13. Verfahren zur Herstellung eines nichtflüchtigen Halbleiterspeichers nach Anspruch 5, wobei im Verfahrensschritt zur Bildung eines Resist-Musters ein Resist-Muster gebildet wird, das in Gebieten, die ausgewählten Drain-Bereichen unter den Drain-Bereichen auf dem Halbleitersubstrat entsprechen, Öffnungen aufweist, und das weiterhin umfaßt:
einen Verfahrensschritt zur Bildung einer zweiten Zwischenisolierschicht, in dem nach dem Verfahrensschritt zur Bildung von Bitleitungen eine zweite Zwischen isolierschicht aus dem dritten Material auf dem Halbleitersubstrat gebildet wird,
einen Verfahrensschritt zur Bildung eines zweiten Resist-Musters, in dem auf der zweiten Zwischenisolierschicht ein zweites Resist-Muster gebildet wird, das in Gebieten, die Drain-Bereichen entsprechen, auf denen keine Bitleitungen gebildet werden, Öffnungen aufweist,
einen Verfahrensschritt zur Bildung von zweiten Drain-Kontaktlöchern, in dem durch Ätzen der ersten und der zweiten Zwischenisolierschicht unter Verwendung des zweiten Resist-Musters als Maske Drain-Kontaktlöcher gebildet werden, und
einen Verfahrensschritt zur Bildung von zweiten Bitleitungen, in dem durch Ablagern eines leitenden Materials auf der zweiten Zwischenisolierschicht, in der Drain-Kontaktlöcher gebildet werden, und durch Mustern des abgelagerten leiten den Materials zweite Bitleitungen gebildet werden.

14. Verfahren zur Herstellung eines nichtflüchtigen Halbleiterspeichers nach Anspruch 5, das weiterhin folgendes umfaßt:
einen Verfahrensschritt zur Bildung einer peripheren Schaltung, die wenigstens zwei Transistoren enthält,
wobei im Verfahrensschritt zur Bildung von Seitenwänden außerdem Seitenwände auf Seitenflächen von Steuer-Gates der Transistoren gebildet werden und
im Verfahrensschritt zur Bildung eines Resist-Musters ein Resist-Muster gebildet wird, das in Gebieten, die den Drain-Bereichen der Transistoren in der peripheren Schaltung entsprechen, Öffnungen aufweist.

15. Verfahren zur Herstellung eines nichtflüchtigen Halbleiterspeichers, das folgen des umfaßt:
einen Verfahrensschritt zur Bildung von Oxid-Gebieten, in dem parallel viele Oxid- Gebiete in Bändern in einem Halbleitersubstrat gebildet werden,
einen Verfahrensschritt zur Bildung von Wortleitungen, in dem viele Wortleitungen parallel und rechtwinklig zu den vielen Oxid-Gebieten auf dem Halbleitersubstrat gebildet werden, in dem im Verfahrensschritt zur Bildung von Oxid-Gebieten die vielen Oxid-Gebiete gebildet werden,
einen Verfahrensschritt zum Ätzen, in dem Oxide, die zwischen Paaren von zwei benachbarten Wortleitungen vorhanden sind, in die Source-Bereiche gelegt wer den, geätzt werden, wodurch aus den vielen im Verfahrensschritt zur Bildung von Oxid-Gebieten gebildeten Oxid-Gebieten Feldgebiete erzeugt werden,
einen Verfahrensschritt zur Bildung von Source- bzw. Drain-Bereichen, in dem durch Dotieren von Fremdatomen in das Halbleitersubstrat Gebiete, die als Source-Be reiche und Source-Leitungen wirken, in Gebieten zwischen den Paaren gebildet werden, und Gebiete, die als Drain-Bereiche wirken, in Gebieten gebildet werden, die von zwei Feldgebieten und zwei Wortleitungen umgeben sind,
einen Verfahrensschritt zur Bildung von Seitenwänden, in dem Seitenwände aus einem zweiten Isoliermaterial auf Seitenflächen nach den Drain-Bereichen der vielen Wortleitungen hin gebildet werden,
einen Verfahrensschritt zur Bildung einer Ätzstopschicht, in dem nach dem Verfah rensschritt zur Bildung von Seitenwänden eine Ätzstopschicht auf der gesamten Oberfläche des Halbleitersubstrates gebildet wird,
einen Verfahrensschritt zur Bildung einer Zwischenisolierschicht, in dem auf der Ätzstopschicht eine Zwischenisolierschicht aus einem dritten Isoliermaterial gebil det wird, das sich von dem Material unterscheidet, das zur Bildung der Ätzstop schicht verwendet wird,
einen Verfahrensschritt zur Bildung eines Resist-Musters, in dem auf der Zwischen isolierschicht ein Resist-Muster gebildet wird, das in Gebieten, die den Drain-Be reichen entsprechen, Öffnungen aufweist,
einen Verfahrensschritt zur Bildung von Drain-Kontaktlöchern, in dem durch Ätzen der Zwischenisolierschicht unter Verwendung des Resist-Musters als Maske Drain-Kon taktlöcher gebildet werden, und
einen Verfahrensschritt zur Bildung von Bitleitungen, in dem durch Ablagern eines leitenden Materials auf der Zwischenisolierschicht, in der Drain-Kontaktlöcher gebildet werden, und durch Mustern des abgelagerten leitenden Materials Bitlei tungen gebildet werden.

16. Verfahren zur Herstellung eines nichtflüchtigen Halbleiterspeichers nach Anspruch 15, bei dem im Verfahrensschritt zur Bildung von Wortleitungen Wort leitungen gebildet werden, die jeweils Gate-Oxide, schwebende Gates, Gate-Gate-Iso lieroxide, Steuer-Gates und mehr als zwei Arten von Isolierschichten umfassen.

17. Verfahren zur Herstellung eines nichtflüchtigen Halbleiterspeichers nach An spruch 16, wobei der Verfahrensschritt zur Bildung von Wortleitungen folgendes umfaßt:
einen Verfahrensschritt zur Bildung von Schichten, in dem Schichten Eins bis Sechs gebildet werden, die schließlich Gate-Oxide, schwebende Gates, Gate-Gate-Iso lieroxide, Steuer-Gates bzw. zwei Arten von Isolierschichten bilden,
einen Verfahrensschritt zur Bildung eines Resist-Musters, in dem auf der im Verfahrensschritt zur Bildung von Schichten gebildeten sechsten Schicht ein Resist-Muster zur Abgrenzung der Formen von Wortleitungen gebildet wird,
einen ersten Verfahrensschritt zum Ätzen, in dem die Schichten Drei bis Sechs unter Verwendung des Resist-Musters als Maske geätzt werden, wodurch die Gate-Gate-Isolieroxide, die Steuer-Gates, die Zwischenschichten und die Isolier schichten gebildet werden, und
einen zweiten Verfahrensschritt zum Ätzen, in die zweite Schicht unter Verwen dung der im ersten Verfahrensschritt zum Ätzen gebildeten Isolierschichten als Maske geätzt wird, wodurch die schwebenden Gates gebildet werden.

18. Verfahren zur Herstellung eines nichtflüchtigen Halbleiterspeichers nach An spruch 17, wobei im Verfahrensschritt zur Bildung von Schichten eine Silizium dioxidschicht und eine Polysiliziumschicht als die erste bzw. die zweite Schicht gebildet werden, und
im zweiten Verfahrensschritt zum Ätzen die zweite Schicht unter Verwendung von Gas geätzt wird, das keinen Kohlenstoff enthält.