DE10256936B3

DE10256936B3 - Verfahren zur Herstellung von selbstjustierten Kontaktierungen auf vergrabenen Bitleitungen

Info

Publication number: DE10256936B3
Application number: DE10256936A
Authority: DE
Inventors: Juerg Haufe; Josef Dr. Willer
Original assignee: Infineon Technologies AG; Qimonda Flash GmbH
Current assignee: Polaris Innovations Ltd
Priority date: 2002-12-05
Filing date: 2002-12-05
Publication date: 2004-09-09
Anticipated expiration: 2022-12-06
Also published as: US20040115912A1; US6913987B2

Abstract

Die Wortleitungen (5, 6) werden mit einer Verkapselung (7, 9, 10) aus dielektrischem Material versehen, die zumindest längsseits an den Flanken der Wortleitungen angeordnete Spacer (10) aus Oxid umfasst, die anschließend zusammen mit den Wortleitungen mit einer Nitridschicht (15) überdeckt werden. Zwischen den jeweils zu einer Wortleitung gehörenden Anteilen dieser Nitridschicht wird Borphosphorsilikatglas eingebracht und unter Verwendung einer Maske selektiv zu dem Nitrid entfernt. In die so gebildeten Kontaktlöcher (18) werden Kontaktlochfüllungen zum elektrischen Anschluss der vergrabenen Bitleitungen (2) eingebracht.

Description

Die vorliegende Erfindung betrifft ein Herstellungsverfahren für Kontaktierungen auf vergrabenen Bitleitungen zwischen verkapselten Wortleitungen eines Halbleiterspeicherzellenfeldes.

Bei Halbleiterspeichern sind die Speicherzellen in einer matrixartigen Anordnung an der Oberseite eines Halbleiterkörpers oder Substrats ausgebildet. Die Zellen werden durch streifenförmige und parallel im Abstand zueinander angeordnete Bitleitungen und quer dazu verlaufende und ebenfalls parallel im Abstand zueinander verlaufende Wortleitungen adressiert. Die Bitleitungen können als so genannte vergrabene Bitleitungen durch Einbringen von Dotierstoff in das Halbleitermaterial hergestellt werden. Die Wortleitungen sind stegartige Verbindungen auf der Oberseite des Halbleiterkörpers oder Substrates.

Zur Verringerung des elektrischen Widerstands werden die Bitleitungen in regelmäßigen Abständen kontaktiert und mit einer oberseitig verlaufenden Verdrahtung verbunden. Diese Kontaktierungen werden zwischen den Wortleitungen im Bereich zwischen zwei jeweiligen Source-/Drain-Bereichen der Speichertransistoren angeordnet.

Dabei tritt das Problem einer unzureichenden elektrischen Isolation der Kontaktierungen zu den Wortleitungen bei gleichzeitig geringer Kopplungskapazität auf. Mit zunehmender Miniaturisierung der Halbleiterspeicher macht sich diese Schwierigkeit in zunehmendem Maße bemerkbar. Bisher werden die stegförmigen Wortleitungen üblicherweise in ein Nitrid des Halbleitermaterials eingehüllt und so verkapselt.

In der WO 99/17360 A1 ist ein Herstellungsverfahren für einen EPROM-Speicher beschrieben, bei dem auf einem Substrat mit Source- und Drain-Bereichen eine Gate-Oxidschicht mit einem Floating-Gate gebildet wird. Das Floating-Gate ist durch eine ONO-Schicht von einem Control-Gate getrennt. Die Elektroden bilden Anteile von Wortleitungen, die auf der Oberseite mit einer Siliziumoxidschicht und einer Siliziumnitridschicht versehen sind. An dieser Wortleitungsstruktur wird lateral eine thermische Oxidschicht gebildet, auf der eine Siliziumoxidschicht konform abgeschieden und zu Spacern rückgeätzt wird. Darauf werden Nitridspacer gebildet. Die Gatezwischenräume werden mit BPSG gefüllt, das anschließend planarisiert wird. Zum Bilden eines Kontaktes zu den Source- und Drain-Bereichen werden in dem BPSG selektiv zu den Nitridspacern Kontaktlöcher geätzt und mit leitfähigem Material gefüllt.

In der US 2002/0001936 A1 ist ein Herstellungsverfahren für Halbleiterbauelemente beschrieben, bei dem auf einem Gateoxid Leitungsschichten angeordnet und mit einer Nitridkappe bedeckt werden. Diese Gatestruktur wird zunächst thermisch oxidiert, und darauf wird ein Siliziumoxidspacer mittels CVD gebildet. Der Siliziumoxidspacer wird mit einer weiteren Nitridschicht bedeckt, die die Gatestruktur seitlich überragt.

In der US 6218275 B1 ist ein selbstjustierendes Kontaktierungsverfahren bei einem MOS-Transistor beschrieben, bei dem an einer Flanke einer Leitungsstruktur mit Nitridabdeckung zunächst thermisch eine Oxidschicht gebildet wird. Es wird dann ganzflächig eine Nitridschicht aufgebracht und zu Spacern rückgeätzt, die die Nitridabdeckung seitlich fortsetzen.

In der US 6344692 B1 ist ein Kontaktierungsverfahren für ein DRAM-Speicherzellenfeld beschrieben, bei dem Gatestrukturen aus Leitungen mit Oxidschichten und Abdeckungen beziehungsweise Spacern aus Nitrid bestehen und eine Isolierschicht selektiv zu Abdeckung und Spacern geätzt wird. Auch dabei entstehen seitlich überragende Abdeckungen.

In der WO 01/43176 A1 ist ein Herstellungsverfahren für ein Halbleiterbauelement beschrieben, bei dem eine Isolationsschicht aus Oxid und eine Abdeckung aus Nitrid auf einem Leitungszug selektiv zu dem umgebenden Material eines Zwischenschichtdielektrikums aus Oxid entfernt werden und die so entstehenden Öffnungen durch ein Ätzen des Dielektrikums seitlich vergrößert und anschließend mit Nitrid gefüllt werden, um das Nitrid in einem nachfolgenden Ätzschritt als Ätzschutz zu nutzen.

In der US 2002/0117698 A1 ist ein so genanntes Damascene-Gate-Verfahren beschrieben, bei dem Oxid- und Nitridschichten um einen Gateaufbau gestaffelt werden, um beim Entfernen eines Dummy-Gates die entstehende Öffnung sehr maßhaltig bilden beziehungsweise erweitern zu können.

In der DE 101 41 301 A1 ist ein Herstellungsverfahren für eine selbstjustierte Kontaktstruktur eines Halbleiterbauelementes beschrieben, bei dem durch seitliche Oxidspacer und darauf angeordnete Nitridspacer eine kapazitive Kopplung einer Gatestruktur verringert wird.

Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur Herstellung von selbstjustierten Kontaktierungen auf vergrabenen Bitleitungen zwischen verkapselten Wortleitungen anzugeben, mit dem eine verbesserte elektrische Isolation und eine geringere Koppelkapazität erreichbar sind.

Diese Aufgabe wird mit dem Verfahren mit den Merkmalen des Anspruchs 1 gelöst. Ausgestaltungen ergeben sich aus den abhängigen Ansprüchen.

Bei dem erfindungsgemäßen Herstellungsverfahren werden die Wortleitungen mit einer Verkapselung aus dielektrischem Material versehen, die zumindest längsseits an den Flanken der Wortleitungen angeordnete Spacer aus Oxid umfasst, die anschließend zusammen mit den Wortleitungen mit einer Nitridschicht überdeckt werden. Zwischen den jeweils zu einer Wortleitung gehörenden Anteilen dieser Nitridschicht wird eine Füllung der vorhandenen Zwischenräume, z. B. mit Borphosphorsilikatglas (BPSG), eingebracht und unter Verwendung einer Maske bereichsweise selektiv zu dem Nitrid entfernt. In die so gebildeten Öffnungen werden Kontaktlochfüllungen zum elektrischen Anschluss der vergrabenen Bitleitungen eingebracht.

Die Nitridschicht auf den Oberseiten der Wortleitungen kann maßhaltig zu den Rändern der Spacer mit sehr schmalen Zwischenräumen hergestellt werden, wenn vor dem Herstellen der Spacer aus Oxid hilfsweise eine streifenförmige Nitridschicht auf den Wortleitungen vorgesehen wird. Die Spacer werden auch an den Flanken dieser hilfsweise aufgebrachten Nitridschicht hergestellt. Die hilfsweise aufgebrachte Nitridschicht wird dann selektiv zu dem Oxid der Spacer entfernt. Die auf diese Weise jeweils über den Wortleitungen gebildeten Öffnungen zwischen den Spacern werden seitlich über die Flanken der Wortleitungen hinausragend aufgeweitet, indem die oberen Anteile der Spacer von der Seite der Öffnungen her abgetragen werden. Dazu ist es zweckmäßig, wenn die Spacer zuvor mit einer dünnen Schicht aus Nitrid, einem Nitrid-Liner, abgedeckt wurden, so dass das Entfernen der oberen Anteile der Spacer jeweils selektiv an diesen Nitridschichten endet und die Füllung der Zwischenräume zwischen den Wortleitungen nicht abgetragen wird. Die aufgeweiteten Öffnungen werden anschließend mit Nitrid gefüllt.

Es folgt eine genauere Beschreibung von Beispielen des Verfahrens anhand der 1 bis 11.
Die 1, 3, 4, 5, 6, 7, 8 und 10 zeigen Querschnitte durch einen Ausschnitt aus dem Halbleiterspeicherzellenfeld quer zu den Wortleitungen nach verschiedenen Schritten des Herstellungsverfahrens.
Die 2, 9 und 11 zeigen Querschnitte durch einen Ausschnitt aus dem Halbleiterspeicherzellenfeld quer zu den Bitleitungen nach verschiedenen Schritten des Herstellungsverfahrens.
Die 1 zeigt im Querschnitt einen Halbleiterkörper 1 mit darin ausgebildeten vergrabenen Bitleitungen 2, die oberseitig durch Bitleitungsisolationen 3 abgedeckt sind. Die Bitleitungsisolationen können z. B. durch Oxidation des Halbleitermaterials hergestellt werden. Die Wortleitungen sind als parallel zueinander im Abstand zueinander angeordnete Stege auf der Oberseite ausgebildet.
Die eigentliche Wortleitung 5 ist z. B. für elektrische Leitfähigkeit ausreichend hoch dotiertes Polysilizium. Zur Verringerung des elektrischen Bahnwiderstandes kann darauf eine weitere Wortleitungsschicht 6 aufgebracht sein, die z. B. Wolframsilizid ist. Darauf folgt eine Isolationsschicht 7 aus dielektrischem Material, vorzugsweise eine SiO₂-Schicht einer Dicke von typisch etwa 50 nm. Die oberste Schicht ist eine Siliziumnitridschicht 8 einer Dicke von typisch etwa 150 nm.
In der 2 ist der in der 1 markierte Querschnitt quer zu den Bitleitungen dargestellt. Auf dem Halbleiterkörper 1 befinden sich zwischen den Bitleitungsisolationen 3 Anteile einer Speicherschicht 4, die insbesondere als Speicherschichtfolge für Programmierung mittels Charge-Trapping heißer Elektronen aus dem Kanal, z. B. als Oxid-Nitrid-Oxid-Speicherschichtfolge, ausgebildet sein kann. Die Wortleitung 5, die weitere Wortleitungsschicht 6, die Isolationsschicht 7 und die Siliziumnitridschicht 8 entsprechend der 1 sind in der 2 in der Längsrichtung der Wortleitungsstege geschnitten. Der Querschnitt der 1 ist in der 2 markiert.
In der 2 ist ein weiterer Querschnitt markiert, der in der 3 dargestellt ist. Hier sind die Anteile der Speicherschicht 4 jeweils zwischen der Wortleitung 5 und dem Halbleiterkörper 1 erkennbar. In diesem Ausführungsbeispiel sind die Anteile der Speicherschicht 4 jeweils auf den Bereich der Wortleitungsstege rückgeätzt. Die Speicherschicht 4 kann aber auch zwischen den Wortleitungen außerhalb der Bereiche der Bitleitungsisolationen 3 vorhanden sein. Die weitere Wortleitungsschicht 6 wird mit einer Pull-Back-Ätzung gemäß der Darstellung der 3 geringfügig seitlich rückgeätzt, so dass sich infolge der Volumenvergrößerung durch eine anschließende Oxidation des Materials näherungsweise ebene Flanken der Wortleitungsstege ergeben.
In der 4 ist die Struktur nach dem Oxidieren der Wortleitungsschichten 5, 6 zu Oxidschichten 9, die die Wortleitungen verkapseln, und dem Anbringen von seitlichen Spacern 10 dargestellt. Die Spacer 10 sind aus Oxid und werden durch ganzflächiges konformes Abscheiden einer Oxidschicht und anschließendes anisotropes Rückätzen des Oxids hergestellt. Gemäß einer bevorzugten Ausführungsform des Verfahrens wird die Oberseite der in der 4 dargestellten Struktur mit einer dünnen Nitridschicht (Nitrid-Liner 12) überzogen, wie in der 5 eingezeichnet ist.
Vor oder nach dem Aufbringen dieser Nitridschicht kann entsprechend der 4 eine Isolationsimplantation zwischen den Bitleitungen in das Halbleitermaterial des Halbleiterkörpers 1 eingebracht werden, wodurch die Isolationsbereiche 11 hergestellt werden. Diese Isolationsbereiche 11 verbessern die Isolation zwischen den einzelnen Speicherzellen.
In der 6 ist dargestellt, dass als nächstes eine Füllung 13 in die Zwischenräume zwischen den Wortleitungen eingebracht wird, woraufhin die Oberseite planarisiert wird. Die Füllung 13 ist ein Material, das bezüglich Siliziumnitrid selektiv geätzt werden kann. Es kann hier z. B. BPSG verwendet werden. Nach dem Planarisieren der Oberfläche werden die hilfsweise aufgebrachten Nitridschichten 8 entfernt, so dass die in 6 eingezeichneten Öffnungen 14 längs der Wortleitungen gebildet werden.
Durch ein Ätzen des Materials der Isolationsschicht 7 und der Spacer 10 werden die Öffnungen 14 wie in der 7 dargestellt aufgeweitet. Der Nitrid-Liner 12 dient dabei als Ätzstoppschicht. Die erweiterten Öffnungen 14 werden dann mit Abdeckungen 15 aus Nitrid gefüllt, die die Wortleitungen über die Spacer hinaus seitlich überragen.
Es genügt dann für das Ausätzen der Kontaktlöcher, entsprechend dem Querschnitt der 8 eine Maske 16 aufzubringen, die Öffnungen 17 im Bereich der herzustellenden Kontaktierungen aufweist, ohne dass die Maßhaltigkeit besonders gut sein muss. Insbesondere ist es nicht erforderlich, die Öffnung 17 genau auf die Breite der Kontaktlöcher zu justieren.
In der 9 ist der in der 8 markierte Querschnitt dargestellt. In dem Bereich der Füllung 13 sind in der 9 die Grenzen der Schichten 5, 6, 7 und 15 als verdeckte Konturen gestrichelt eingezeichnet. Die eingetragenen Bezugszei chen entsprechen denen der 8 und brauchen nicht näher erläutert zu werden.
Die 10 zeigt den Querschnitt gemäß der 8, nachdem unter Verwendung der Maske 16 die Kontaktlöcher 18 bis auf einen oberseitigen Kontaktbereich 19 der Bitleitungen geätzt wurden. In der 10 ist deutlich erkennbar, dass die Nitridschicht 15 eine seitliche Begrenzung der Kontaktlöcher 18 bildet. Das ist dadurch bewirkt, dass die Füllung 13 aus einem Material eingebracht wurde, das bezüglich des Nitrids der Abdeckungen 15 selektiv ätzbar ist. Das Oxid der Spacer 10 bleibt wegen der Anisotropie des Ätzprozesses und des Schutzes durch den Nitrid-Liner 12 erhalten, der im Anschluss an diesen Ätzprozess vollständig entfernt worden sein kann.
Die 11 zeigt den der 9 entsprechenden Querschnitt nach diesem Ätzschritt. Die Kontaktlöcher 18 können dann in einer an sich bekannten Weise mit Kontaktlochfüllungen versehen werden, indem z. B. Wolfram, leitfähig dotiertes Polysilizium oder dergleichen in die Öffnungen eingebracht wird. Diese Kontaktlochfüllungen können dann oberseitig mit Leiterbahnen verbunden werden. Die sich anschließenden Verfahrensschritte entsprechen den ansonsten von der Herstellung von Halbleiterspeichern bekannten Verfahrensschritten.

1: Halbleiterkörper
2: Bitleitung
3: Bitleitungsisolation
4: Speicherschicht
5: Wortleitung
6: weitere Wortleitungsschicht
7: Isolationsschicht bzw. Siliziumoxidschicht
8: Siliziumnitridschicht bzw. Siliziumoxid
9: Oxidschicht
10: Spacer aus Siliziumoxid
11: Isolationsbereich
12: Nitrid-Liner bzw. weitere Siliziumnitridschicht
13: Füllung
14: Öffnung
15: Abdeckung
16: Maske
17: Öffnung
18: Kontaktloch
19: Kontaktbereich

Claims

Verfahren zur Herstellung von selbstjustierten Kontakten zu in einer Oberfläche eines Substrates durch Einbringen von Dotierstoff gebildeten Bitleitungen (2) im Speicherzellenfeld eines Halbleiterbauelementes mit auf der Oberfläche des Substrates gebildeten streifenförmigen Wortleitungen (5, 6), die parallel zueinander und quer zu den Bitleitungen (2) angeordnet sind und zwischen den Bitleitungen jeweils Gate-Elektroden bilden und auf denen eine Isolationsschicht (7) aus Siliziumoxid und eine Siliziumnitridschicht (8) angeordnet sind, wobei die Siliziumnitridschicht (8) die Siliziumoxidschicht (7) abdeckt und diese seitlich überragt, und mit zumindest längsseits an den Flanken der Wortleitungen (5, 6) angeordneten Spacern (10) aus Siliziumoxid, wobei auf die Spacer (10) und die Siliziumnitridschicht (8) eine weitere Siliziumnitridschicht (12) aufgebracht und darauf eine die Räume zwischen den Wortleitungen füllende Füllung (13) aufgebracht und eingeebnet wird, dadurch gekennzeichnet, dass die Siliziumnitridschichten (8, 12) auf den Wortleitungen (5, 6) beim Einebnen der Füllung (13) freigelegt und durch ein Ätzen selektiv zu den Siliziumoxidschichten (7, 10) entfernt werden und anschließend die so entstandenen Öffnungen (14) durch ein Ätzen der Siliziumoxidschichten (7, 10) selektiv zu verbliebenen Anteilen der Siliziumnitridschichten (12) seitlich auf geweitet und anschließend mit Siliziumnitrid gefüllt werden, wobei die Wortleitungen (5, 6) seitlich überragende Abdeckungen (15) aus Siliziumnitrid gebildet werden.
Verfahren nach Anspruch 1, bei dem als Speicherschicht (4) eine für Charge-Trapping heißer Elektronen aus einem jeweiligen Kanalbereich vorgesehene Speicherschichtfolge hergestellt wird.
Verfahren nach einem der Ansprüche 1 oder 2, bei dem als Füllung (13) zwischen den Wortleitungen (5, 6) Borphosphorsilikatglas verwendet wird.
Verfahren nach einem der Ansprüche 1 bis 3, bei dem die Wortleitungen (5, 6) siliziumhaltiges Material umfassen und vor dem Herstellen der Spacer (10) aus Oxid das Material der Wortleitungen zu einer die Wortleitungen verkapselnden Oxidschicht (9) oxidiert wird.