DE69017319T2 - E2PROM mit in einem Halbleitersubstrat geformten schwebenden Gate und Herstellungsverfahren. - Google Patents
E2PROM mit in einem Halbleitersubstrat geformten schwebenden Gate und Herstellungsverfahren.Info
- Publication number
- DE69017319T2 DE69017319T2 DE69017319T DE69017319T DE69017319T2 DE 69017319 T2 DE69017319 T2 DE 69017319T2 DE 69017319 T DE69017319 T DE 69017319T DE 69017319 T DE69017319 T DE 69017319T DE 69017319 T2 DE69017319 T2 DE 69017319T2
- Authority
- DE
- Germany
- Prior art keywords
- gate
- insulation film
- recess
- forming
- floating gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 239000000758 substrate Substances 0.000 title claims description 43
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000010410 layer Substances 0.000 claims description 64
- 238000009413 insulation Methods 0.000 claims description 44
- 229910052751 metal Inorganic materials 0.000 claims description 34
- 239000002184 metal Substances 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 29
- 229920005591 polysilicon Polymers 0.000 claims description 29
- 239000011229 interlayer Substances 0.000 claims description 23
- 239000012535 impurity Substances 0.000 claims description 12
- 230000008018 melting Effects 0.000 claims description 12
- 238000002844 melting Methods 0.000 claims description 12
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 6
- 229910052750 molybdenum Inorganic materials 0.000 claims description 6
- 239000011733 molybdenum Substances 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 229910052814 silicon oxide Inorganic materials 0.000 claims 1
- -1 Boron ions Chemical class 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
- Die vorliegende Erfindung betrifft eine Halbleiterspeichereinrichtung und ein Verfahren zur Herstellung einer solchen und eignet sich insbesondere zur Verwendung in Speicherzellen eines FLASH-elektrisch löschbaren und programmierbaren Nur-Lese-Speicher (FE²PROM), der ein schwebendes Gate, ein Löschungs-Gate und ein auf einem Teil davon aufgeschichtetes Steuer-Gate aufweist.
- Speicherzellen eines FE²Prom sind so aufgebaut, wie beispielsweise in den Figuren 1A und 1B gezeigt. Ähnliche Einrichtungen sind beispielsweise aus der EP-A-0 228 761 bekannt. Figur 1B zeigt den Querschnitt eines Speicherzellentransistors entlang seiner Kanalrichtung, wohingegen Figur 1A den Querschnitt entlang einer Richtung zeigt, die horizontal und normal zu der Kanalrichtung ist. Ein Feldisolationsfim 2 ist selektiv auf der Hauptoberfläche eines aus P-Typ Silizium hergestellten Halbleitersubstrat 1 gebildet. Dieser Isolationsfilm 2 dient zur Isolierung von Elementen in benachbarten Speicherzellen. In einem Elementbereich in dem Substrat 1 sind N&spplus;-Typ Source- und Drain-Bereiche 3 und 4 in einem vorgegebenen Abstand voneinander gebildet. In einen Kanalbereich in dem Substrat 1 zwischen den Source- und Drain-Bereichen 3 und 4 werden Borionen (B+) oder dergleichen implantiert, um dadurch einen P-Typ Verunreinigungs-Diffusionsbereich 11 zur Optimierung der Verunreinigungsdichte des Kanalbereichs zu bilden. Ein erster Gate-Isolationsfilm 5 wird auf dem Substrat 1 zwischen den Source- und Drain-Bereichen 3 und 4 gebildet. Ein aus Polysilizium hergestelltes schwebendes Gate 6 wird auf diesem Isolationsfilm 5 gebildet. Ein aus Polysilizium hergestelltes Löschungs-Gate 7 wird auf dem Feldisolationsfilm 2 und auf einem Kantenabschnitt des schwebenden Gates gebildet. Ein dünner Isolationsfilm 8 liegt zwischen dem Löschungs-Gate 7 und dem schwebenden Gate 6. Ein zweiter Gate-Isolationsfilm 9 wird auf den Oberflächen des schwebenden Gates 6 und des Löschungs-Gates 7 gebildet. Ein aus Polysilizium hergestelltes Steuer-Gate 10 wird auf diesem Isolationsfilm 9 gebildet.
- Ein (nicht dargestellter) Zwischenschicht-Isolationsfilm wird auf der sich ergebenden Struktur gebildet. In diesem Zwischenschicht-Isolationsfilm auf dem Source-Bereich 3 und dem Drain-Bereich 4 werden jeweils Kontaktlöcher gebildet. Kontaktlöcher werden ebenso in einem Teil des Löschungs-Gates 7 und einem teil des Steuer-Gates 10 gebildet. Metallverdrahtungsschichten, wie eine Source- Verdrahtungsschicht, eine Drain-Verdrahtungsschicht und jede Gate-Verdrahtungsschicht, die aus Aluminium oder dergleichen hergestellt sind, werden in den Kontaktlöchern und auf dem Zwischenschicht-Isolationsfilm gebildet. Eine Spannung zur Programmierung, eine Auslesespannung und eine Löschspannung werden selektiv über diese Metallverdrahtungsschichten an die Source- und Drainbereiche 3 und 4 und an die einzelnen Gates 7 und 10 entsprechend der jeweiligen Betriebsmoden angelegt.
- Entsprechend der obigen Speicherzellenstruktur ist allerdings eine Dreischicht-Polysiliziumschicht (schwebendes Gate 6, Löschungs-Gate 7 und Steuer-Gate 10) auf einem Teil des Feldisolationsfilms 2 aufgebracht, wodurch eine Differenz des Oberflächenniveaus des Zwischenschicht-Isolationsfilms in diesem Teilbereich und einem anderen Bereich erhöht wird und der Abstand zwischen den Metallverdrahtungsschichten und der Hauptoberfläche des Substrats 1 erhöht wird. Infolgedessen werden die Metallverdrahtungsschichten (Source- Verdrahtungsschicht, Drain-Verdrahtungsschicht) leicht an den Eckabschnitten der Kontaktlöcher zur Herausführung der Source und Drain geschnitten.
- Wenn eine Schicht aus einem Metall mit hohem Schmelzpunkt, beispielsweise Molybden oder Wolfram auf dem Steuer-Gate gebildet wird, um den Widerstand des Gates 10 zu reduzieren, existiert eine große Stufe zwischen demjenigen Abschnitt des Gates 10, der auf dem Löschungs-Gate 7 liegt, und demjenigen Abschnitt des Gates 10, welcher auf dem schwebenden Gate 6 liegt. Infolgedessen wird die Metallschicht mit hohem Schmelzpunkt leicht geschnitten.
- Demzufolge ist es die Hauptaufgabe der vorliegenden Erfindung, eine Halbleiterspeichereinrichtung vorzusehen, die verhindern kann, daß Metallverdrahtungsschichten zufällig oder in unerwünschter Weise geschnitten werden, und die eine verbesserte Zuverlässigkeit aufweist.
- Es ist eine andere Aufgabe dieser Erfindung, ein Verfahren zur Herstellung einer Halbleiterspeichereinrichtung vorzusehen, die die Stufe eines Zwischenschicht- Isolationsfilms reduzieren und eine Verarbeitung von Metallverdrahtungsschichten erleichtern kann.
- Die erste Aufgabe kann durch Bereitstellung einer Halbleiterspeichereinrichtung gelöst werden, die umfaßt:
- ein Halbleitersubstrat eines ersten Leitfähigkeitstyps;
- ein selektiv auf einer Hauptoberfläche des Halbleitersubstrats gebildeter Feldisolationsfilm;
- ein Source-Bereich und ein Drain-Bereich eines zweiten Leitfähigkeitstyps, die in einem Elementbereich auf einem Hauptoberflächenbereich des Halbleitersubstrats gebildet sind und voneinander in einem vorgegebenen Intervall getrennt sind;
- eine Ausnehmung, die in der Hauptoberfläche des Halbleitersubstrats zwischen dem Source-Bereich und dem Drain-Bereich gebildet ist;
- ein erster Isolationsfilm, der auf einer Oberfläche des Halbleitersubstrats an Boden- und Seitenwand-Abschnitten der Ausnehmung gebildet ist;
- ein schwebendes Gate, welches in der Ausnehmung gebildet ist;
- ein dünner zweiter Isolationsfilm, der auf einem Teil einer Oberfläche des schwebenden Gates gebildet ist;
- ein Löschungs-Gate, welches auf einem Teil des zweiten Isolationsfilms und einem Teil des Feldisolationsfilms gebildet ist; und
- ein dritter Isolationsfilm, der auf einer Oberfläche des Löschungs-Gates und dem anderen Teil des schwebenden Gates gebildet ist; und
- ein Steuer-Gate, welches auf dem dritten Isolationsfilm gebildet ist.
- Da das schwebende Gate in der Ausnehmung gebildet ist, wird bei der obigen Struktur die Oberflächenstufe eines Zwischenschicht-Isolationsfilms kleiner, wodurch verhindert wird, daß auf diesem Zwischenschicht-Isolationsfilm gebildete Metallverdrahtungsschichten geschnitten werden.
- Die zweite Aufgabe dieser Erfindung kann durch Bereitstellen eines Verfahrens zur Herstellung einer Halbleiterspeichereinrichtung gelöst werden, welches die folgenden Schritte umfaßt:
- selektives Bilden eines Feldisolationsfilms zur Elementisolation auf einer Hauptoberfläche eines Halbleitersubstrats;
- Bilden einer Ausnehmung in einem Einrichtungsbereich auf der Hauptoberfläche des Halbleitersubtrats;
- Bilden eines ersten Isolationsfilms auf Boden- und Seitenwand-Abschnitten der Ausnehmung;
- Bilden eines schwebenden Gates in der Ausnehmung;
- Bilden eines dünnen zweiten Isolationsfilms auf einer Oberfläche des schwebenden Gates;
- Bilden eines Löschungs-Gates auf dem zweiten Isolationsfilm auf einem Teil des schwebenden gates und einem Teil des Isolationsfilms;
- Bilden eines dritten Isolationsfilms auf einer Oberfläche des Löschungs-Gates und dem anderen Teil des schwebenden Gates;
- Bilden eines Steuer-Gates auf dem dritten Isolationsfilm; und
- Bilden eines Source-Bereichs und eines Drain-Bereichs in einem Hauptoberflächenbereich des Halbleitersubstrats auf beiden Seiten der Ausnehmung.
- Da das obige Verfahren das in der Ausnehmung gebildete schwebende Gate bilden kann, ist es möglich, die Oberflächenstufe eines Zwischenschicht-Isolationsfilms zu reduzieren und eine Verarbeitung von Metallverdrahtungsschichten zu erleichtern.
- Demzufolge kann die Halbleiterspeichereinrichtung verhindern, das Metallverdrahtungsschichten zufällig oder in unerwünschter Weise geschnitten werden, und besitzt eine verbesserte Zuverlässigkeit, und das Verfahren kann die Stufe des Zwischenschicht-Isolationsfilms reduzieren und eine Verarbeitung der Metallverdrahtungsschichten erleichtern.
- Diese Erfindung läßt sich eingehender aus der folgenden ausführlichen Beschreibung im Zusammenhang mit den beiliegenden Zeichnungen verstehen. In den Zeichnungen zeigen:
- Figur 1A und 1B Querschnittsansichten, die den Aufbau einer Speicherzelle eines herkömmlichen FE²PROM zeigt;
- Figur 2A: eine Draufsicht, die das Muster von Speicherzellen einer Halbleiterspeichereinrichtung gemäß der ersten Ausführungsform dieser Erfindung darstellt;
- Figur 2B: eine Querschnittsansicht des Musters in Figur 2A entlang der Schnittline 2B-2B;
- Figur 2C: eine Querschnittsansicht des Musters in Figur 2A entlang der Schnittlinie 2C-2C;
- Figuren 3A und 3B: Querschnittsansichten zur Erläuterung von Speicherzellen einer Halbleiterspeichereinrichtung gemäß der zweiten Ausführungsform dieser Erfindung;
- Figuren 4A bis 4E: Querschnittsansichten, die Querschnitte des Musters in Figur 2A entlang der Schnittlinie 2B-2B in der Reihenfolge der Herstellungsschritte zeigen, um eine Verfahren zur Herstellung der Halbleiterspeichereinrichtung gemäß der ersten Ausführungsform der Erfindung zu erläutern;
- Figuren 5A bis 5E: Querschnittansichten, die die Querschnitte des Musters in Figur 2A entlang der Schnittlinie 2C-2C in der Reihenfolge der Herstellungsschritte zeigen, um das Verfahren zur Herstellung der Halbleiterspeichereinrichtung gemäß der ersten Ausführungsform der Erfindung zu erläutern; und
- Figur 6: eine Querschnittsansicht zur Erläuterung eines Verfahrens zur Herstellung der Halbleiterspeichereinrichtung gemäß der zweiten Ausführungsform der Erfindung.
- Die Figuren 2A bis 2C sind hier beigefügt, um eine FE²PROM gemäß der ersten Ausführungsform der vorliegenden Erfindung zu erläutern. Figur 2A, die einen Teil eines extrahierten Speicherzellenarrays zeigt, ist eine Musterdraufsicht von in Matrixform angeordneten Speicherzellentransistoren. Figur 2B ist eine Querschnittsansicht in einer zu einer Kanalrichtung des Speicherzellentransistors horizontalen und normalen Richtung, d.h. entlang der Schnittline 2B-2B des in Figur 2A gezeigten Musters. Figur 2C ist eine Querschnittsansicht entlang der Kanalrichtung des Speicherzellentransistors, d.h. entlang der Schnittlinie 2C-2C des in Figur 2A gezeigten Musters.
- Ein Feldisolationsfilm 22 als ein Elementisolationsbereich einer Speicherzelle ist selektiv auf der Hauptoberfläche eines aus P-Typ Silizium hergestellten Halbleitersubstrat 21 gebildet. N&spplus;-Source- und Drain-Bereiche 23 und 24 sind voneinander in einem vorgegebenen Intervall in einem Elementbereich auf dem Hauptoberflächenbereich des Halbleitersubstrats 21 gebildet. Eine Ausnehmung 25 ist in dem Substrat 21 zwischen den Source- und Drainbereichen 23 und 24 gebildet. Ein Isolationsfilm 26 ist auf dem Seitenwandabschnitt und dem Bodenabschnitt der Ausnehmung 25 gebildet. Ein aus Polysilizium hergestelltes schwebendes Gate 27 ist in der Ausnehmung 25 gebildet, aufgefüllt bis zur Hauptoberfläche des Substrats 21. Ionen, beispielsweise Borionen (B&spplus;) werden in das Substrat 21 um die Ausnehmung 25 zwischen den Source- und Drainbereichen 23 und 24 herum implantiert, um dadurch einen P-Typ- Verunreinigungsdiffusionsbereich 31 zur Optimierung der Verunreinigunsdichte eines Kanalbereichs zu bilden. Ein dünner Isolationsfilm 28-1 wird auf einem Teil des schwebenden Gates 27 gebildet und ein Isolationsfilm 28-2 wird auf dem anderen Bereich davon gebildet. Der Isolationsfilm 28-1 wird in einem Bereich mit einer Größe von 1/3 der Gate-Länge des schwebenden Gates 27 gebildet, wohingegen der Isolationsfilm 28-2 in einem Bereich mit einer Größe von ungefähr 2/3 dieser Gate-Länge gebildet wird. Ein aus Polysilizium hergestelltes Löschungs-Gate 29 wird auf dem Isolationsfilm 28-1 gebildet, und der Isolationsfilm 28-2 wird auf der Oberfläche des Löschungs-Gates 29 gebildet. Ein aus Polisilizum hergestelltes Steuer-Gate 30 wird auf dem Isolationsfilm 28-2 auf dem schwebenden Gate 27 und dem Löschungs-Gate 29 gebildet.
- Ein Zwischenschicht-Ioslationsfilm 33 wird auf der sich ergebenden Struktur gebildet. Ein Source-Kontaktloch 34 wird in dem Zwischenschicht-Isolationsfilm 33 auf dem Source- Bereich 23 und ein Drain-Kontaktloch 35 in dem Film 33 auf dem Drain-Bereich 24 gebildet. Obwohl dies nicht dargestellt ist, werden Kontaktlöcher auf einem Teil des Löschungs-Gates 9 und einem Teil des Steuer-Gates 30 gebildet. Metallverdrahtungsschichten aus Aluminium oder dergleichen werden in den einzelenen Kontaktlöchern und auf dem Zwischenschicht-Isolationsfilm 33 gebildet. Die Figuren 2A bis 2C zeigen eine Drain-Verdrahtungsschicht 36 als ein Vetreter von diesen Metallverdrahtungsschichten. Eine Spannung zur Programmierung einer Auslösespannung und eine Löschspannung werden über diese Metallverdrahtungsschichten selektiv an die Source- und Drainbereiche 23 und 24 und einzelne Gates 29 und 30 entsprechend der jeweiligen Betriebsmoden selektiv angelegt.
- Da das schwebende Gate 27 in der Ausnehmung 25 gebildet ist, liegt bei der obigen Struktur auf dem Feldisolationsfilm 22 eine Doppelschicht-Polysiliziumschicht bestehend aus dem Löschungs-Gate 29 und dem Steuer-Gate 30. Infolgedessen kann die Oberflächenstufe des Zwischenschicht-Isolationsfilms 33 im Vergleich mit der in den Figuren 1A und 1B gezeigten Struktur kleiner gemacht werden, wodurch ermöglicht wird, zu verhindern, daß die auf dem Isolationsfilm 33 gebildete Metallverdrahtungsschicht (z.B. die Drain-Verdrahtungsschicht 36) an dem Stufenabschnitt geschnitten wird.
- Wenn eine Schicht 37 auf einem Metall mit hohem Schmelzpunkt, beispielsweise Molybden oder Wolfram auf dem Steuer-Gate 30 zur Reduzierung des Widerstands des Gates 30 gebildet ist, wie in den Figuren 3A und 3B gezeigt, wird die Stufe zwischen demjenigen Bereich des Steuer-Gates 30, welcher auf dem Löschungs-Gate 29 liegt, und demjenigen Bereich des Gates 30, welcher auf dem schwebenden Gate 27 liegt, kleiner, da das schwebende Gate 27 in der Ausnehmung 25 gebildet ist. Deshalb kann diese Struktur ein Schneiden der Metallschicht 37 mit hohem Schmelzpunkt an dem Stufenabschnitt sowie ein Schneiden der Metallverdrahtungsschicht 36 verhindern.
- Demzufolge kann die vorliegende Erfindung eine Halbleiterspeichereinrichtung vorsehen, die verhindern kann, daß die Metallverdrahtungsschicht 36 und die Metallschicht 37 mit hohem Schmelzpunkt an dem Stufenabschnitt geschnitten werden, und die eine verbesserte Zuverlässigkeit aufweist.
- Ein Verfahren zur Herstellung des in den Figuren 2A bis 2C gezeigten FE²PROM wird nachstehend unter Bezugnahme auf die Figuren 4A bis 4E und 5 bis 5E beschrieben. Die Figuren 4A bis 4E sind Querschnittsansichten, die Querschnitte des in Figur 2A gezeigten Musters entlang der Schnittlinie 2B-2B in der Reihenfolge der Herstellungsschritte darstellen, und die Figuren 5A bis 5E sind Querschnittsansichten, die die Querschnitte des in Figur 2A gezeigten Musters entlang der Schnittline 2C-2C in der Reihenfolge der Herstellungsschritte darstellen.
- Zunächst wird der Feldisolationsfilm 22 selektiv auf der Hauptoberfläche des P-Typ Siliziumsubstrats 21 gebildet, wie in den Figuren 4A und 5A gezeigt, und zwar beispielsweise durch das LOCOS-Verfahren. Die Ausnehmung 25 wird in dem Elementbereich der Hauptoberfläche des Substrats 21 durch das RIE(Reaktives Ionenäzen)-Verfahren gebildet. Borionen (B&spplus;) werden beispielsweise in den Boden- und Seitenwandabschnitten der Ausnehmung 25 implantiert, um die Verunreinigungsdichte eines Kanalbereichs einzustellen, wodurch der Verunreinigungsdiffusionsbereich 31 gebildet wird. Zur Zeit der Ionenimplantation wird ein Ionenstrahl mehrmals unter verschieden Winkeln auf die Hauptoberfläche des Substrats 21 gestrahlt, so daß die Borionen auch in den Seitenwandabschnitt der Ausnehmung 25 implantiert werden. Obwohl der Verunreinigungsdiffusionsbereich 31 an den Boden- und beiden Seitenwandabschnitten der Ausnehmung 25 in Figur 5A gebildet wird, kann er auch auf dem Boden der Ausnehmung 25 und demjenigen Seitenwandabschnitt davon gebildet werden, an dessen Seite der Source-Bereich erwartungsgemäß gebildet werden soll.
- Danach wird die freiliegende Oberfläche des Substrats 21 einer thermischen Oxidation unterzogen, wodurch der erste Isolationsfilm 26 auf dem Elementbereich auf dem Substrat 21 und dem Boden- und Seitenwandabschnitt der Ausnehmung 25 gebildet wird. Die Polysiliziumschicht 27, die dick genug ist, um die Oberfläche der sich ergebenden Struktur auszuebnen, beispielsweise mit einer Dicke von 5,5 um, wird auf der sich ergebenden Struktur aufgebracht (siehe Figuren 4B und 5B).
- Diese Polysiliziumschicht 27 wird auf die Hauptoberfläche des Substrats 21 durch das RIE-Verfahren zurückgeäzt, wodurch das schwebende Gate 27 gebildet wird, welches bis zu der Ausnehmung 25 aufgefüllt ist. Zu dieser Zeit wird auch der auf der Hauptoberfläche des Substrats 21 gebildete Isolationsfilm 26 entfernt, wodurch die Struktur erzielt wird, so wie sie in den Figuren 4C und 5C gezeigt ist.
- Die Oberfläche des schwebenden Gates 27 wird einer thermischen Oxidation ausgesetzt, um den zweiten Isolationsfilm 28-1 zu bilden, wie in den Figuren 4D und 5D gezeigt. Eine Polysiliziumschicht wird auf diesem Isolationsfilm 28-1 und auf einem Teil des Feldisolationsfilms 22 aufgebracht. Diese Polysiliziumschicht wird durch Photolithographie strukturiert, um dadurch das Löschungs-Gate 21 zu bilden, welches einem Bereich mit einer Größe von 1/3 der Gate-Länge des schwebenden Gates 29 durch den zweiten Isolationsfilm 28-1 gegenüberliegt.
- Dann wird die Oberfläche des Löschungs-Gates 29 einer thermischen Oxidation ausgesetzt, um den dritten Isolationsfilm 28-2 zu bilden. Zu dieser Zeit wird der oxidierte Film 28-1 auf dem schwebenden Gate 27 dicker, um der Isolationsfilm 28-2 zu werden. Eine Polysiliziumschicht wird auf der sich ergebenden Struktur aufgebracht und wird mittels Photolithographie strukturiert, um das Steuer-Gate 30 zu bilden. Mit den als Masken verwendeten Gates 27, 29 und 30 wird eine Verunreinigung in dem Hauptoberflächenbereich des Substrats 21 ionen-implantiert, um die N&spplus;-Source-und-Drain- Bereiche 23 und 24 zu bilden. Die sich ergebende Struktur ist in den Figuren 4e und 5e gezeigt.
- Danach wird der Zwischenschicht-Isolationsfilm 33 auf der sich ergebenden Struktur aufgebracht und das Source- Kontaktloch 34 wird in dem demjenigen Bereich des Zwischenschicht-Isolationsfilms 33 gebildet, der auf dem Source-Bereich 23 liegt und das Drain-Kontaktloch 35 in demjenigen Bereich des Zwischenschicht-Isolationsfilms 33,, der auf dem Drain-Bereich 24 liegt. Kontaktlöcher werden ebenfalls in einem Teil des Löschungs-Gates 29 und einem Teil des Steuer-Gates 30 gebildet. In den Kontaktlöchern und auf dem Zwischenschicht-Isolationsfilm 33 werden Metallverdrahtungsschichten gebildet.
- Da bei der Verwendung dieses Verfahrens das schwebende Gate 27 in der Ausnehmung 25 gebildet ist, liegt auf dem Feldisolationsfilm 22 eine doppelt geschichtete Polysiliziumschicht bestehend aus dem Löschungs-Gate 29 und dem Steuer-Gate 30. Die Oberflächenstufe des Zwischenschicht- Isolationsfilms 33 kann deshalb reduziert werden. Demzufolge kann das vorliegende Verfahren eine Verarbeitung der Metallverdrahtungsschichten erleichtern.
- Bei der Bildung der Schicht 37 aus einem Metall mit hohem Schmelzpunkt, beispielsweise aus Molybden oder Wolfram auf dem Steuer-Gate 30, wie in den Figuren 3A und 3B gezeigt, wird eine Polysiliziumschicht, die das Steuer-Gate 30 werden soll, aufgebracht, dann wird die Metallschicht 37 aus einem Metall mit hohem Schmelzpunkt, beispielsweise Molybden oder Wolfram mittels Aufdampfung auf dieser Polysiliziumschicht aufgebracht, und diese Metallschicht 37 wird mittels Photolithographie in dem in den Figuren 4E und 5E gezeigten Schritt strukturiert. Die nachfolgenden Schritte sind die gleichen wie die voranstehend beschriebenen Schritte. Dieses Verfahren kann die Stufe zwischen demjenigen Bereich des Steuer-Gates 30, der auf dem Löschungs-Gate 29 liegt, und demjenigen Bereich des Gates 30, der auf dem schwebenden Gate 27 liegt, reduzieren, wodurch somit die Verarbeitung der Metallschicht 37 mit hohem Schmelzpunkt erleichtert wird.
- Gemäß des voranstehend beschriebenen Verfahrens wird die Polysiliziumschicht 27 mit einer zur Oberflächeneinebnung ausreichenden Dicke von 5,5 um aufgebracht und diese Schicht 27 wird bis auf die Hauptoberfläche des Substrats 21 durch das RIE-Verfahren in dem in den Figuren 4B und 5B gezeigten Schritt zurückgeäzt. Wie jedoch in Figur 6 gezeigt, kann das schwebende Gate 27 in der Ausnehmung 25 gebildet werden, indem ein Photolack 32 auf einer dünnen Polysiliziumschicht 27' aufgeschichtet wird, und dann der Photolack 32 und die Polysiliziumschicht 27' geätzt werden. Dies wird nachstehend eingehender beschrieben. Die Polysiliziumschicht 27' mit einer Dicke von 0,5 um wird auf der Halbleiterstruktur, die in den Figuren 4A und 5A gezeigt ist, gebildet und der Photolack 32, der dick genug ist, um die Oberfläche auszuebnen (z.B. mit einer Dicke von 6 um) wird auf der Polysiliziumschicht 27' aufgebracht. Das RIE-Verfahren wird dann unter den Bedingungen durchgeführt, um die Äztrate des Photolacks 32 gleich zu derjenigen der Polysiliziumschicht 27' zu machen, so daß sie auf die Hauptoberfläche des Substrats 21 zurückgeätzt werden. Infolgedessen wird das schwebende Gate 27 in der Ausnehmung 25 gebildet, wie in den Figuren 4C und 5C gezeigt. Die nachfolgenden Schritte sind die gleichen, wie die in den Figuren 40 bis 4E und 50 bis 5E gezeigten.
- Das zweite Verfahren kann ebenfalls die gleiche Wirkung erzeugen wie das erste Verfahren.
- Bezugszeichen in den Ansprüchen dienen dem besseren Verständnis und engen den Umfang nicht ein.
Claims (22)
1. Halbleiterspeichereinrichtung mit einer geschichteten
Struktur aus einem schwebenden Gate, einen Steuer-Gate
und einem Löschungs-Gate, zur Speicherung von Daten auf
der Grundlage, ob Elektronen in dem schwebenden Gate
akkumuliert sind oder nicht, und zum Löschen von
gespeicherten Daten unter Verwendung des Löschungs-
Gates, wobei die Speichereinrichtung umfaßt: ein
Halbleitersubstrat (21) eines ersten Leitfähigkeitstyps,
einen Feldisolationsfilm (22), der selektiv auf einer
Hauptoberfläche des Halbleitersubstrats (21) gebildet
ist, einen Source-Bereich (23) und einen Drain-Bereich
(24) eines zweiten Leitfähigkeitstyps, die in einem
Elementbereich auf einem Hauptoberflächenbereich des
Halbleitersubstrats (21) gebildet sind und zueinander in
einem vorgegebenen Abstand liegen, eine Ausnehmung (25)
die in der Hauptoberfläche des Halbleitersubstrats (21)
zwischen dem Source-Bereich (23) und dem Drain-Bereich
(24) gebildet ist, ein erster Isolationsfilm (26), der
auf einer Oberfläche des Halbleitersubstrats (21) an
Boden- und Seitenwandabschnitten der Ausnehmung (25)
gebildet ist, ein schwebenden Gate (27), welches in der
Ausnehmung (25) gebildet ist und die Ausnehmung so
auffüllt, daß es sich nicht über die Ausnehmung hinaus
erstreckt, ein dünner zweiter Isolationsfilm (28-1), der
auf einem Teil einer Oberfläche des schwebenden Gates
(27) gebildet ist, ein Löschungs-Gate (29), welches auf
dem zweiten Isolationsfilm (28-1) und einem Teil des
Feldisolationsfilms (22) gebildet ist, ein dritter
Isolationsfilm (28-2), der auf einer Oberfläche des
Löschungs-Gates (29) und dem anderen Teil des
schwebenden Gates (27) gebildet ist, und ein Steuer-Gate
(30), welches auf dem dritten Isolationsfilm (28-2)
gebildet ist.
2. Speichereinrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß
das Halbleitersubstrat (21) ein Siliziumsubstrat (11)
umfaßt.
3. Halbleiterspeichereinrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß
die ersten bis dritten Isolationsfilme (26,28-1,28-2)
jeweils einen Siliziumoxidfilm umfassen.
4. Halbleiterspeichereinrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß
das schwebende Gate (27), das Löschungs-Gate (29) und
das Steuer-Gate (30) jeweils aus Polysilizium
hergestellt sind.
5. Halbleiterspeichereinrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß
sie ferner eine auf dem Steuer-Gate (30) gebildete
Metallschicht (37) mit hohem Schmelzpunkt umfaßt.
6. Halbleiterspeichereinrichtung nach Anspruch 5,
dadurch gekennzeichnet, daß
ein Material der Metallschicht (37) mit hohem
Schmelzpunkt aus einer Gruppe umfassend Molybden und
Wolfram gewählt ist.
7. Halbleiterspeichereinrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß
sie ferner einen in dem Halbleitersubstrat (21) an
Boden- und Seitenwandabschnitten der Ausnehmung (25)
gebildeten Verunreinigungs-Diffusionsbereich (31) des
ersten Leitfähigkeitstyps umfaßt, um die
Verunreinigungsdichte eines Kanalbereichs einzustellen.
8. Halbleiterspeichereinrichtung nach Anspruch 1,
dadurch gekennzeichnet, daß
sie ferner umfaßt: einen Zwischenschicht-Isolationsfilm
(33) der auf dem Steuer-Gate (30) gebildet ist, und eine
Metallverdrahtungsschicht (34,35), die auf dem
Zwischenschicht-Isolationsfilm (33) gebildet und mit dem
Source-Bereich (23), dem Drain-Bereich (24), dem
Löschungs-Gate (29) oder dem Steuer-Gate (30) verbunden
ist.
9. Verfahren zur Herstellung einer
Halbleiterspeichereinrichtung nach irgendeinem der
vorangehenden Ansprüche mit einer aufgeschichteten
Struktur eines schwebenden Gates, eines Steuer-Gates und
eines Löschungs-Gates, zur Speicherung von Daten auf der
Grundlage, ob Elektronen in dem schwebenden Gate
gespeichert sind oder nicht, und zum Löschen von
gespeicherten Daten unter Verwendung des Löschungs-
Gates, wobei das Verfahren die folgenden Schritte
umfaßt: selektives Bilden eines Feldisolationsfilms (22)
zur Elementisolation auf einer Hauptoberfläche des
Halbleitersubstrats (21), Bilden einer Ausnehmung (25)
in einem Elementbereich auf der Hauptoberfläche des
Halbleitersubstrats (21), Bilden eines ersten
Isolationsfilms (26) auf Boden- und
Seitenwandabschnitten der Ausnehmung (25), Bilden eines
schwebenden Gates (27) in der Ausnehmung (25), Bilden
eines dünnen zweiten Isolationsfilms (28-1) auf einer
Oberfläche des schwebenden Gates (27), Bilden eines
Löschungs-Gates (29) auf dem zweiten Isolationsfilm
(28-1) auf einem Teil des schwebenden Gates (27) und
einem Teil des Feldisolationsfilms (22), Bilden eines
dritten Isolationsfilms (28-2) auf einer Oberfläche des
Löschungs-Gates (29) und dem anderen Teil des
schwebenden Gates (27), Bilden eines Steuer-Gates (30)
auf dem dritten Isolationsfilm (28-2) und Bilden eines
Source-Bereichs (23) und eines Drain-Bereichs (24) in
einem Hauptoberflächenbereich des Halbleitersubstrats
(21) auf beiden Seiten der Ausnehmung (25).
10. Verfahren nach Anspruch 9,
dadurch gekennzeichnet, daß
der Feldisolationsfilm (22) durch ein LOCOS-Verfahren
gebildet wird.
11. Verfahren nach Anspruch 9,
dadurch gekennzeichnet, daß
die Ausnehmung (25) durch Entfernung der Hauptoberfläche
des Halbleitersubstrats (21) durch ein RIE-Verfahren
gebildet wird.
12. Verfahren nach Anspruch 9,
dadurch gekennzeichnet, daß
der erste Isolationsfilm (26) durch thermische Oxidation
der Oberfläche des Halbleitersubstrats (21) an Boden-
und Seitenwandabschnitten der Ausnehmung (25) gebildet
wird.
13. Verfahren nach Anspruch 9,
dadurch gekennzeichnet, daß
das schwebende Gate (27) ein Rest einer dicken
Polysiliziumschicht in der Ausnehmung (25) ist, nachdem
diese in der Ausnehmung (25) und auf dem
Feldisolationsfilm (22) gebildet und dann zurückgeätzt
wird.
14. Verfahren nach Anspruch 9,
dadurch gekennzeichnet, daß
das schwebende Gate (27) ein Rest einer
Polysiliziumschicht (27') in der Ausnehmung (25) ist,
nachdem die polysiliziumschicht (27') in der Ausnehmung
(25) und auf dem Feldisolationsfilm (22) gebildet ist,
ein Photolack (32) auf die Polysiliziumschicht (27')
aufgebracht wird und dann das Polysilizium (27') und der
Photolack (32) bei der gleichen Ätzrate zurückgeätzt
werden.
15. Verfahren nach Anspruch 9,
dadurch gekennzeichnet, daß
der zweite Isolationsfilm (28-1) gebildet wird, indem
die Oberfläche des schwebenden Gates (27) einer
thermischen Oxidation ausgesetzt wird.
16. Verfahren nach Anspruch 9,
dadurch gekennzeichnet, daß
Löschungs-Gate (29) einen Bereich mit einer Größe von
1/3 einer Gate-Länge des schwebenen Gates (27) durch den
zweiten Isolationsfilm (28-1) überlappt.
17. Verfahren nach Anspruch 9,
dadurch gekennzeichnet, daß
der dritte Isolationsfilm (28-2) gebildet wird, indem
die Oberfläche des schwebenden Gates (27) und die
Oberfläche des Löschungs-Gates (29) einer thermischen
Oxidation ausgesetzt werden.
18. Verfahren nach Anspruch 9,
dadurch gekennzeichnet, daß
Steuer-Gate (30) durch Strukturierung einer
Polysiliziumschicht gebildet wird.
19. Verfahren nach Anspruch 9,
dadurch gekennzeichnet, daß
es ferner einen Schritt zur Bildung einer Metallschicht
(37) mit hohem Schmelzpunkt auf dem Steuer-Gate (30)
umfaßt.
20. Verfahren nach Anspruch 9,
dadurch gekennzeichnet, daß
ein Material der Metallschicht (37) mit hohem
Schmelzpunkt aus einer Gruppe umfassend Molybden und
Wolfram gewählt ist.
21. Verfahren nach Anspruch 9,
dadurch gekennzeichnet, daß
es ferner eine Schritt umfaßt, in dem ein
Verunreinigungsdiffusionsbereich (31) des ersten
Leitfähigkeitstyps in dem Halbleitersubstrat (21) an
Boden- und Seitenwandabschnitten der Ausnehmung (25)
gebildet wird, um eine Verunreinigungsdichte eines
Kanalbereichs einzustellen, nach dem Schritt zur Bildung
der Ausnehmung.
22. Verfahren nach Anspruch 9,
dadurch gekennzeichnet, daß
es ferner die folgenden Schritte umfaßt: Bilden eines
Zwischenschicht-Isoltionsfilms (33), der auf dem Steuer-
Gate (30) gebildet ist, nach dem Schritt einer Bildung
des Source-Bereichs (23) und des Drain-Bereichs (24),
Bilden eines Kontaktlochs (34,35) auf wenigstens einem
Bereich von denjenigen Bereichen des Zwischenschicht-
Isolationsfilms (33), die auf dem Source-Bereich (23),
auf dem Drain-Bereich (24), auf dem Löschungs-Gate (29)
und dem Steuer-Gate (30) liegen, und Bilden einer
Metallverdrahtungsschicht (36) auf einem Teil des
Zwischenschicht-Isolationsfilms und in dem Kontaktloch
(34,35).
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1230110A JPH0393276A (ja) | 1989-09-05 | 1989-09-05 | 半導体記憶装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE69017319D1 DE69017319D1 (de) | 1995-04-06 |
| DE69017319T2 true DE69017319T2 (de) | 1995-08-03 |
Family
ID=16902721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE69017319T Expired - Fee Related DE69017319T2 (de) | 1989-09-05 | 1990-09-05 | E2PROM mit in einem Halbleitersubstrat geformten schwebenden Gate und Herstellungsverfahren. |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0416574B1 (de) |
| JP (1) | JPH0393276A (de) |
| KR (1) | KR930010250B1 (de) |
| DE (1) | DE69017319T2 (de) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3124334B2 (ja) * | 1991-10-03 | 2001-01-15 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| US5355330A (en) * | 1991-08-29 | 1994-10-11 | Hitachi, Ltd. | Capacitive memory having a PN junction writing and tunneling through an insulator of a charge holding electrode |
| US5622881A (en) * | 1994-10-06 | 1997-04-22 | International Business Machines Corporation | Packing density for flash memories |
| US5818082A (en) * | 1996-03-04 | 1998-10-06 | Advanced Micro Devices, Inc. | E2 PROM device having erase gate in oxide isolation region in shallow trench and method of manufacture thereof |
| DE10054172C2 (de) | 2000-11-02 | 2002-12-05 | Infineon Technologies Ag | Halbleiter-Speicherzelle mit einer in einem Graben angeordneten Floating-Gate-Elektrode und Verfahren zu deren Herstellung |
| KR20180007411A (ko) | 2016-07-13 | 2018-01-23 | 두산인프라코어 주식회사 | 엔진 배기 브레이크를 이용한 엑슬 과열 방지 시스템 및 방법 |
| US20190330770A1 (en) * | 2016-12-16 | 2019-10-31 | Kimberly-Clark Worldwide, Inc. | Wet-laid microfibers including polyolefin and thermoplastic starch |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59154071A (ja) * | 1983-02-23 | 1984-09-03 | Toshiba Corp | 半導体装置 |
| JPS59172270A (ja) * | 1983-03-18 | 1984-09-28 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPS61294869A (ja) * | 1985-06-21 | 1986-12-25 | Toshiba Corp | 半導体装置およびその製造方法 |
| JPS6288368A (ja) * | 1985-10-15 | 1987-04-22 | Seiko Instr & Electronics Ltd | 半導体不揮発性メモリ |
| US4796228A (en) * | 1986-06-02 | 1989-01-03 | Texas Instruments Incorporated | Erasable electrically programmable read only memory cell using trench edge tunnelling |
| JPH01143362A (ja) * | 1987-11-30 | 1989-06-05 | Sony Corp | 不揮発性メモリ装置 |
-
1989
- 1989-09-05 JP JP1230110A patent/JPH0393276A/ja active Pending
-
1990
- 1990-09-05 KR KR1019900013983A patent/KR930010250B1/ko not_active IP Right Cessation
- 1990-09-05 EP EP90117064A patent/EP0416574B1/de not_active Expired - Lifetime
- 1990-09-05 DE DE69017319T patent/DE69017319T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0416574A3 (en) | 1991-04-10 |
| DE69017319D1 (de) | 1995-04-06 |
| KR910007139A (ko) | 1991-04-30 |
| EP0416574B1 (de) | 1995-03-01 |
| KR930010250B1 (ko) | 1993-10-15 |
| EP0416574A2 (de) | 1991-03-13 |
| JPH0393276A (ja) | 1991-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3816358C2 (de) | ||
| DE19617632C2 (de) | Verfahren zur Herstellung einer nichtflüchtigen Speicherzelle | |
| DE69427532T2 (de) | Verfahren zur reduzierung den abstandes zwischen den horizontalen benachbarten schwebenden gates einer flash eprom anordnung | |
| DE19747776C2 (de) | Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung | |
| DE4220497A1 (de) | Halbleiterspeicherbauelement und verfahren zu dessen herstellung | |
| EP0783181A1 (de) | Elektrisch programmierbare Speicherzellenanordnung und Verfahren zu deren Herstellung | |
| DE2750209A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
| DE2502235A1 (de) | Ladungskopplungs-halbleiteranordnung | |
| DE4016686A1 (de) | Halbleiterspeicher und verfahren zu seiner herstellung | |
| DE10228565A1 (de) | Nicht-flüchtige Speichervorrichtung und Herstellungsverfahren derselben | |
| DE102005008058A1 (de) | Verfahren zum Herstellen von Halbleiterspeicherbauelementen und integriertes Speicherbauelement | |
| DE3540422C2 (de) | Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen | |
| DE10258194B4 (de) | Halbleiterspeicher mit Charge-trapping-Speicherzellen und Herstellungsverfahren | |
| DE19708031B4 (de) | Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung | |
| DE19807010B4 (de) | Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung | |
| DE102020116563A1 (de) | Halbleitervorrichtung und verfahren zur herstellung derselben | |
| EP1005090B1 (de) | Halbleiterbauelement mit zumindest einem Widerstandselement aufweisenden Kondensator sowie Verfahren zu dessen Herstellung | |
| DE10206057A1 (de) | Nichtflüchtiges Speicherbauelement und Verfahren zu seiner Herstellung | |
| DE69017319T2 (de) | E2PROM mit in einem Halbleitersubstrat geformten schwebenden Gate und Herstellungsverfahren. | |
| DE69326749T2 (de) | Nichtflüchtiger Speicher mit Schutzdiode | |
| DE69009196T2 (de) | EEPROM, dessen Löschgate-Elektrodenmuster, die Muster des Source-Bereiches kreuzen und Verfahren zur Herstellung desselben. | |
| DE3927176C2 (de) | ||
| DE4123158C2 (de) | Verfahren zur Herstellung von zueinander parallel ausgerichteten Leiterschichtabschnitten | |
| DE69007961T2 (de) | Verfahren zum herstellen eines nur-lese-halbleiterspeichers. | |
| DE102005001904A1 (de) | Halbleiterspeicher, Halbleiterbauteil und Verfahren zu deren Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |