JPS6288368A - 半導体不揮発性メモリ - Google Patents

半導体不揮発性メモリ

Info

Publication number
JPS6288368A
JPS6288368A JP60229403A JP22940385A JPS6288368A JP S6288368 A JPS6288368 A JP S6288368A JP 60229403 A JP60229403 A JP 60229403A JP 22940385 A JP22940385 A JP 22940385A JP S6288368 A JPS6288368 A JP S6288368A
Authority
JP
Japan
Prior art keywords
electrode
floating gate
gate electrode
insulating film
tunnel oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60229403A
Other languages
English (en)
Inventor
Yoshio Hirai
平井　芳男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP60229403A priority Critical patent/JPS6288368A/ja
Priority to DE8686307291T priority patent/DE3686144T2/de
Priority to EP86307291A priority patent/EP0228761B1/en
Publication of JPS6288368A publication Critical patent/JPS6288368A/ja
Priority to US07/279,231 priority patent/US5126809A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野〕 この発明は、コンピュータ、ＯＡ機器等に使用されてい
る半導体不揮発性メモリに関する。
（発明の概要〕 この発明に、コンピュータ等に使用されている半導体不
揮発性メそすにおいて、浮遊ゲート電極のまわりにトン
ネル絶縁膜を介して消去電属と誉込み電極を各々設ける
ことにより信頼性の高い半導体不揮発性メモリを提供す
るものである。
（従来の技術〕 半導体不揮発性メモリニ、他のメモリに比べ小型で高速
読み出しが可能でちるためてコンピュータ等と広く応用
されている。第２図は、一般市な電気釣消去可能な不揮
発性メモリ　ｃ以下Ｅ！ｌＰＲＯＭと呼ぶことセする〕
の断面図である。Ｐ型半導体基板１１の表面ＫＮ十型の
ソース頭載臣とドレイン頭載１３ｔ−形成し、ゲート絶
Ｒ１１４を介して浮遊ゲート電ｇｉ１５が設けられてい
る。ｔた。浮遊ゲート電層１５の電位を制御するための
制御ゲート電極１６は絶縁膜１０２を介して設置Ｊであ
る。浮遊ゲート電極１５への電荷の出し入れは、ドレイ
ン領域上に設けら扛九トンネル酸化膜１７　ｆ　：Ｊｉ
゛ｌ、°τ行なわれる１例えば、トンネル酸化膜１７の
ｆＡＪ’Ｊが約２０ＯＡ　’ｔｌ’ある場合には、制飼
ゲ−）　ｔ’：ｉ　４愼１６　Ｋドレイン領域１３に対
して２ｆ）　Ｖ　、％い電圧を印加゛ｒると、トンネル
酸化膜１７に高電界が印加さ！］１「子がドレイン領域
１３からｆ！遊ゲー）　ｉｔ電極５へとＨ，ｔｌ込む、
逆に、浮遊ゲート電極１５からドレイン領域！３へ電子
を流出するには、制御ゲート電極１６に対してドレイン
領域１３に２ｆ）Ｖ高い電圧を中力０すればよい、浮遊
ゲートｉｔｉ＋５の中の電荷Ｎによって、浮遊ゲート電
極１５ヲゲート電極とするソース、ドレイン領域間のチ
ャネルコンダクタンスが変化することがら情＠ｔＯ読み
出すことがｉｉＪ能でおる。
（発明が解決しようとする問題点〕 第２図に示したようなトンネル酸化膜に高電界を印７１
１１１．て情報の１換えを行う］ｌｌｉＦｉＦＲＯＭの
場合、高電界印加によるトンネル酸化膜の摩耗劣化によ
り皆換えを繰り返し２行うとＥＨ】ＦＲＯＭが破壊しで
し１うという１ｌｉｉ題点があった。
Ｃ問題点を解決するための手段） 上記の問題点ケ′！＋７決Ｊるために、トンネル酸化膜
の摩耗劣化を、′Ｌ、＜調べた結果ｇ摩れ劣化に箱界力
同依存ＰＩがあることがわかり六、〜、第８図にその鉱
床を〉１・ず、トンネル酸化膜１７に加わる電界Ｆｌｏ
ｚに対“Ｉるトンネル１ｔ）′数、である。浮遊ゲ・・
計電極１５から電子ｔ　）ｉｊ出させる（ドレイン領域
に＋２（ＩＶ’ｉ印加′Ｉる時、→−Ｖｔつ場合の力が
小さな電、η１領゛で破壊する。ｆｆｆｌち、第２図の
↓うＥＥＦＲＯＭにおいてｅよ消去時（浮遊ゲ・−計電
極１５から電子を流出する）に破壊していると劣えられ
る。
以上のことから、消去＠１極と書込み′Ｉｌ！極を別々
に良けることにより、Ｅｌ！ｊＦＲＯＭの１換えによる
破壊をより起りに＜＜シた。
（作用〕 消去電、極と誓込み電極を別々に設けることに上り名々
トンネル絶縁膜に流れる電子の方向を一方向に限定する
ことにより、トンネル絶縁膜の摩耗劣化をおこりに＜＜
シている。
（実施例〕 本発明の半導体不揮発性メモリを第１図、第４図、第５
図を用いて説明する。まず、第１図の本発明の半導体不
揮発性メモリの第１の実施例について説明する。Ｐ型子
導体基板１の表面にＮ　−）型のソース。ドレイン領域
８を形成し、ソース、ドレイン領域間のチャネル領域上
にゲート絶縁膜４を介して浮遊ゲー）［極５を設置Ｊ、
さらに、浮遊ゲート電極５の上に絶縁膜１０１ｔ−介し
て制御ゲート電極６を設けておる。また、浮遊ゲート電
極６から電子を流出する消去電極８は、浮遊ゲート電極
５の下にトルネル酸化膜７′ｆｔ介して設けられている
。七１書込み電極１０は、浮遊ゲート電極５の上にトン
ネル酸化膜９を介して設けである。書込みＣ電子を浮遊
ゲート電極５に注入する〕するには、書込み電極に対し
て制ｉｌｌゲートを極６及び消去電極８に書込み電圧を
印加して行う、消去を行うには、ｖｌ込みｌｉｔ極１０
及び制御ゲート電＆６に対して消去電極８に消去電圧を
印加して行う、第１図に示す如く１本発明のＥＥＦＲＯ
Ｍの場冶。
砺込み電極１０である８Ｊ−目のポリシリコンから浮遊
ゲート宵８極５の２Ｉ〆目のポリシリコンへ、浮遊ゲー
ト電極５から一層目ポリシリコンでおる消去電極へと電
子ｆｒ′移動させて省、き換えを行う。第４図（よ１本
発明に用いたトンネル酸化膜の特性図でおる。印７ＪＤ
　Ｉｆｆ、界に対するトンネル宵、流ヲ示している。２
層目のポリシリコンに対して１層目のポリシリコンに正
電圧を中力１１シたときの力がトンネル酸化膜は破壊し
にくい。従って、第１図のような構造にすることにより
、■換えによる破壊が少ないＦｌｔｌｌＱＩ’ＲＯＭが
町１２になる。第５図は１本発明の半導体手挿発性メモ
リの第２の実施例である。
この実施例においては、ドレイン領域２３から浮遊ゲー
ト［極５へ、浮遊ゲート電極ｚ５から消去電極２５へと
電子を移動することにより書換えを行う。
トンネル酸化膜の破壊しにくい方向にのみ高電界を印加
することにより、■換えを行う構造になっている。
（発明の効果） −６＃＠ 本発明の半導体不揮発性メモリは、トンネル酸化膜を２
ケ所に設けることによりトンネル酸化膜に高電界に対し
てＶ粍しにくい一方向の′醒界のみ印加して書換えを行
う構造であるため、省換え回数が従来の構造に比べ御粘
以上多くすることができる。
【図面の簡単な説明】
第１図は本発明の半導体不揮発性メモリの第１の実施例
の断面図であり、第２図は従来の半導体不揮発性メモリ
の断面図でおる。第８図はＮ十型単結晶シリコン上のト
ンネル酸化膜の電気特性図であり、第４図は本発明に用
いたポリシリコン上のトンネル酸化膜の電気特性図であ
る。第５図は本発明の半導体不揮発性メモリの第２の実
施例の断面図である。 １、。シリコン基板 ２、。Ｎ＋型ソース領域 ８、。Ｎ＋型ドレイン領域 ５０．浮遊ゲート電極 ６゜。制御ゲート電極 ８、。消去電極 １０、。書込み電極 ７．９．、）ンネル酸化膜 以上 ＋導イ牢、千オ迂発斗生メｔソの岐面ｉ乙第　１　図 Ｅｏｘ　（ｔｊｖ／ｃｍ） 蛍］占晶シリコン上のトし・ネル酸ｊ’ｊ、遵の電！ｄ
隼阻図第３図 ＥｏｘＣＭヴ（Ｊ） 求リッツコン上のトンネル酸イし腔の電、気？Ｈ生図缶
蔦／　Ｍ

Claims (2)

    【特許請求の範囲】
  1. （１）、第１導電形の半導体基板と、前記半導体基板表
    面に隔てて形成された第２導電形のソース、ドレイン領
    域と、前記ソース、ドレイン領域間の前記半導体基板表
    面上にゲート絶縁膜を介して設けられた浮遊ゲート電極
    と、前記浮遊ゲート電極と第１のトンネル絶縁膜を介し
    て設けられた消去電極と、前記浮遊ゲート電極と第２の
    トンネル絶縁膜を介して設けられた書込み電極とからな
    る半導体不揮発性メモリ。
  2. （２）、前記第１のトンネル絶縁膜及び第２のトンネル
    絶縁膜の破壊電流値の極性依存性に関して、前記消去電
    極及び書込み電極と前記浮遊ゲート電極との位置関係を
    第１のトンネル絶縁膜及び第２のトンネル絶縁膜の破壊
    電流値が高くなるように設置したことを特徴とする特許
    請求の範囲第１項記載の半導体不揮発性メモリ。
JP60229403A 1985-10-15 1985-10-15 半導体不揮発性メモリ Pending JPS6288368A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP60229403A JPS6288368A (ja) 1985-10-15 1985-10-15 半導体不揮発性メモリ
DE8686307291T DE3686144T2 (de) 1985-10-15 1986-09-23 Nichtfluechtiger halbleiterspeicher.
EP86307291A EP0228761B1 (en) 1985-10-15 1986-09-23 Semiconductor non-volatile memory
US07/279,231 US5126809A (en) 1985-10-15 1988-11-29 Semiconductor non-volatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60229403A JPS6288368A (ja) 1985-10-15 1985-10-15 半導体不揮発性メモリ

Publications (1)

Publication Number Publication Date
JPS6288368A true JPS6288368A (ja) 1987-04-22

Family

ID=16891661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60229403A Pending JPS6288368A (ja) 1985-10-15 1985-10-15 半導体不揮発性メモリ

Country Status (4)

Country Link
US (1) US5126809A (ja)
EP (1) EP0228761B1 (ja)
JP (1) JPS6288368A (ja)
DE (1) DE3686144T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661505A (ja) * 1992-06-19 1994-03-04 Internatl Business Mach Corp <Ibm> メモリ・セル、その製造方法および方向性誘電体材料
US5818081A (en) * 1993-11-30 1998-10-06 Tadahiro Ohmi Semiconductor device
JP2009158857A (ja) * 2007-12-27 2009-07-16 Nec Electronics Corp 不揮発性半導体記憶装置及びその製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01248670A (ja) * 1988-03-30 1989-10-04 Toshiba Corp 不揮発性半導体記憶装置ならびにその動作方法および製造方法
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
US4989053A (en) * 1989-03-27 1991-01-29 Shelton Everett K Nonvolatile process compatible with a digital and analog double level metal MOS process
ATE135495T1 (de) * 1989-06-21 1996-03-15 Xicor Inc Apparat und verfahren zur herstellung einer speicherzelle mit schwebendem gate und doppelter dielektrikumschicht
JPH0393276A (ja) * 1989-09-05 1991-04-18 Toshiba Micro Electron Kk 半導体記憶装置及びその製造方法
US5583810A (en) * 1991-01-31 1996-12-10 Interuniversitair Micro-Elektronica Centrum Vzw Method for programming a semiconductor memory device
BE1004424A3 (nl) * 1991-01-31 1992-11-17 Imec Inter Uni Micro Electr Transistorstruktuur voor uitwisbare en programmeerbare geheugens.
US6009013A (en) * 1992-01-29 1999-12-28 Interuniversitair Micro-Elektronica Centrum Vzw Contactless array configuration for semiconductor memories
US6243293B1 (en) 1992-01-29 2001-06-05 Interuniversitair Micro-Elektronica Centrum Contacted cell array configuration for erasable and programmable semiconductor memories
JP3404064B2 (ja) * 1993-03-09 2003-05-06 株式会社日立製作所 半導体装置及びその製造方法
KR970003845B1 (ko) * 1993-10-28 1997-03-22 금성일렉트론 주식회사 이이피롬 프래쉬 메모리 셀, 메모리 디바이스 및 그 제조방법
KR0136932B1 (ko) * 1994-07-30 1998-04-24 문정환 반도체 소자 및 그의 제조방법
US5818082A (en) * 1996-03-04 1998-10-06 Advanced Micro Devices, Inc. E2 PROM device having erase gate in oxide isolation region in shallow trench and method of manufacture thereof
US5793079A (en) * 1996-07-22 1998-08-11 Catalyst Semiconductor, Inc. Single transistor non-volatile electrically alterable semiconductor memory device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4099196A (en) * 1977-06-29 1978-07-04 Intel Corporation Triple layer polysilicon cell
DE3007892C2 (de) * 1980-03-01 1982-06-09 Deutsche Itt Industries Gmbh, 7800 Freiburg Floating-Gate-Speicherzelle
EP0052982B1 (en) * 1980-11-20 1986-08-13 Kabushiki Kaisha Toshiba Semiconductor memory device and method for manufacturing the same
JPS57157573A (en) * 1981-03-25 1982-09-29 Fujitsu Ltd Semiconductor non-volatile memory cell

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661505A (ja) * 1992-06-19 1994-03-04 Internatl Business Mach Corp <Ibm> メモリ・セル、その製造方法および方向性誘電体材料
US5818081A (en) * 1993-11-30 1998-10-06 Tadahiro Ohmi Semiconductor device
JP2009158857A (ja) * 2007-12-27 2009-07-16 Nec Electronics Corp 不揮発性半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
EP0228761A1 (en) 1987-07-15
DE3686144T2 (de) 1992-12-17
US5126809A (en) 1992-06-30
EP0228761B1 (en) 1992-07-22
DE3686144D1 (de) 1992-08-27

Similar Documents

Publication Publication Date Title
JPS6288368A (ja) 半導体不揮発性メモリ
US4630085A (en) Erasable, programmable read-only memory device
US5790460A (en) Method of erasing a flash EEPROM memory
JPH0760864B2 (ja) 半導体集積回路装置
KR970004044A (ko) 불휘발성반도체기억장치
TW200625316A (en) Non-volatile memory device, methods of fabricating and operating the same
CN1938785A (zh) 使用由栅极引起的接面泄漏电流的快闪存储器编程
US6580642B1 (en) Method of erasing nonvolatile tunneling injector memory cell
JPS63211767A (ja) 半導体記憶装置
KR20040031655A (ko) 단일비트 비휘발성 메모리셀 및 그것의 프로그래밍 및삭제방법
JP2002043448A (ja) 集積回路とメモリセルのトラップチャージ層のチャージ方法
JPH06302828A (ja) 半導体不揮発性記憶装置
JPH02159071A (ja) 不揮発性半導体記憶素子
JPH0577189B2 (ja)
JPS63306598A (ja) 不揮発性メモリセルの消去方式
JP3069607B2 (ja) 半導体不揮発性メモリの動作方法
JPH10223784A (ja) フラッシュメモリセル
JP3402249B2 (ja) 半導体記憶装置
JPS6343902B2 (ja)
JPS62183161A (ja) 半導体集積回路装置
JP2872873B2 (ja) 半導体記憶装置
JPH0340956B2 (ja)
KR100274750B1 (ko) 비휘발성반도체기억장치의구동방법
JPH0451072B2 (ja)
JPS5833712B2 (ja) 不揮発性メモリの書込・書換え方法