KR970004044A - 불휘발성반도체기억장치 - Google Patents
불휘발성반도체기억장치 Download PDFInfo
- Publication number
- KR970004044A KR970004044A KR1019960021287A KR19960021287A KR970004044A KR 970004044 A KR970004044 A KR 970004044A KR 1019960021287 A KR1019960021287 A KR 1019960021287A KR 19960021287 A KR19960021287 A KR 19960021287A KR 970004044 A KR970004044 A KR 970004044A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- potential
- nonvolatile semiconductor
- semiconductor memory
- memory device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 239000002784 hot electron Substances 0.000 claims abstract 2
- 239000012535 impurity Substances 0.000 claims 10
- 230000002093 peripheral effect Effects 0.000 claims 9
- 238000005421 electrostatic potential Methods 0.000 claims 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 4
- 239000000463 material Substances 0.000 claims 3
- 239000002184 metal Substances 0.000 claims 3
- 238000009825 accumulation Methods 0.000 claims 2
- 230000006378 damage Effects 0.000 claims 2
- 230000005684 electric field Effects 0.000 claims 2
- 238000000034 method Methods 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- 230000005641 tunneling Effects 0.000 claims 2
- 230000005283 ground state Effects 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 230000006866 deterioration Effects 0.000 abstract 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7885—Hot carrier injection from the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
본 발명에 따른 불휘발성반도체기억장치에 있어서, n웰(1)의 표면에 p형의 소스영역(2)과 드레인영역(3)이 형성된다.
채널영역(8)의 윗쪽에, 터널산화막(4)을 개재하여 플로팅게이트전극(5)과 콘트롤게이트전극(7)이 형성되어 있다.
이 구성에있어서, 데이타의 기록시에, 드레인영역(3)에 부전위가 인가되고, 콘트롤게이트전극(7)에 정전위가 인가되어, 드레인영역에서의 밴드-밴드간 터널전류유기 핫일렉트론 주입전류에 의해, 드레인 영역(3)으로부터 플로팅게이트 전극(5)으로 전자가 주입된다.
그 결과, 터널산화막의 열화를 방지하여, 소형화가 가능한 불휘발성반도체기억장치를 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 제1실시예에 있어서의 비휘발성반도체기억장치의 기록동작을 설명하기 위한 제1의 도면, 제2도는 제1실시예에 있어서의 불휘발성반도체기억장치의 기록동작을 설명하기 위한 제2의 도면.
Claims (43)
- n형영역(1)의 표면에 형성된 p형의 소스영역(2) 및 p형의 드레인영역(3)과, 상기 소스영역(2)과, 상기 드레인영역(3)에 의해 끼워진 채널영역(8)의 윗쪽에 터널산화막(4)을 통하여 형성된 전하축적 전극(5)과, 상기 전하축적 전극(5)의 윗쪽에 절연막(6)을 통하여 형성된 제어전극(7)을 갖는 불휘발성반도체기억장치에 있어서, 데이타의 기록시에,상기 드레인영역(3)에, 부전위를 인가하기 위한 부전위인가 수단과, 데이타의 기록시에, 상기 전하축적 전극(5)에, 정전위를 인가하기 위한 정전위인가 수단을 구비하고, 전자는 상기 드레인영역(3)에서의 밴드-밴드간 터널전류유기 핫 일렉트론 주입에 의해, 상기 드레인영역(3)에서 상기 전하축적전극(4)으로 주입되는 불휘발성반도체기억장치.
- 제1항에 있어서, 데이타 기록시에, 상기 소스영역(2)을 개방상태로 하는 개방수단과, 데이타 기록시에, 상기 n형 영역(1)을 접지상태로 하는 접지수단을 더 구비하는 불휘발성반도체기억장치.
- 제1항에 있어서, 상기 채널영역(8)은 p형 매립층(12)을 포함하는 불휘발성반도체기억장치.
- 제1항에 있어서, 상기 전하축적 전극(5)은 n형 폴리실리콘으로 형성되는 불휘발성반도체기억장치.
- 제1항에 있어서, 상기 전하축적 전극(5)은 p형 폴리실리콘으로 형성되는 불휘발성반도체기억장치.
- 제1항에 있어서, 상기 드레인영역(3)의, 상기 전하축적 전극(5)의 아래쪽으로 위치하는 영역은 5×1019cm-3이하의 불순물 농도를 갖는 불휘발성반도체기억장치.
- 제1항에 있어서, 상기 드레인영역(3)의, 상기 전하축적 전극(5)의 아래쪽으로 위치하는 영역은 적어도 5×1019cm-3의 불순물 농도를 갖고, 상기 소스영역(2)의, 상기 전하축적 전극(5)의 아래쪽으로 위치하는 영역은 5×1019cm-3이하의 불순물 농도를 갖는 불휘발성반도체기억장치.
- 제1항에 있어서, 상기 채널영역(8)은 상기 소스영역(10)과 접하여 형성되고, 상기 소스영역(10)의 불순물농도보다 저농도의 p형 불순물 농도를 갖는 제1의 불순물영역(16)과, 상기 드레인영역(11)과 접하여 형성되고, 상기 드레인영역(11)의 불순물 농도보다 저농도의 p형 불순물 농도를 갖는 제2의 불순물 영역(17)을 포함하는 불휘발성반도체기억장치.
- 제1항에 있어서, 상기 n형 영역(1)은 상기 드레인영역(3)과 접촉하여, 상기 드레인영역(3)을 둘러싸도록형성된 제3의 n형 불순물 영역(18)을 포함하는 불휘발성반도체기억장치.
- 제1항에 있어서, 상기 소스영역(2)과 상기 드레인영역(3)은 상기 전하축적 전극(5) 및 상기 제어전극(7)에 대하여 대칭구조인 불휘발성반도체기억장치.
- 제1항에 있어서, 상기 터널산화막(4)은 15nm이하의 두께를 갖는 불휘발성반도체기억장치.
- 제1항에 있어서, 상기 제어전극(7), 상기 전하축적 전극(5), 상기 소스영역(2), 및 상기 드레인영역(3)은메모리셀을 형성하고, 상기 불휘발성반도체메모리장치는 복수행 및 열로 배열된 상기 복수의 메모리셀을 포함하는 메모리셀어레이와; 상기 복수행에 대응하여, 상기 각각의 메모리셀의 제어전극이 접속된 워드선과, 상기 복수열에 대응하여, 상기 각각의 메모리셀의 드레인영역이 접속된 비트선을 갖는 불휘발성반도체기억장치.
- 제12항에 있어서, 상기 메모리셀의 동작제어를 행하는 주변회로가 형성되는 주변회로영역을 더 구비하고,상기 주변회로영역은 p채널형 MOS 트랜지스터를 포함하고, 상기 메모리셀의 상기 소스영역과 상기 드레인영역은 상기 p채널형 MOS 트랜지스터를 구성하는 소스영역 및 드레인영역과 동일의 구조를 갖는 불휘발성반도체기억장치.
- 제12항에 있어서, 상기 비트선은 주비트선과 부비트선을 포함하고, 상기 복수의 메모리셀은 복수행 및 열로 배열된 복수의 메모리셀을 포함하는 복수의 섹터로 분리되고, 상기 불휘발성반도체기억장치는 상기 복수의 섹터에 대응하여 설치되고, 각각이 대응하는 섹터내의 복수의 열에 대응하는 상기 복수의 부비트선을 포함하는 부비트선군과, 복수의 상기 주비트선에 복수의 상기 부비트선군을 선택적으로 접속하는 선택 트랜지스터를 포함하고, 상기 선택 트랜지스터는 p 채널형 트랜지스터인 불휘발성반도체기억장치.
- 제12항에 있어서, 상기 메모리셀은 상기 메모리셀의 자외선소거후 상기 메모리셀의 판독전압보다 낮은 한계전압을 갖는 불휘발성반도체기억장치.
- 제12항에 있어서, 상기 메모리셀은 상기 메모리셀의 자외선소거후 상기 메모리셀의 판독전압보다 높은 한계전압을 갖는 불휘발성반도체기억장치.
- 제12항에 있어서, 상기 부비트선은 금속배선 재료로 형성되는 불휘발성반도체기억장치.
- 제12항에 있어서, 상기 부전압인가수단은 상기 불휘발성반도체기억장치의 데이타 기록시에, Vd-Id 특성에있어서(Vd=드레인전압, Id=드레인전류), Vd의 절대치를 증가시킬 때에 {(logId)/Vd}=0을 만족하는 Vd의 값 Vd1을 구하고,Vd의 절대치가 Vd1의 값보다 작은 부전위를 상기 드레인영역에 인가하여, 선택되는메모리셀 및 이 선택되는 메모리셀과 동일의 비트선에 접속된 선택되지 않은 메모리셀에 있어서, 애벌랜치파괴가 일어나지 않도록 하는 불휘발성반도체기억장치.
- n형 영역(1)의 표면에 형성된 p형의 소스영역(2) 및 p형의 드레인영역(3)과, 상기 소스영역(2)과, 상기드레인영역(3)에 의해 끼워진 채널영역(8)의 윗쪽에 터널산화막(4)을 통하여 형성된 전하축적 전극(5)과, 상기 하축적전극의 윗쪽에 절연막(6)을 통하여 형성된 제어전극(7)를 갖는 불휘발성반도체기억장치에 있어서, 데이타의 기록시에, 상기 드레인영역(2)에 부전위를 인가하기 위한 부전위인가 수단과, 데이타 기록시에, 상기 전하축적 전극에 정전위를 인가하기 위한 정전위인가 수단을 구비하고, 상기 전하축적 전극(5)과 상기 드레인영역(3)에 의해 끼워진 영역의 상기 터널산화막(4)에 강전계를 인가하여, FN 터널현상에 의해 상기 드레인영역(3)에서 상기 전하축적 전극으로 전자의 주입을 행하는 불휘발성반도체기억장치.
- 제19항에 있어서, 데이타 기록시에, 상기 소스영역(2)을 개구상태로 하는 개구수단과, 데이타 기록시에,상기 n형 영역(1)을 접지상태로 하는 접지수단을 더 구비하는 불휘발성반도체기억장치.
- 제19항에 있어서, 상기 채널영역(8)은 p형 매립층(12)을 포함한 불휘발성반도체기억장치.
- 제9항에 있어서, 상기 전하축적 전극(5)은 n형 다결정실리콘으로 형성되는 불휘발성반도체기억장치.
- 제19항에 있어서, 상기 전하축적 전극(5)은 p형 다결정실리콘으로 형성되는 불휘발성반도체기억장치.
- 제19항에 있어서, 상기 소스영역(2) 및 상기 드레인영역(3)은 상기 전하축적 전극(5)과 상기 제어전극(7)에 대하여 대칭구조인 불휘발성반도체기억장치.
- 제19항에 있어서, 상기 n형 영역(1)은 상기 드레인영역(11)을 둘러싸도록 형성된 제4의 p형 불순물 영역(19)과, 상기 소스영역(10)을 둘러싸도록 형성된 제5의 n형 불순물 영역(20)을 포함하는 불휘발성반도체기억장치.
- 제19항에 있어서, 상기 제어전극(7), 상기 전하축적 전극(5), 상기 소스영역(2), 및 상기 드레인영역(3)은 메모리셀을 형성하고, 상기 불휘발성반도체기억장치는 복수행 및 열로 배열된 복수의 상기 메모리셀을 포함하는 메모리셀 어레이와, 상기 복수의 행에 대응하여, 상기 각각의 메모리셀의 제어전극이 접속된 워드선과, 상기 복수의 열에 대응하여, 상기 각각의 메모리셀의 드레인영역이 접속된 비트선을 구비하는 불휘발성반도체기억장치.
- 제26항에 있어서, 상기 메모리셀의 동작제어를 행하는 주변회로가 형성된 주변회로영역을 더 구비하고,상기 주변회로 영역은 p형 MOS 트랜지스터를 포함하고, 상기 메모리셀의 상기 소스영역 및 상기 드레인영역은 상기 p 채널형 MOS 트랜지스터를 구성하는 소스영역과 드레인영역과 같은 구성을 갖는 불휘발성반도체기억장치.
- 제26항에 있어서, 상기 비트선은 주비트선과 부비트선을 포함하고, 상기 복수의 메모리셀은 각각이 복수행 및 열로 배열된 복수의 메모리셀을 포함하는 복수의 섹터로 분리되고, 상기 불휘발성반도체기억장치는 상기 복수의 섹터에 대응하여 설치되고, 각각의 대응하는 섹터내의 복수의 열에 대응하는 복수의 상기 부비트선을 포함하는 부비트선과,복수의 상기 주비트선에 복수의 상기 부비트선을 선택적으로 접속하는 선택 트랜지스터를 구비하고, 상기 선택 트랜지스터는 p채널형 트랜지스터인 불휘발성반도체기억장치.
- 제26항에 있어서, 상기 부비트선은 금속배선 재료로 형성되는 불휘발성반도체기억장치.
- 제26항에 있어서, 상기 부전압인가 수단은, 상기 불휘발성반도체기억장치의 기록시에, Vd-Id 특성에 있어서, (Vd=드레인전압, Id=드레인전류)Vd의 절대치를 증가시킬 때에, {(logId)/Vd}=0로 되는 Vd의 값 Vd1을 구하고, Vd의절대치가 Vd1의 값보다 작은 조건을 만족하는 부전위를 인가하여, 선택된 메모리셀 및 이 선택된 메모리셀과 동일의 상기비트선에 접속된 선택되지 않은 메모리셀에 있어서, 애벌랜치파괴가 일어나지 않도록 한 불휘발성반도체기억장치.
- n형 영역(1)의 표면에 형성된 p형의 소스영역(2) 및 p형의 드레인영역(3)과, 상기 소스영역(2)과 상기 드레인영역(3)에 의해 끼워진 채널영역(8)의 윗쪽에 터널산화막(4)을 통하여 형성된 전하축적 전극(5)과, 상기 전하축적 전극(5)의 윗쪽에 절연막(6)을 통하여 형성된 제어전극(7)을 갖는 불휘발성반도체기억장치에 있어서, 데이타의 소거시에,상기 제어전극에 부전위를 인가하기 위한 부전위인가 수단과, 데이타의 소거시에, 상기 소스영역(2) 및 상기 n형 영역(1)에 정전위를 인가하기 위한 정전위 인가수단을 구비하고, 상기 채널영역(8)에 정공의 채널층을 형성하고, 상기 정공의 채널층과 상기 전하축적 전극과의 사이에 개재하는 상기 터널산화막(4)에 강전계를 인가하여, FN 터널현상에 의해, 상기 전하축적 전극(5)으로부터 상기 채널층으로 전자의 주입을 행하는 불휘발성반도체기억장치.
- 제31항에 있어서, 데이타의 소거시에, 상기 드레인영역(3)을 개방상태로 하는 개방수단을 더 구비하는 불휘발성반도체기억장치.
- 제31항에 있어서, 상기 제어전극(7), 상기 전하축적 전극(5), 상기 소스영역(2), 및 상기 드레인영역(2)으로 메모리셀이 형성되고, 상기 불휘발성반도체기억장치는 상기 메모리셀이 복수행 및 복수열에 배열된 복수의 상기 메모리셀을 포함하는 메모리셀 어레이와, 상기 복수행에 대응하여, 상기 각각의 메모리셀의 제어전극이 접속된 워드선과,상기 복수열에 대응하여, 상기 각각의 메모리셀의 드레인영역이 접속된 비트선을 갖는 불휘발성반도체기억장치.
- 제33항에 있어서, 상기 메모리셀의 동작제어를 행하는 주변회로가 형성되는 주변회로 영역을 더 구비하고, 상기 주변회로 영역은 p 채널형 MOS 트랜지스터를 포함하고, 상기 메모리셀의 상기 소스영역과 상기 드레인영역은 상기p 채널형 MOS 트랜지스터를 구성하는 소스영역 및 드레인영역과 동일의 구조를 갖는 불휘발성반도체기억장치.
- 제33항에 있어서, 상기 비트선은 주비트선과 부비트선을 포함하고, 상기 복수의 메모리셀은 각각이 복수행 및 복수열에 배열된 복수의 메모리셀을 포함하는 복수의 섹터로 분할되고, 상기 복수의 섹터에 대응하여 설치되고, 각각이 대응하는 섹터내의 복수열에 대응하는 복수의 상기 부비트선을 포함하는 부비트선군과, 상기 복수의 부비트선군을선택적으로 상기 복수의 주비트선에 접속하는 선택 트랜지스터를 구비하고, 상기 선택트랜지스터는 p 채널형 트랜지스터인 불휘발성반도체기억장치.
- 제33항에 있어서, 상기 부비트선은 금속배선 재료로 형성되는 불휘발성반도체기억장치.
- n형 영역(1)의 표면에 형성된 p형의 소스영역(2) 및 p형의 드레인영역(3)과, 상기 소스영역(2)과 상기 드레인영역(3)에 의해 끼워진 채널영역(8)의 윗쪽에 터널산화막(4)을 통하여 형성된 전하축적 전극(5)과, 상기 전하축적 전극(5)의 윗쪽에 절연막을 통하여 형성된 제어전극(7)을 갖는 메모리셀과; 상기 메모리셀이 복수행 및 복수열로 배열된 복수의 상기 메모리셀을 포함하는 메모리셀 어레이와; 상기 복수행에 대응하여, 상기 각각의 메모리셀의 제어전극이 접속된 워드선과; 상기 복수열에 대응하여, 상기 각각의 메모리셀의 드레인영역이 접속된 비트선과; 상기 각각의 메모리셀의 소스영역이 접속된 소스선과; 상기 소정의 메모리셀의 판독시에, 선택되지 않은 상기 비트선과, 선택되지 않은 상기 워드선과, 상기 소스선과, 상기 n형 영역과, 제1의 전위를 인가하기 위한 제1전위인가 수단과; 선택되는 상기 비트선에, 상기제1의 전위보다도 1~2V 낮은 전위를 인가하기 위한 제2전위인가 수단과; 선택되는 상기 워드선에 제2의 전위를 인가하기 위한 제3전위인가 수단을 구비하는 불휘발성반도체기억장치.
- 제37항에 있어서, 상기 제1의 전위는 정의 값의 외부전원 전위이고, 상기 제2의 전위는 접지전위인 불휘발성반도체기억장치.
- 제37항에 있어서, 상기 제1의 전위는 접지전위이고, 상기 제2의 전위는 부의 값의 외부전원 전위인 불휘발성반도체기억장치.
- n형 영역(1)의 표면에 형성된 p형의 소스영역(2) 및 p형의 드레인영역(3)과, 상기 소스영역(2)과, 상기 드레인영역(3)에 의해 끼워진 채널영역(8)의 윗쪽에 터널산화막(4)을 통하여 형성된 전하축적 전극(5)과, 상기 전하축적전극(5)의 윗쪽에 절연막을 통하여 형성된 제어전극(7)을 갖는 메모리셀과, 상기 메모리셀이 복수행 및 복수열에 배열된메모리셀 어레이와, 상기 복수열에 대응하여 설치된 복수의 주비트선과, 상기 복수의 메모리셀에 공통으로 설치된 소스선을 구비하고, 상기 복수의 메모리셀은 각각이 복수행 및 복수열로 배열된 복수의 메모리셀을 포함하는 복수의 섹터로 분할되고, 상기 복수의 섹터에 대응하여 설치되고, 각각이 대응하는 섹터내의 복수열에 대응하는 복수의 부비트선을 포함하는 복수의 부비트선군과, 상기 복수의 부비트선군을 선택적으로 상기 복수의 주비트선에 접속하는 선택 게이트 트랜지스터터와, 상기 소정의 메모리셀의 판독시에, 선택되지 않은 상기 주비트선과, 선택되지 않은 상기 선택 게이트 트랜지스터와, 상기 소스선과, 상기 n형 영역에 제1의 전위를 인가하기 위한 제1전위인가 수단과, 선택되는 상기 주비트선과, 선택되는 상기 부비트선과, 제1의 전위보다도 1~2V 낮은 전위를 인가하기 위한 제2전위인가 수단과, 선택되지 않은 부비트선을 개방상태로 하는 개방수단과, 선택되는 상기 선택 게이트 트랜지스터에 제2의 전위를 인가하는 제3전위인가 수단을 갖는 불휘발성반도체기억장치.
- 제40항에 있어서, 상기 제1의 전위는 정의 값의 외부전원 전위이고, 상기 제2의 전위는 접지전위인 불휘발성반도체기억장치.
- 제40항에 있어서, 상기 제1의 전위는 접지전위이고, 상기 제2의 전위는 부의 값의 외부전원 전위인 불휘발성반도체기억장치.
- 제12항에 있어서, 데이타의 기록시에 있어서의 최대소비전류가 1메모리셀당 1㎂이하로 되도록, 상기 부전위인가 수단 및 상기 정전위인가 수단을 사용하여, 상기 드레인영역 및 상기 전하축적 전극에 부전위 및 정전위를 인가한 불휘발성반도체기억장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14896995A JP3878681B2 (ja) | 1995-06-15 | 1995-06-15 | 不揮発性半導体記憶装置 |
JP95-148969 | 1995-06-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970004044A true KR970004044A (ko) | 1997-01-29 |
KR100211187B1 KR100211187B1 (ko) | 1999-07-15 |
Family
ID=15464726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960021287A KR100211187B1 (ko) | 1995-06-15 | 1996-06-13 | 불휘발성반도체기억장치 |
Country Status (5)
Country | Link |
---|---|
US (2) | US5877524A (ko) |
JP (1) | JP3878681B2 (ko) |
KR (1) | KR100211187B1 (ko) |
DE (1) | DE19600544C2 (ko) |
TW (1) | TW359038B (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100906527B1 (ko) * | 2006-09-01 | 2009-07-07 | 가부시끼가이샤 도시바 | 반도체 장치 |
KR101505313B1 (ko) * | 2012-09-11 | 2015-03-23 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그것을 이용한 반도체 집적 회로 장치 |
Families Citing this family (70)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3878681B2 (ja) * | 1995-06-15 | 2007-02-07 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
US6753568B1 (en) * | 1996-11-15 | 2004-06-22 | Hitachi, Ltd. | Memory device |
JPH1187658A (ja) * | 1997-09-05 | 1999-03-30 | Mitsubishi Electric Corp | メモリセルおよびそれを備える不揮発性半導体記憶装置 |
JP3424898B2 (ja) * | 1997-09-17 | 2003-07-07 | 松下電器産業株式会社 | 不揮発性半導体記憶装置の書き換え方法 |
US6134144A (en) * | 1997-09-19 | 2000-10-17 | Integrated Memory Technologies, Inc. | Flash memory array |
US5946234A (en) * | 1997-12-18 | 1999-08-31 | Advanced Micro Devices, Inc. | Constant current source programming of electrically programmable memory arrays |
JP3895855B2 (ja) * | 1997-12-25 | 2007-03-22 | 株式会社東芝 | 不揮発性半導体記憶装置 |
KR100295150B1 (ko) * | 1997-12-31 | 2001-07-12 | 윤종용 | 비휘발성메모리장치의동작방법과상기동작을구현할수있는장치및그제조방법 |
US6188604B1 (en) * | 1998-03-02 | 2001-02-13 | Amic Technology, Inc. | Flash memory cell & array with improved pre-program and erase characteristics |
US6009017A (en) * | 1998-03-13 | 1999-12-28 | Macronix International Co., Ltd. | Floating gate memory with substrate band-to-band tunneling induced hot electron injection |
KR100339025B1 (ko) | 1998-10-27 | 2002-07-18 | 박종섭 | 플래쉬메모리셀의제조방법 |
JP3594221B2 (ja) * | 1999-01-26 | 2004-11-24 | シャープ株式会社 | 半導体集積回路装置のテスト回路 |
US6272047B1 (en) | 1999-12-17 | 2001-08-07 | Micron Technology, Inc. | Flash memory cell |
US6359305B1 (en) * | 1999-12-22 | 2002-03-19 | Turbo Ic, Inc. | Trench-isolated EEPROM flash in segmented bit line page architecture |
US6490205B1 (en) * | 2000-02-16 | 2002-12-03 | Advanced Micro Devices, Inc. | Method of erasing a non-volatile memory cell using a substrate bias |
US6631087B2 (en) * | 2000-06-23 | 2003-10-07 | Gennum Corporation | Low voltage single poly deep sub-micron flash eeprom |
JP2002132574A (ja) * | 2000-10-26 | 2002-05-10 | Mitsubishi Electric Corp | 携帯電話 |
US6858496B1 (en) | 2000-12-06 | 2005-02-22 | Advanced Micro Devices, Inc. | Oxidizing pretreatment of ONO layer for flash memory |
US6707115B2 (en) * | 2001-04-16 | 2004-03-16 | Airip Corporation | Transistor with minimal hot electron injection |
US6531366B1 (en) * | 2001-07-12 | 2003-03-11 | Cypress Semiconductor Corporation | Method and structure for high-voltage device with self-aligned graded junctions |
US7012297B2 (en) * | 2001-08-30 | 2006-03-14 | Micron Technology, Inc. | Scalable flash/NV structures and devices with extended endurance |
US7068544B2 (en) * | 2001-08-30 | 2006-06-27 | Micron Technology, Inc. | Flash memory with low tunnel barrier interpoly insulators |
US6735115B2 (en) * | 2001-09-18 | 2004-05-11 | Ememory Technology Inc. | Nonvolatile semiconductor memory device having divided bit lines |
TW495977B (en) * | 2001-09-28 | 2002-07-21 | Macronix Int Co Ltd | Erasing method for p-channel silicon nitride read only memory |
US6784480B2 (en) * | 2002-02-12 | 2004-08-31 | Micron Technology, Inc. | Asymmetric band-gap engineered nonvolatile memory device |
JP3906177B2 (ja) * | 2002-05-10 | 2007-04-18 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6876582B2 (en) * | 2002-05-24 | 2005-04-05 | Hynix Semiconductor, Inc. | Flash memory cell erase scheme using both source and channel regions |
US6795348B2 (en) * | 2002-05-29 | 2004-09-21 | Micron Technology, Inc. | Method and apparatus for erasing flash memory |
JP2004014978A (ja) * | 2002-06-11 | 2004-01-15 | Renesas Technology Corp | 不揮発性半導体記憶装置 |
US7221586B2 (en) | 2002-07-08 | 2007-05-22 | Micron Technology, Inc. | Memory utilizing oxide nanolaminates |
US6903969B2 (en) * | 2002-08-30 | 2005-06-07 | Micron Technology Inc. | One-device non-volatile random access memory cell |
KR100442883B1 (ko) * | 2002-09-11 | 2004-08-02 | 삼성전자주식회사 | 측벽 게이트와 sonos 셀 구조를 갖는 불휘발성메모리 소자의 제조 방법 |
US6925011B2 (en) * | 2002-12-26 | 2005-08-02 | Micron Technology, Inc. | Programming flash memories |
US6815757B2 (en) * | 2003-01-22 | 2004-11-09 | Texas Instruments Incorporated | Single-poly EEPROM on a negatively biased substrate |
US20040228168A1 (en) * | 2003-05-13 | 2004-11-18 | Richard Ferrant | Semiconductor memory device and method of operating same |
TWI220252B (en) * | 2003-08-06 | 2004-08-11 | Ememory Technology Inc | Method for programming, erasing and reading a flash memory cell |
US7021900B2 (en) * | 2003-10-08 | 2006-04-04 | Prueitt Melvin L | Vapor-powered kinetic pump |
DE10352785A1 (de) | 2003-11-12 | 2005-06-02 | Infineon Technologies Ag | Speichertransistor und Speichereinheit mit asymmetrischem Kanaldotierbereich |
CN100358049C (zh) * | 2003-12-08 | 2007-12-26 | 联华电子股份有限公司 | P沟道电可擦可编程只读存储器的编程方法 |
KR100600316B1 (ko) * | 2003-12-22 | 2006-07-14 | 에스티마이크로일렉트로닉스 엔.브이. | 플래쉬 메모리 셀 및 그 소거 방법 |
US7154779B2 (en) * | 2004-01-21 | 2006-12-26 | Sandisk Corporation | Non-volatile memory cell using high-k material inter-gate programming |
US7366025B2 (en) * | 2004-06-10 | 2008-04-29 | Saifun Semiconductors Ltd. | Reduced power programming of non-volatile cells |
US7180125B2 (en) * | 2004-08-16 | 2007-02-20 | Chih-Hsin Wang | P-channel electrically alterable non-volatile memory cell |
JP3962769B2 (ja) | 2004-11-01 | 2007-08-22 | 株式会社Genusion | 不揮発性半導体記憶装置およびその書込方法 |
US7177190B2 (en) * | 2004-11-26 | 2007-02-13 | Aplus Flash Technology, Inc. | Combination nonvolatile integrated memory system using a universal technology most suitable for high-density, high-flexibility and high-security sim-card, smart-card and e-passport applications |
JP4522879B2 (ja) * | 2005-02-07 | 2010-08-11 | 株式会社Genusion | 不揮発性半導体記憶装置 |
US7636257B2 (en) * | 2005-06-10 | 2009-12-22 | Macronix International Co., Ltd. | Methods of operating p-channel non-volatile memory devices |
JP4832835B2 (ja) * | 2005-09-13 | 2011-12-07 | 株式会社Genusion | 不揮発性半導体記憶装置の読み書き制御方法 |
US7282406B2 (en) * | 2006-03-06 | 2007-10-16 | Semiconductor Companents Industries, L.L.C. | Method of forming an MOS transistor and structure therefor |
US7626864B2 (en) * | 2006-04-26 | 2009-12-01 | Chih-Hsin Wang | Electrically alterable non-volatile memory cells and arrays |
US7391652B2 (en) * | 2006-05-05 | 2008-06-24 | Macronix International Co., Ltd. | Method of programming and erasing a p-channel BE-SONOS NAND flash memory |
US20090268527A1 (en) * | 2006-05-19 | 2009-10-29 | Nxp B.V. | Sonos memory device and method of operating a sonos memory device |
US7684252B2 (en) * | 2006-06-21 | 2010-03-23 | Macronix International Co., Ltd. | Method and structure for operating memory devices on fringes of control gate |
US7599229B2 (en) * | 2006-06-21 | 2009-10-06 | Macronix International Co., Ltd. | Methods and structures for expanding a memory operation window and reducing a second bit effect |
KR100806039B1 (ko) * | 2006-08-31 | 2008-02-26 | 동부일렉트로닉스 주식회사 | 플래시 메모리 소자 및 이의 제조 방법 |
US7916550B2 (en) * | 2006-11-17 | 2011-03-29 | Macronix International Co., Ltd. | Method and apparatus for operating nonvolatile memory with floating voltage at one of the source and drain regions |
US20080150000A1 (en) * | 2006-12-21 | 2008-06-26 | Spansion Llc | Memory system with select gate erase |
US8339862B2 (en) | 2007-12-25 | 2012-12-25 | Genusion, Inc. | Nonvolatile semiconductor memory device |
JP2009158513A (ja) * | 2007-12-25 | 2009-07-16 | Genusion:Kk | 不揮発性半導体記憶素子、不揮発性半導体記憶装置、不揮発性半導体記憶素子のデータ書き込み方法、および、不揮発性半導体記憶装置のデータ書き換え方法 |
JP2010226375A (ja) * | 2009-03-23 | 2010-10-07 | Fujifilm Corp | 撮像装置及び固体撮像素子の駆動方法 |
US20110085382A1 (en) * | 2009-10-13 | 2011-04-14 | Aplus Flash Technology, Inc. | Universal dual charge-retaining transistor flash NOR cell, a dual charge-retaining transistor flash NOR cell array, and method for operating same |
TWI396288B (zh) * | 2009-10-22 | 2013-05-11 | Acer Inc | 記憶體元件之操作方法 |
US8467245B2 (en) | 2010-03-24 | 2013-06-18 | Ememory Technology Inc. | Non-volatile memory device with program current clamp and related method |
EP2498258B1 (en) * | 2011-03-11 | 2016-01-13 | eMemory Technology Inc. | Non-volatile memory device with program current clamp and related method |
US9779814B2 (en) * | 2011-08-09 | 2017-10-03 | Flashsilicon Incorporation | Non-volatile static random access memory devices and methods of operations |
US8837219B2 (en) | 2011-09-30 | 2014-09-16 | Ememory Technology Inc. | Method of programming nonvolatile memory |
JP5853853B2 (ja) * | 2012-05-09 | 2016-02-09 | 富士通セミコンダクター株式会社 | 半導体記憶装置及びその駆動方法 |
TWI595487B (zh) * | 2015-09-30 | 2017-08-11 | Egalax_Empia Tech Inc | Method to prevent the loss of memory cell data |
KR101771819B1 (ko) | 2015-12-18 | 2017-09-06 | 매그나칩 반도체 유한회사 | Otp 비휘발성 메모리 소자 |
JP2018022543A (ja) * | 2016-08-05 | 2018-02-08 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1392599A (en) * | 1971-07-28 | 1975-04-30 | Mullard Ltd | Semiconductor memory elements |
US3868187A (en) | 1972-08-31 | 1975-02-25 | Tokyo Shibaura Electric Co | Avalanche injection type mos memory |
US3797000A (en) | 1972-12-29 | 1974-03-12 | Ibm | Non-volatile semiconductor storage device utilizing avalanche injection and extraction of stored information |
JPS5232234A (en) * | 1975-09-05 | 1977-03-11 | Matsushita Electronics Corp | Fixed-semiconductor memory |
US4115914A (en) | 1976-03-26 | 1978-09-26 | Hughes Aircraft Company | Electrically erasable non-volatile semiconductor memory |
DE3031748A1 (de) * | 1979-08-24 | 1982-03-04 | Centre Electronique Horloger S.A., Neuchâtel | Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern |
US4742491A (en) * | 1985-09-26 | 1988-05-03 | Advanced Micro Devices, Inc. | Memory cell having hot-hole injection erase mode |
JPS63249375A (ja) | 1987-04-06 | 1988-10-17 | Oki Electric Ind Co Ltd | 半導体記憶装置のデ−タ消去方法 |
JPH0797608B2 (ja) * | 1988-10-19 | 1995-10-18 | 株式会社東芝 | 不揮発性半導体メモリおよびその製造方法 |
JPH0355881A (ja) * | 1989-07-24 | 1991-03-11 | Seiko Instr Inc | 半導体不揮発生メモリ |
US5223451A (en) * | 1989-10-06 | 1993-06-29 | Kabushiki Kaisha Toshiba | Semiconductor device wherein n-channel MOSFET, p-channel MOSFET and nonvolatile memory cell are formed in one chip and method of making it |
JPH0494578A (ja) * | 1990-08-10 | 1992-03-26 | Seiko Instr Inc | 半導体装置の製造方法 |
JPH0499578A (ja) * | 1990-08-20 | 1992-03-31 | Omron Corp | 電動式遊技機の打球発射装置 |
US5739569A (en) * | 1991-05-15 | 1998-04-14 | Texas Instruments Incorporated | Non-volatile memory cell with oxide and nitride tunneling layers |
JPH06132541A (ja) * | 1992-10-19 | 1994-05-13 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US5418390A (en) * | 1993-03-19 | 1995-05-23 | Lattice Semiconductor Corporation | Single polysilicon layer E2 PROM cell |
JPH06291332A (ja) * | 1993-04-06 | 1994-10-18 | Nippon Steel Corp | 半導体記憶装置及びその使用方法 |
US5467306A (en) | 1993-10-04 | 1995-11-14 | Texas Instruments Incorporated | Method of using source bias to increase threshold voltages and/or to correct for over-erasure of flash eproms |
DE4340592C2 (de) * | 1993-11-29 | 2002-04-18 | Gold Star Electronics | Verfahren zum Herstellen eines nichtflüchtigen Halbleiterspeichers und einen nach diesem Verfahren hergestellten Halbleiterspeicher |
US5468981A (en) * | 1994-09-01 | 1995-11-21 | Advanced Micro Devices, Inc. | Self-aligned buried channel/junction stacked gate flash memory cell |
US5574685A (en) * | 1994-09-01 | 1996-11-12 | Advanced Micro Devices, Inc. | Self-aligned buried channel/junction stacked gate flash memory cell |
EP0730310B1 (en) * | 1995-03-03 | 2001-10-17 | STMicroelectronics S.r.l. | Electrically programmable and erasable non-volatile memory cell and memory devices of FLASH and EEPROM type |
US5559735A (en) * | 1995-03-28 | 1996-09-24 | Oki Electric Industry Co., Ltd. | Flash memory having select transistors |
JP3878681B2 (ja) * | 1995-06-15 | 2007-02-07 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置 |
US5687118A (en) * | 1995-11-14 | 1997-11-11 | Programmable Microelectronics Corporation | PMOS memory cell with hot electron injection programming and tunnelling erasing |
US5706227A (en) * | 1995-12-07 | 1998-01-06 | Programmable Microelectronics Corporation | Double poly split gate PMOS flash memory cell |
US5822242A (en) * | 1997-03-05 | 1998-10-13 | Macronix International Co, Ltd. | Asymmetric virtual ground p-channel flash cell with latid n-type pocket and method of fabrication therefor |
-
1995
- 1995-06-15 JP JP14896995A patent/JP3878681B2/ja not_active Expired - Lifetime
- 1995-07-13 TW TW084107324A patent/TW359038B/zh not_active IP Right Cessation
-
1996
- 1996-01-09 DE DE19600544A patent/DE19600544C2/de not_active Expired - Fee Related
- 1996-02-05 US US08/596,820 patent/US5877524A/en not_active Expired - Lifetime
- 1996-06-13 KR KR1019960021287A patent/KR100211187B1/ko not_active IP Right Cessation
-
1998
- 1998-12-30 US US09/222,794 patent/US6172397B1/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100906527B1 (ko) * | 2006-09-01 | 2009-07-07 | 가부시끼가이샤 도시바 | 반도체 장치 |
KR101505313B1 (ko) * | 2012-09-11 | 2015-03-23 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그것을 이용한 반도체 집적 회로 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR100211187B1 (ko) | 1999-07-15 |
TW359038B (en) | 1999-05-21 |
DE19600544C2 (de) | 2001-12-13 |
US6172397B1 (en) | 2001-01-09 |
US5877524A (en) | 1999-03-02 |
JP3878681B2 (ja) | 2007-02-07 |
DE19600544A1 (de) | 1996-12-19 |
JPH098153A (ja) | 1997-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970004044A (ko) | 불휘발성반도체기억장치 | |
US5350938A (en) | Nonvolatile semiconductor memory circuit with high speed read-out | |
US5295107A (en) | Method of erasing data stored in flash type nonvolatile memory cell | |
US5483484A (en) | Electrically erasable programmable read-only memory with an array of one-transistor memory cells | |
JP3238461B2 (ja) | Epromセルアレイ | |
JP3171122B2 (ja) | 半導体記憶装置および半導体記憶装置の情報読出方法 | |
JPS6112396B2 (ko) | ||
JP2010021572A (ja) | ツインmonosメモリアレイ構造 | |
JPH11177068A (ja) | 不揮発性半導体記憶装置及びその駆動方法 | |
JP3348248B2 (ja) | 半導体記憶装置及びその情報の消去・書き込み方法 | |
US6580642B1 (en) | Method of erasing nonvolatile tunneling injector memory cell | |
JP2006128594A5 (ko) | ||
US5355332A (en) | Electrically erasable programmable read-only memory with an array of one-transistor memory cells | |
US4486859A (en) | Electrically alterable read-only storage cell and method of operating same | |
JP3175665B2 (ja) | 不揮発性半導体記憶装置のデータ消去方法 | |
US7057228B2 (en) | Memory array with byte-alterable capability | |
US6363012B1 (en) | Method for improved programming efficiency in flash memory cells | |
US7088623B2 (en) | Non-volatile memory technology suitable for flash and byte operation application | |
JPS63226966A (ja) | 不揮発性半導体記憶装置 | |
US6850440B2 (en) | Method for improved programming efficiency in flash memory cells | |
JP3069607B2 (ja) | 半導体不揮発性メモリの動作方法 | |
KR100246782B1 (ko) | 메모리 셀 어레이 | |
JPS63306598A (ja) | 不揮発性メモリセルの消去方式 | |
KR20000002335A (ko) | 불 휘발성 메모리 장치 | |
JPH02218158A (ja) | 不揮発性半導体メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120418 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20130404 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |