JP3238461B2 - Ｅｐｒｏｍセルアレイ - Google Patents
ＥｐｒｏｍセルアレイInfo
- Publication number
- JP3238461B2 JP3238461B2 JP09785092A JP9785092A JP3238461B2 JP 3238461 B2 JP3238461 B2 JP 3238461B2 JP 09785092 A JP09785092 A JP 09785092A JP 9785092 A JP9785092 A JP 9785092A JP 3238461 B2 JP3238461 B2 JP 3238461B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- cell
- insulating material
- material layer
- eprom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000007667 floating Methods 0.000 claims description 39
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 230000008878 coupling Effects 0.000 claims description 21
- 238000010168 coupling process Methods 0.000 claims description 21
- 238000005859 coupling reaction Methods 0.000 claims description 21
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 239000011810 insulating material Substances 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 239000002131 composite material Substances 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 description 12
- 125000006850 spacer group Chemical group 0.000 description 10
- 238000002347 injection Methods 0.000 description 9
- 239000007924 injection Substances 0.000 description 9
- 238000013500 data storage Methods 0.000 description 5
- 101100521334 Mus musculus Prom1 gene Proteins 0.000 description 4
- 239000002784 hot electron Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 241001385733 Aesculus indica Species 0.000 description 1
- 230000005689 Fowler Nordheim tunneling Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7885—Hot carrier injection from the channel
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電気的に書込み可能な
リードオンリーメモリ（ＥＰＲＯＭ）装置に関するもの
であって、更に詳細には、書込みのためにソース側注入
に依存するセルを使用する独特な無コンタクト５Ｖのみ
のＥＰＲＯＭアレイに関するものである。
リードオンリーメモリ（ＥＰＲＯＭ）装置に関するもの
であって、更に詳細には、書込みのためにソース側注入
に依存するセルを使用する独特な無コンタクト５Ｖのみ
のＥＰＲＯＭアレイに関するものである。
【０００２】
【従来の技術】電気的に書込み可能なリードオンリーメ
モリ（ＥＰＲＯＭ）装置は、二進データを格納するため
に使用される非揮発性メモリ集積回路である。データを
失うことなしにＥＰＲＯＭからパワーを取除くことが可
能である。即ち、再度パワーを印加すると、元々格納し
ていた二進データが維持される。
モリ（ＥＰＲＯＭ）装置は、二進データを格納するため
に使用される非揮発性メモリ集積回路である。データを
失うことなしにＥＰＲＯＭからパワーを取除くことが可
能である。即ち、再度パワーを印加すると、元々格納し
ていた二進データが維持される。
【０００３】そのデータ維持能力に加えて、新たな二進
データを格納するためにＥＰＲＯＭを再度書込むことが
可能である。再書込みは、最初に、ＥＰＲＯＭを紫外線
（ＵＶ）光源へ露光させることにより古い二進データを
消去することにより達成される。パッケージ化したＥＰ
ＲＯＭチップ上のＵＶ透過性の蓋が、この消去を行なう
ことを可能とする。消去に続いて、ＥＰＲＯＭのデータ
出力を入力へスイッチさせるために、チップセレクトラ
インを脱活性化することにより新たな二進データがＥＰ
ＲＯＭ内に書込まれる。次いで、ＥＰＲＯＭアドレス入
力が開始値にセットされ、所望のデータがデータ入力へ
接続され、且つ該データはアドレス入力により識別され
たデータ格納レジスタ内に書込まれる。次いで、アドレ
ス入力がインクリメントされ、且つそのサイクルは、Ｅ
ＰＲＯＭアレイ内の各データ格納レジスタに対し繰返し
行なわれる。
データを格納するためにＥＰＲＯＭを再度書込むことが
可能である。再書込みは、最初に、ＥＰＲＯＭを紫外線
（ＵＶ）光源へ露光させることにより古い二進データを
消去することにより達成される。パッケージ化したＥＰ
ＲＯＭチップ上のＵＶ透過性の蓋が、この消去を行なう
ことを可能とする。消去に続いて、ＥＰＲＯＭのデータ
出力を入力へスイッチさせるために、チップセレクトラ
インを脱活性化することにより新たな二進データがＥＰ
ＲＯＭ内に書込まれる。次いで、ＥＰＲＯＭアドレス入
力が開始値にセットされ、所望のデータがデータ入力へ
接続され、且つ該データはアドレス入力により識別され
たデータ格納レジスタ内に書込まれる。次いで、アドレ
ス入力がインクリメントされ、且つそのサイクルは、Ｅ
ＰＲＯＭアレイ内の各データ格納レジスタに対し繰返し
行なわれる。
【０００４】ＥＰＲＯＭ読取り動作において、アドレス
入力により識別されたデータ格納レジスタ内に格納され
た二進データがチップのデータ出力バッファへ供給され
る。ＥＰＲＯＭのチップセレクト信号が活性化される
と、選択された格納レジスタからの二進データがデータ
バスへ供給される。
入力により識別されたデータ格納レジスタ内に格納され
た二進データがチップのデータ出力バッファへ供給され
る。ＥＰＲＯＭのチップセレクト信号が活性化される
と、選択された格納レジスタからの二進データがデータ
バスへ供給される。
【０００５】電気的に消去可能な書込み可能リードオン
リーメモリ（ＥＥＰＲＯＭ）は、ＥＰＲＯＭにおける変
形例であり、二進データは電気的に読取られ、書込まれ
且つ消去される。単一動作が選択されたデータ格納レジ
スタを消去する。いわゆる「フラッシュ」ＥＰＲＯＭの
場合には、メモリアレイ内の全てのデータ格納レジスタ
が単一動作で電気的に消去される。
リーメモリ（ＥＥＰＲＯＭ）は、ＥＰＲＯＭにおける変
形例であり、二進データは電気的に読取られ、書込まれ
且つ消去される。単一動作が選択されたデータ格納レジ
スタを消去する。いわゆる「フラッシュ」ＥＰＲＯＭの
場合には、メモリアレイ内の全てのデータ格納レジスタ
が単一動作で電気的に消去される。
【０００６】従来のＥＰＲＯＭセルは、基板チャンネル
領域により分離されＰ型シリコン基板内に形成された埋
め込み型Ｎ＋ソース及びドレイン領域を有している。ポ
リシリコンフローティングゲート（ポリ１）がチャンネ
ル領域の上側に位置し通常二酸化シリコンである絶縁層
上に形成される。ポリシリコン制御ゲート（ポリ２）が
ポリ１フローティングゲート上に形成され且つそれから
典型的には酸化物−窒化物−酸化物（ＯＮＯ）複合構成
を有する絶縁物質により離隔される。
領域により分離されＰ型シリコン基板内に形成された埋
め込み型Ｎ＋ソース及びドレイン領域を有している。ポ
リシリコンフローティングゲート（ポリ１）がチャンネ
ル領域の上側に位置し通常二酸化シリコンである絶縁層
上に形成される。ポリシリコン制御ゲート（ポリ２）が
ポリ１フローティングゲート上に形成され且つそれから
典型的には酸化物−窒化物−酸化物（ＯＮＯ）複合構成
を有する絶縁物質により離隔される。
【０００７】上述したセルの論理状態、即ちそれが
「１」を格納しているか又は「０」を格納しているかの
状態は、ポリ１フローティングゲート上の電荷により決
定される。電子がフローティングゲート上に配置される
と、ポリ２制御ゲートへ電圧を印加することによりセル
をターンオンさせるのに必要とされるスレッシュホール
ド電圧は、フローティングゲート上に電子が配置されて
いない場合よりも一層大きなものである。
「１」を格納しているか又は「０」を格納しているかの
状態は、ポリ１フローティングゲート上の電荷により決
定される。電子がフローティングゲート上に配置される
と、ポリ２制御ゲートへ電圧を印加することによりセル
をターンオンさせるのに必要とされるスレッシュホール
ド電圧は、フローティングゲート上に電子が配置されて
いない場合よりも一層大きなものである。
【０００８】１９８８年１２月２７日付で発行された米
国特許第４，７９４，５６５号（Ｗｕ ｅｔ ａｌ．）
は、ソース側注入ＥＰＲＯＭセルの概念を開示してい
る。このＷｕ ｅｔ ａｌ．のセルは、プログラミング
即ち書込み期間中に、ソースからフローティングゲート
へのホットエレクトロン注入の効率を改善する技術を開
示している。このＷｕ ｅｔ ａｌ．のセルは、基板チ
ャンネルを画定するためにＰ型シリコン基板内に形成さ
れた従来のＮ＋ソース及びドレイン領域を有している。
ポリ２制御ゲートはチャンネル領域の上方に位置してお
り、且つ制御ゲート及びソース及びドレイン領域から絶
縁されているポリ１フローティングゲートは制御ゲート
の下側に位置されている。弱いゲート制御領域、即ちア
クセストランジスタがソース領域近傍に設けられてお
り、従ってセルが書込みのためにバイアスされる場合
に、ソースからフローティングゲートへのホットエレク
トロン注入を促進させるために、弱い制御ゲートとフロ
ーティングゲートとの間の領域内に比較的高いチャンネ
ル電界が形成される。
国特許第４，７９４，５６５号（Ｗｕ ｅｔ ａｌ．）
は、ソース側注入ＥＰＲＯＭセルの概念を開示してい
る。このＷｕ ｅｔ ａｌ．のセルは、プログラミング
即ち書込み期間中に、ソースからフローティングゲート
へのホットエレクトロン注入の効率を改善する技術を開
示している。このＷｕ ｅｔ ａｌ．のセルは、基板チ
ャンネルを画定するためにＰ型シリコン基板内に形成さ
れた従来のＮ＋ソース及びドレイン領域を有している。
ポリ２制御ゲートはチャンネル領域の上方に位置してお
り、且つ制御ゲート及びソース及びドレイン領域から絶
縁されているポリ１フローティングゲートは制御ゲート
の下側に位置されている。弱いゲート制御領域、即ちア
クセストランジスタがソース領域近傍に設けられてお
り、従ってセルが書込みのためにバイアスされる場合
に、ソースからフローティングゲートへのホットエレク
トロン注入を促進させるために、弱い制御ゲートとフロ
ーティングゲートとの間の領域内に比較的高いチャンネ
ル電界が形成される。
【０００９】書込みのための低電流アプローチはＥＰＲ
ＯＭセル用に通常必要とされる外部高電圧源の必要性を
取除いており、該高電圧は内部５Ｖ供給源から発生され
るので、高速５ＶのみのＵＶ消去可能且つフラッシュＥ
ＰＲＯＭは注目されるようになっており、特にプログラ
マブルロジックデバイス即ち書込み可能論理装置におい
て使用する場合にそうである。しかしながら、５ＶのＥ
ＰＲＯＭ製品は、現在のところ、文献において記載され
ているものは僅かであるに過ぎない。
ＯＭセル用に通常必要とされる外部高電圧源の必要性を
取除いており、該高電圧は内部５Ｖ供給源から発生され
るので、高速５ＶのみのＵＶ消去可能且つフラッシュＥ
ＰＲＯＭは注目されるようになっており、特にプログラ
マブルロジックデバイス即ち書込み可能論理装置におい
て使用する場合にそうである。しかしながら、５ＶのＥ
ＰＲＯＭ製品は、現在のところ、文献において記載され
ているものは僅かであるに過ぎない。
【００１０】Ｇｉｌｌ ｅｔ ａｌ．著「５ボルト無コ
ンタクトアレイ２５６ＫビットフラッシュＥＥＰＲＯＭ
技術（Ａ ５ Ｖｏｌｔ Ｃｏｎｔａｃｔｌｅｓｓ Ａ
ｒｒａｙ ２５６Ｋ Ｂｉｔ Ｆｌａｓｈ ＥＥＰＲＯ
Ｍ Ｔｅｃｈｎｏｌｏｇｙ）」は、単一電源５Ｖフラッ
シュＥＥＰＲＯＭ用のコンタクトレス即ち無コンタクト
ＥＰＲＯＭセルについて記載している。該セルは、埋め
込み型Ｎ＋ソース及びドレイン領域を使用している。そ
のセルのフローティングゲートとソース近傍の基板との
間の酸化物は、ホットエレクトロン注入によりセルの書
込みを行なうために且つファウラ・ノルトハイムトンネ
ル動作を介してセルの消去を行なうために１００Åの厚
さである。書込み及び消去のための電流条件が低いの
で、書込み用電圧Ｖppは５Ｖ電源から内部的に発生させ
ることが可能である。トンネルウインド近くのゲート酸
化物は、ソース注入フィールドプレートブレークダウン
電圧を改善するために２５０Åの厚さである。５００Å
の厚さのゲート酸化膜を使用するパスゲートは、フロー
ティングゲート構成体が過剰に消去されて空乏状態とさ
れた場合であってもセルが電流を引出すことを防止す
る。該セルの埋め込み型Ｎ＋ソース及びドレイン領域
は、連続的な埋め込み型ビットラインを構成している。
しかしながら、Ｇｉｌｌ ｅｔ ａｌ．は、製造のため
に非常に複雑なプロセスを必要としている。
ンタクトアレイ２５６ＫビットフラッシュＥＥＰＲＯＭ
技術（Ａ ５ Ｖｏｌｔ Ｃｏｎｔａｃｔｌｅｓｓ Ａ
ｒｒａｙ ２５６Ｋ Ｂｉｔ Ｆｌａｓｈ ＥＥＰＲＯ
Ｍ Ｔｅｃｈｎｏｌｏｇｙ）」は、単一電源５Ｖフラッ
シュＥＥＰＲＯＭ用のコンタクトレス即ち無コンタクト
ＥＰＲＯＭセルについて記載している。該セルは、埋め
込み型Ｎ＋ソース及びドレイン領域を使用している。そ
のセルのフローティングゲートとソース近傍の基板との
間の酸化物は、ホットエレクトロン注入によりセルの書
込みを行なうために且つファウラ・ノルトハイムトンネ
ル動作を介してセルの消去を行なうために１００Åの厚
さである。書込み及び消去のための電流条件が低いの
で、書込み用電圧Ｖppは５Ｖ電源から内部的に発生させ
ることが可能である。トンネルウインド近くのゲート酸
化物は、ソース注入フィールドプレートブレークダウン
電圧を改善するために２５０Åの厚さである。５００Å
の厚さのゲート酸化膜を使用するパスゲートは、フロー
ティングゲート構成体が過剰に消去されて空乏状態とさ
れた場合であってもセルが電流を引出すことを防止す
る。該セルの埋め込み型Ｎ＋ソース及びドレイン領域
は、連続的な埋め込み型ビットラインを構成している。
しかしながら、Ｇｉｌｌ ｅｔ ａｌ．は、製造のため
に非常に複雑なプロセスを必要としている。
【００１１】Ｎａｒｕｋｅ ｅｔ ａｌ．著「ソース側
に側壁選択ゲートを有する新しいフラッシュ・消去ＥＥ
ＰＲＯＭセル（Ａ Ｎｅｗ Ｆｌａｓｈ−Ｅｒａｓｅ
ＥＥＰＲＯＭ Ｃｅｌｌ Ｗｉｔｈ Ａ Ｓｉｄｅｗａ
ｌｌ Ｓｅｌｅｃｔ−Ｇａｔｅ Ｏｎ Ｉｔｓ Ｓｏｕ
ｒｃｅ Ｓｉｄｅ）」、ＩＥＤＭ １９８６、の文献
は、５Ｖのみの書込みを特徴とするフラッシュＥＰＲＯ
Ｍセルについて記載している。その図１Ａ−１Ｃに示さ
れているセルは、ソース側に側壁ポリシリコン選択ゲー
トスペーサを有するトリプルポリシリコンスタックト
（積層型）ゲートＭＯＳトランジスタを有している。
に側壁選択ゲートを有する新しいフラッシュ・消去ＥＥ
ＰＲＯＭセル（Ａ Ｎｅｗ Ｆｌａｓｈ−Ｅｒａｓｅ
ＥＥＰＲＯＭ Ｃｅｌｌ Ｗｉｔｈ Ａ Ｓｉｄｅｗａ
ｌｌ Ｓｅｌｅｃｔ−Ｇａｔｅ Ｏｎ Ｉｔｓ Ｓｏｕ
ｒｃｅ Ｓｉｄｅ）」、ＩＥＤＭ １９８６、の文献
は、５Ｖのみの書込みを特徴とするフラッシュＥＰＲＯ
Ｍセルについて記載している。その図１Ａ−１Ｃに示さ
れているセルは、ソース側に側壁ポリシリコン選択ゲー
トスペーサを有するトリプルポリシリコンスタックト
（積層型）ゲートＭＯＳトランジスタを有している。
【００１２】図１Ａに示した如く、書込みの場合のスペ
ーサ対スタックインターフェースにおけるＮａｒｕｋｅ
ｅｔ ａｌ．セルの電界が高く且つゲート電流が高い
ために、ドレイン側で５Ｖを超えた電圧を使用すること
を回避することが可能である。
ーサ対スタックインターフェースにおけるＮａｒｕｋｅ
ｅｔ ａｌ．セルの電界が高く且つゲート電流が高い
ために、ドレイン側で５Ｖを超えた電圧を使用すること
を回避することが可能である。
【００１３】図１Ｂは、読取りモードにおけるＮａｒｕ
ｋｅ ｅｔ ａｌ．セルの典型的な動作電圧を示してい
る。該セルはターンオンすることがないので、即ちアク
セススペーサトランジスタが同一のビットライン上の他
のセルが書込み期間中にリーク性となることを防止して
いるので、メモリセルにおいてパンチスルー注入に対す
る必要性はない。このことは、移動度値を増加させ、従
って読取り電流を増加させる。別の観点から、読取りモ
ードにおいてポリスペーサ上に５Ｖを印加すると、該ス
ペーサ下側のシリコンが反転し、実効チャンネル長Ｌｅ
ｆｆがポリ１フローティングゲートの長さと等しくな
る。このことは、読取り電流を高くし、従って読取りア
クセス時間を小さくする。
ｋｅ ｅｔ ａｌ．セルの典型的な動作電圧を示してい
る。該セルはターンオンすることがないので、即ちアク
セススペーサトランジスタが同一のビットライン上の他
のセルが書込み期間中にリーク性となることを防止して
いるので、メモリセルにおいてパンチスルー注入に対す
る必要性はない。このことは、移動度値を増加させ、従
って読取り電流を増加させる。別の観点から、読取りモ
ードにおいてポリスペーサ上に５Ｖを印加すると、該ス
ペーサ下側のシリコンが反転し、実効チャンネル長Ｌｅ
ｆｆがポリ１フローティングゲートの長さと等しくな
る。このことは、読取り電流を高くし、従って読取りア
クセス時間を小さくする。
【００１４】図１Ｃは、消去モードにおけるＮａｒｕｋ
ｅ ｅｔ ａｌ．セルの典型的な動作電圧を示してい
る。ドレイン端部における薄いゲート酸化膜（１００
Å）を横断してのファウラ・ノルトハイムトンネル動作
を介して消去が行なわれる。図１Ｃに示した如く、該セ
ルのドレインはゲートにより誘起されるブレークダウン
電圧を増加させるために傾斜型構造を有している。
ｅ ｅｔ ａｌ．セルの典型的な動作電圧を示してい
る。ドレイン端部における薄いゲート酸化膜（１００
Å）を横断してのファウラ・ノルトハイムトンネル動作
を介して消去が行なわれる。図１Ｃに示した如く、該セ
ルのドレインはゲートにより誘起されるブレークダウン
電圧を増加させるために傾斜型構造を有している。
【００１５】Ｎａｒｕｋｅ ｅｔ ａｌ．セルは、アク
セストランジスタスペーサを製造するために必要とされ
るトリプルポリプロセスのために製造が複雑である。更
に、それは、二つのセル毎に一つのコンタクトを使用す
るＴ形状セル構成に依存しており、従って高価なダイ面
積を消費している。更に、該スペーサはワードラインの
全長に沿って延在しており、スペーサ抵抗及び連続性に
関し潜在的な製造上の問題を発生する。
セストランジスタスペーサを製造するために必要とされ
るトリプルポリプロセスのために製造が複雑である。更
に、それは、二つのセル毎に一つのコンタクトを使用す
るＴ形状セル構成に依存しており、従って高価なダイ面
積を消費している。更に、該スペーサはワードラインの
全長に沿って延在しており、スペーサ抵抗及び連続性に
関し潜在的な製造上の問題を発生する。
【００１６】Ｖａｎ Ｈｏｕｄｔ ｅｔ ａｌ．著「分
割ゲートトランジスタ構成体における向上させたホット
エレクトロン注入の研究（Ｓｔｕｄｙ ｏｆ ｔｈｅ
ｅｎｈａｎｃｅｄ ｈｏｔ−ｅｌｅｃｔｒｏｎ ｉｎｊ
ｅｃｔｉｏｎ ｉｎ ｓｐｌｉｔ−ｇａｔｅ ｔｒａｎ
ｓｉｓｔｏｒ ｓｔｒｕｃｔｕｒｅｓ）」、という題名
の１９９０年９月にノッチンガムにおけるＥＳＳＤＥＲ
Ｃ９０、セション３Ｃ５において発表された文献では、
５ＶのみのＥＰＲＯＭ又はフラッシュＥＰＲＯＭアレイ
において使用可能な二重ポリ分割ゲートセル構成体を開
示している。しかしながら、このＶａｎ Ｈｏｕｄｔ
ｅｔ ａｌ．セルは無コンタクトのＥＰＲＯＭアレイに
おいて使用可能であるものとして開示されているもので
はない。
割ゲートトランジスタ構成体における向上させたホット
エレクトロン注入の研究（Ｓｔｕｄｙ ｏｆ ｔｈｅ
ｅｎｈａｎｃｅｄ ｈｏｔ−ｅｌｅｃｔｒｏｎ ｉｎｊ
ｅｃｔｉｏｎ ｉｎ ｓｐｌｉｔ−ｇａｔｅ ｔｒａｎ
ｓｉｓｔｏｒ ｓｔｒｕｃｔｕｒｅｓ）」、という題名
の１９９０年９月にノッチンガムにおけるＥＳＳＤＥＲ
Ｃ９０、セション３Ｃ５において発表された文献では、
５ＶのみのＥＰＲＯＭ又はフラッシュＥＰＲＯＭアレイ
において使用可能な二重ポリ分割ゲートセル構成体を開
示している。しかしながら、このＶａｎ Ｈｏｕｄｔ
ｅｔ ａｌ．セルは無コンタクトのＥＰＲＯＭアレイに
おいて使用可能であるものとして開示されているもので
はない。
【００１７】
【発明が解決しようとする課題】本発明は、高速のＵＶ
消去可能又はフラッシュＥＰＲＯＭ無コンタクトアレイ
において使用可能であり且つプログラミング即ち書込み
のためにソース側注入を使用する無コンタクトの５Ｖの
みのＥＰＲＯＭメモリセル構成体を提供することを目的
とする。
消去可能又はフラッシュＥＰＲＯＭ無コンタクトアレイ
において使用可能であり且つプログラミング即ち書込み
のためにソース側注入を使用する無コンタクトの５Ｖの
みのＥＰＲＯＭメモリセル構成体を提供することを目的
とする。
【００１８】
【課題を解決するための手段】本発明のＥＰＲＯＭセル
構成体は、Ｐ型基板にチャンネル領域を画定する互いに
離隔したＮ型ソース領域及びドレイン領域を有してい
る。そのチャンネル領域の上に第一絶縁物質層が設けら
れている。ポリシリコン（ポリ１）フローティングゲー
トが、第一二酸化シリコン層上に形成されており、且つ
ドレイン領域からソース領域とドレイン領域との中間の
チャンネル領域における点へ延在するチャンネル領域の
第一部分の上側に存在しており、その際に該中間点から
ソース領域へ延在しその上にフローティングゲートが延
在することのないチャンネル領域の第二部分を画定して
いる。該フローティングゲートは、更に、ＥＰＲＯＭセ
ルが形成される活性装置区域を画定するフィールド酸化
物上を延在するカップリング（結合）部分を有してい
る。該フローティングゲートの結合部分を包含し、該フ
ローティングゲート上に第二絶縁層が形成されている。
ポリシリコン（ポリ２）制御ゲートが該フローティング
ゲートの上側に存在しているが、第二絶縁層によりそれ
から分離されている。制御ゲートが、チャンネル領域の
第二部分の上側に存在しているが第一絶縁物質層により
それから分離されているアクセス部分を有している。ポ
リシリコンカップリング（結合）ラインが、フローティ
ングゲートの結合部分の上側に位置しているが第二絶縁
層によりそれから分離されている。上述したセル構成体
は、「コンタクトレス（無コンタクト）」アレイ、即ち
共用型ソースライン（３２、４８又は６４３個のセル毎
にコンタクトされている）に依存するアレイにおいて使
用され、その結果非常に小型のセル寸法とし且つ簡単な
デコード動作としている。
構成体は、Ｐ型基板にチャンネル領域を画定する互いに
離隔したＮ型ソース領域及びドレイン領域を有してい
る。そのチャンネル領域の上に第一絶縁物質層が設けら
れている。ポリシリコン（ポリ１）フローティングゲー
トが、第一二酸化シリコン層上に形成されており、且つ
ドレイン領域からソース領域とドレイン領域との中間の
チャンネル領域における点へ延在するチャンネル領域の
第一部分の上側に存在しており、その際に該中間点から
ソース領域へ延在しその上にフローティングゲートが延
在することのないチャンネル領域の第二部分を画定して
いる。該フローティングゲートは、更に、ＥＰＲＯＭセ
ルが形成される活性装置区域を画定するフィールド酸化
物上を延在するカップリング（結合）部分を有してい
る。該フローティングゲートの結合部分を包含し、該フ
ローティングゲート上に第二絶縁層が形成されている。
ポリシリコン（ポリ２）制御ゲートが該フローティング
ゲートの上側に存在しているが、第二絶縁層によりそれ
から分離されている。制御ゲートが、チャンネル領域の
第二部分の上側に存在しているが第一絶縁物質層により
それから分離されているアクセス部分を有している。ポ
リシリコンカップリング（結合）ラインが、フローティ
ングゲートの結合部分の上側に位置しているが第二絶縁
層によりそれから分離されている。上述したセル構成体
は、「コンタクトレス（無コンタクト）」アレイ、即ち
共用型ソースライン（３２、４８又は６４３個のセル毎
にコンタクトされている）に依存するアレイにおいて使
用され、その結果非常に小型のセル寸法とし且つ簡単な
デコード動作としている。
【００１９】
【実施例】図２及び３は、ＵＶ消去可能又はフラッシュ
ＥＰＲＯＭアレイにおいて使用可能な本発明に基づく
「コンタクトレス（即ち、無コンタクト）」の５Ｖのみ
のＥＰＲＯＭメモリセル１０を概略断面図で示してあ
る。この無コンタクトＥＰＲＯＭセル１０はチャンネル
の１領域における電界を増加させるために前述した従来
技術の説明部分において説明したものと同一のアクセス
トランジスタ概念を使用しており、且つプログラミング
即ち書込みのためにソース側注入を利用している。しか
しながら、上述したＮａｒｕｋｅ ｅｔ ａｌ．のＥＰ
ＲＯＭセルと異なり、本コンタクトレスＥＰＲＯＭセル
１０のアクセストランジスタはポリシリコンスペーサを
使用するものではない。その代わりに、以下に詳細に説
明する如く、このアクセストランジスタは、チャンネル
領域を直接的に制御するワードラインの一部である。更
に、上述したＶａｎ ＨＪｏｕｄｔ ｅｔ ａｌ．のセ
ルと異なり、このＥＰＲＯＭセル１０は「コンタクトレ
ス」即ち無コンタクトであって、例えば、３２個、４８
個又は６４個のセル毎にビットラインにコンタクト即ち
接触するに過ぎない。
ＥＰＲＯＭアレイにおいて使用可能な本発明に基づく
「コンタクトレス（即ち、無コンタクト）」の５Ｖのみ
のＥＰＲＯＭメモリセル１０を概略断面図で示してあ
る。この無コンタクトＥＰＲＯＭセル１０はチャンネル
の１領域における電界を増加させるために前述した従来
技術の説明部分において説明したものと同一のアクセス
トランジスタ概念を使用しており、且つプログラミング
即ち書込みのためにソース側注入を利用している。しか
しながら、上述したＮａｒｕｋｅ ｅｔ ａｌ．のＥＰ
ＲＯＭセルと異なり、本コンタクトレスＥＰＲＯＭセル
１０のアクセストランジスタはポリシリコンスペーサを
使用するものではない。その代わりに、以下に詳細に説
明する如く、このアクセストランジスタは、チャンネル
領域を直接的に制御するワードラインの一部である。更
に、上述したＶａｎ ＨＪｏｕｄｔ ｅｔ ａｌ．のセ
ルと異なり、このＥＰＲＯＭセル１０は「コンタクトレ
ス」即ち無コンタクトであって、例えば、３２個、４８
個又は６４個のセル毎にビットラインにコンタクト即ち
接触するに過ぎない。
【００２０】図２及び３に示した如く、本ＥＰＲＯＭセ
ル１０は、互いに離隔したＮ型ソース領域１２及びドレ
イン領域１４を有しており、それらは、Ｐ型半導体基板
１８内にチャンネル領域１６を画定している。二酸化シ
リコンからなる第一層２０がチャンネル領域１６の上側
に存在している。ポリシリコン（ポリ１）フローティン
グゲート２２が第一二酸化シリコン層２０上に形成され
ており、且つドレイン領域１４からソース領域１２とド
レイン領域１４との中間点であるチャンネル領域１６に
おける点Ａへ延在するチャンネル領域１６の第一部分２
４の上側に存在している。従って、ポリ１フローティン
グゲート２２は、中間点Ａからソース領域１２へ延在し
且つその上にはフローティングゲート２２が延在するこ
とのないチャンネル領域１６の第二部分２６を画定して
いる。
ル１０は、互いに離隔したＮ型ソース領域１２及びドレ
イン領域１４を有しており、それらは、Ｐ型半導体基板
１８内にチャンネル領域１６を画定している。二酸化シ
リコンからなる第一層２０がチャンネル領域１６の上側
に存在している。ポリシリコン（ポリ１）フローティン
グゲート２２が第一二酸化シリコン層２０上に形成され
ており、且つドレイン領域１４からソース領域１２とド
レイン領域１４との中間点であるチャンネル領域１６に
おける点Ａへ延在するチャンネル領域１６の第一部分２
４の上側に存在している。従って、ポリ１フローティン
グゲート２２は、中間点Ａからソース領域１２へ延在し
且つその上にはフローティングゲート２２が延在するこ
とのないチャンネル領域１６の第二部分２６を画定して
いる。
【００２１】図３に最もよく示した如く、フローティン
グゲート２２は、更に、ＥＰＲＯＭセルが形成される活
性装置区域を画定するフィールド酸化物２８の上側を延
在する結合部分２２ａを有している。例えば二酸化シリ
コンである絶縁物質からなる第二層３０はフローティン
グゲート２２の上側に形成されている。この二酸化シリ
コンからなる第二層３０は、フローティングゲート２２
の結合部分２２ａの上側に延在している。
グゲート２２は、更に、ＥＰＲＯＭセルが形成される活
性装置区域を画定するフィールド酸化物２８の上側を延
在する結合部分２２ａを有している。例えば二酸化シリ
コンである絶縁物質からなる第二層３０はフローティン
グゲート２２の上側に形成されている。この二酸化シリ
コンからなる第二層３０は、フローティングゲート２２
の結合部分２２ａの上側に延在している。
【００２２】セル１０のワードラインとして作用するポ
リシリコン（ポリ２）制御ゲート３２が、ポリ１フロー
ティングゲート２２の上側に存在しているが、第二二酸
化シリコン層３０によりフローティングゲート２２から
離隔されている。ポリ２制御ゲート３２は、アクセス部
分３２ａを有しており、そのアクセス部分３２ａは、チ
ャンネル領域１６の第二部分２６の上側に位置している
が、第一二酸化シリコン層２０によりチャンネル領域１
６の第二部分２６から離隔されている。ポリシリコン
（ポリ２）カップリング（結合）ライン３４がフローテ
ィングゲート２２のカップリング（結合）部分２２ａの
上側に位置しているが、第二二酸化シリコン層３０によ
りそれから離隔されている。
リシリコン（ポリ２）制御ゲート３２が、ポリ１フロー
ティングゲート２２の上側に存在しているが、第二二酸
化シリコン層３０によりフローティングゲート２２から
離隔されている。ポリ２制御ゲート３２は、アクセス部
分３２ａを有しており、そのアクセス部分３２ａは、チ
ャンネル領域１６の第二部分２６の上側に位置している
が、第一二酸化シリコン層２０によりチャンネル領域１
６の第二部分２６から離隔されている。ポリシリコン
（ポリ２）カップリング（結合）ライン３４がフローテ
ィングゲート２２のカップリング（結合）部分２２ａの
上側に位置しているが、第二二酸化シリコン層３０によ
りそれから離隔されている。
【００２３】図４Ａに示した如く、セル１０に対して書
込みを行なうためには、ワードライン３２を低電圧、即
ち１．５Ｖに保持し、且つソース１２をＶssに維持し、
且つドレイン１４を５Ｖに保持する。フローティングゲ
ート２２を高状態（即ち、８−９Ｖ）とさせるために、
フローティングゲート２２が、フィールド酸化物２８上
のフローティングゲート２２のポリ１結合部分２２ａを
横断するポリ２結合ライン３４（１０−１３Ｖにある）
により他方の方向に結合される。
込みを行なうためには、ワードライン３２を低電圧、即
ち１．５Ｖに保持し、且つソース１２をＶssに維持し、
且つドレイン１４を５Ｖに保持する。フローティングゲ
ート２２を高状態（即ち、８−９Ｖ）とさせるために、
フローティングゲート２２が、フィールド酸化物２８上
のフローティングゲート２２のポリ１結合部分２２ａを
横断するポリ２結合ライン３４（１０−１３Ｖにある）
により他方の方向に結合される。
【００２４】図４Ｂは、読取りモードにおける、ＵＶ消
去可能ＥＰＲＯＭアレイにおいて使用される如きセル１
０に対する典型的な動作電圧を示している。セル１０の
消去は、ＥＰＲＯＭアレイにおいて使用される場合に
は、ＵＶ露光により達成されるか、又は、図５に示した
如く、フラッシュＥＰＲＯＭアレイにおける如く、消去
を電気的に実施する場合には、負電圧を結合ライン３４
へ与え（例えば、−５Ｖ）、正電圧（５−８Ｖ）をドレ
イン１４へ与え且つソース１２を開放状態に維持し且つ
ワードライン３２をＶssとさせることにより実施され
る。
去可能ＥＰＲＯＭアレイにおいて使用される如きセル１
０に対する典型的な動作電圧を示している。セル１０の
消去は、ＥＰＲＯＭアレイにおいて使用される場合に
は、ＵＶ露光により達成されるか、又は、図５に示した
如く、フラッシュＥＰＲＯＭアレイにおける如く、消去
を電気的に実施する場合には、負電圧を結合ライン３４
へ与え（例えば、−５Ｖ）、正電圧（５−８Ｖ）をドレ
イン１４へ与え且つソース１２を開放状態に維持し且つ
ワードライン３２をＶssとさせることにより実施され
る。
【００２５】上述したＥＰＲＯＭセル１０がフラッシュ
ＥＰＲＯＭアレイにおいて使用される場合には、書込み
及び読取り動作の両方に対する典型的な動作電圧は、Ｕ
Ｖ消去可能適用に対し上述したものと同一である。
ＥＰＲＯＭアレイにおいて使用される場合には、書込み
及び読取り動作の両方に対する典型的な動作電圧は、Ｕ
Ｖ消去可能適用に対し上述したものと同一である。
【００２６】図６を参照すると、本セル構成体の重要な
特徴のうちの一つであるアレイにおけるセルレイアウト
が示されている。例えば本発明の従来技術の説明の部分
において説明した如き典型的なＴ形状セルは、使用する
のが困難である。なぜならば、その形態においては、該
セルの主要な区域のうちの一つが各セルに隣接するドレ
インコンタクトにより占有されるからである。図６は、
コンタクトレスアレイにおける新規なセル１０を示して
いる。１ミクロンのドレイン幾何学的形状の場合、セル
１０のＴ形状レイアウトは６６平方ミクロンのセルとな
る。図６に示したレイアウトではコンタクトレスレイア
ウトを使用し、同一の１ミクロン設計基準を使用するこ
とによりセル寸法を２０平方ミクロンのセルへ減少させ
ている。図６に示し、且つ上述した如く、図示したアレ
イにおけるＥＰＲＯＭセルは、従来のＥＰＲＯＭアレイ
における如く、一つのコンタクトが二つのセルにより共
用されるものではなく、そのソースラインは３２個、４
８個又は６４個などのセル毎にコンタクトされている。
特徴のうちの一つであるアレイにおけるセルレイアウト
が示されている。例えば本発明の従来技術の説明の部分
において説明した如き典型的なＴ形状セルは、使用する
のが困難である。なぜならば、その形態においては、該
セルの主要な区域のうちの一つが各セルに隣接するドレ
インコンタクトにより占有されるからである。図６は、
コンタクトレスアレイにおける新規なセル１０を示して
いる。１ミクロンのドレイン幾何学的形状の場合、セル
１０のＴ形状レイアウトは６６平方ミクロンのセルとな
る。図６に示したレイアウトではコンタクトレスレイア
ウトを使用し、同一の１ミクロン設計基準を使用するこ
とによりセル寸法を２０平方ミクロンのセルへ減少させ
ている。図６に示し、且つ上述した如く、図示したアレ
イにおけるＥＰＲＯＭセルは、従来のＥＰＲＯＭアレイ
における如く、一つのコンタクトが二つのセルにより共
用されるものではなく、そのソースラインは３２個、４
８個又は６４個などのセル毎にコンタクトされている。
【００２７】図６に示した如く、図示したアレイ内の二
つの隣接するセルは同一のＮ＋ソースラインを共用して
おり、且つフィールド酸化物（Ｆｏｘ）により同一のポ
リ２ワードラインに沿って該アレイ内の他のセルから離
隔されている。上述したポリ２結合ラインは、各セル内
のワードラインと平行しており、アレイ間フィールド酸
化物上を延在する下側に存在するポリ１フローティング
ゲートの部分に対し容量結合を与えている。尚、同様の
レイアウトを有するＥＰＲＯＭアレイは、本願出願人に
譲渡されており発明者がＡ． Ｂｅｒｇｅｍｏｎｔであ
り発明の名称が「新規なコンタクトレスフラッシュＥＰ
ＲＯＭセル、スタンダードな行デコーダ（ＮＥＷ ＣＯ
ＮＴＡＣＴＬＥＳＳ ＦＬＡＳＨ ＥＰＲＯＭ ＣＥＬ
Ｌ ＡＳＴＡＮＤＡＲＤ ＲＯＷ ＤＥＣＯＤＥＲ）」
である本願出願の基礎である米国特許出願と同日に出願
された米国特許出願に記載されている。
つの隣接するセルは同一のＮ＋ソースラインを共用して
おり、且つフィールド酸化物（Ｆｏｘ）により同一のポ
リ２ワードラインに沿って該アレイ内の他のセルから離
隔されている。上述したポリ２結合ラインは、各セル内
のワードラインと平行しており、アレイ間フィールド酸
化物上を延在する下側に存在するポリ１フローティング
ゲートの部分に対し容量結合を与えている。尚、同様の
レイアウトを有するＥＰＲＯＭアレイは、本願出願人に
譲渡されており発明者がＡ． Ｂｅｒｇｅｍｏｎｔであ
り発明の名称が「新規なコンタクトレスフラッシュＥＰ
ＲＯＭセル、スタンダードな行デコーダ（ＮＥＷ ＣＯ
ＮＴＡＣＴＬＥＳＳ ＦＬＡＳＨ ＥＰＲＯＭ ＣＥＬ
Ｌ ＡＳＴＡＮＤＡＲＤ ＲＯＷ ＤＥＣＯＤＥＲ）」
である本願出願の基礎である米国特許出願と同日に出願
された米国特許出願に記載されている。
【００２８】従って、フラッシュアレイ又はＥＰＲＯＭ
アレイの何れかにおいて使用可能なこの新規なセルは、
スペーサなしでソース側注入を使用している。スペーサ
を除去することにより、構造がより簡単となり且つ製造
はより容易となる。ワードラインを使用することは、ソ
ース上のポリシリコンの部分に低電圧を与える。フロー
ティングゲートを特別の結合用ポリ２ラインと結合させ
ることにより高電圧制御ゲートが達成される。本セル
は、共用型ラインソースを使用しており、セル寸法を減
少させている。５Ｖのみの書込みが必要とされるに過ぎ
ない。従って、このセルは書込み可能な論理装置におい
て使用するのに理想的なものである。
アレイの何れかにおいて使用可能なこの新規なセルは、
スペーサなしでソース側注入を使用している。スペーサ
を除去することにより、構造がより簡単となり且つ製造
はより容易となる。ワードラインを使用することは、ソ
ース上のポリシリコンの部分に低電圧を与える。フロー
ティングゲートを特別の結合用ポリ２ラインと結合させ
ることにより高電圧制御ゲートが達成される。本セル
は、共用型ラインソースを使用しており、セル寸法を減
少させている。５Ｖのみの書込みが必要とされるに過ぎ
ない。従って、このセルは書込み可能な論理装置におい
て使用するのに理想的なものである。
【００２９】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ限定
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１Ａ】 書込みモードにある側壁選択ゲートトラン
ジスタを有するフラッシュＥＰＲＯＭセルを示した概略
断面図。
ジスタを有するフラッシュＥＰＲＯＭセルを示した概略
断面図。
【図１Ｂ】 読取りモードにある図１Ａのセルを示した
概略断面図。
概略断面図。
【図１Ｃ】 消去モードにある図１Ａのセルを示した概
略断面図。
略断面図。
【図２】 本発明に基づくコンタクトレスＥＰＲＯＭセ
ルを示した概略断面図。
ルを示した概略断面図。
【図３】 図２のコンタクトレスＥＰＲＯＭセルの結合
ラインを示した概略断面図。
ラインを示した概略断面図。
【図４Ａ】 書込みモードにあるＥＰＲＯＭにおいて使
用される図２のセルを示した概略断面図。
用される図２のセルを示した概略断面図。
【図４Ｂ】 読取りモードにあるＥＰＲＯＭにおいて使
用された図２のセルを示した概略断面図。
用された図２のセルを示した概略断面図。
【図５】 消去モードにあるフラッシュＥＰＲＯＭにお
いて使用された図２のセルを示した概略断面図。
いて使用された図２のセルを示した概略断面図。
【図６】 図２のセルのレイアウトを示した概略平面
図。
図。
１０ コンタクトレスＥＰＲＯＭメモリセル １２ ソース領域 １４ ドレイン領域 １６ チャンネル領域 １８ 基板 ２０ 第一二酸化シリコン層 ２２ フローティングゲート ２２ａ 結合部分 ２４ 第一部分 ２６ 第二部分 ２８ フィールド酸化膜 ３０ 第二二酸化シリコン層 ３２ 制御ゲート ３４ 結合ライン
フロントページの続き (56)参考文献 特開 昭62−42459（ＪＰ，Ａ) 特開 平２−246165（ＪＰ，Ａ) 特開 昭62−257768（ＪＰ，Ａ) 特開 平３−85770（ＪＰ，Ａ) 特開 平５−82794（ＪＰ，Ａ) 特開 平３−174679（ＪＰ，Ａ) 特開 平３−155168（ＪＰ，Ａ) 特開 平３−46195（ＪＰ，Ａ) 特開 平１−248670（ＪＰ，Ａ) 特開 昭63−204599（ＪＰ，Ａ) 特開 昭63−157480（ＪＰ，Ａ) 特開 昭60−72276（ＪＰ，Ａ) 特開 昭60−72275（ＪＰ，Ａ) 特開 昭55−80886（ＪＰ，Ａ) 特開 平３−22484（ＪＰ，Ａ) 特開 平１−192092（ＪＰ，Ａ) 特開 平２−110981（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/8247 H01L 27/115 H01L 29/788 H01L 29/792
Claims (5)
- 【請求項１】 シリコン基板に形成したＥＰＲＯＭセル
アレイにおいて、 （ａ）前記シリコン基板内に長尺状のＮ＋ソースライン
が形成されており、 （ｂ）前記ソースラインの両側に前記ソースラインから
離隔され且つ並列して形成されておりそれらの間にそれ
ぞれ第一及び第二基板チャンネル領域を画定する長尺状
の第一及び第二Ｎ＋ドレインラインが設けられており、 （ｃ）前記第一及び第二ドレインラインの両側にそれぞ
れ並列して長尺状の第一及び第二フィールド酸化物スト
リップが形成されており、前記ソースライン／ドレイン
ライン構成体はこの様な構成体をアレイ内の隣接する同
様の他のソース／ドレイン構成体から離隔するために前
記第一及び第二フィールド酸化物ストリップにより分離
されており、 （ｄ）前記チャンネル領域上に第一絶縁物質層が設けら
れており、 （ｅ）前記第一ドレインラインと前記ソースライン及び
前記第二ドレインラインと前記ソースラインとの間にお
いてそれぞれ複数個の島状の第一及び第二フィールド酸
化物領域が形成されており、 （ｆ）前記第一絶縁物質層上に形成されており且つそれ
ぞれ対応するドレイン領域の端部から前記チャンネル領
域の中間点へ延在する対応する第一及び第二チャンネル
領域の第一部分の上側に位置して第一及び第二フローテ
ィングゲートが設けられており、前記各フローティング
ゲートは、前記中間点から前記ソースラインの端部へ延
在して前記チャンネル領域において画定されている第二
部分の上には延在しておらず且つ対応する島状のフィー
ルド酸化物領域上を延在する結合部分を具備しており、 （ｇ）前記結合部分を具備する前記第一及び第二フロー
ティングゲート上に第二絶縁物質層が設けられており、 （ｈ）前記第一及び第二フローティングゲートの上側に
位置しておりそれらから前記第二絶縁物質層により離隔
されており且つそれぞれ前記第一及び第二チャンネル領
域の第二部分の上側に位置しておりそれらから前記第一
絶縁物質層により離隔されている第一及び第二アクセス
部分を有する導電性制御ゲートラインが設けられてお
り、 （ｉ）前記第一及び第二フローティングゲートの結合部
分の上側に位置しておりそれらから前記第二絶縁物質層
により離隔されている導電性結合ラインが設けられてい
る、 ことを特徴とするＥＰＲＯＭセルアレイ。 - 【請求項２】 請求項１において、前記第一絶縁物質層
が二酸化シリコンであることを特徴とするＥＰＲＯＭセ
ルアレイ。 - 【請求項３】 請求項２において、前記第一及び第二フ
ローティングゲートが多結晶シリコンを有することを特
徴とするＥＰＲＯＭセルアレイ。 - 【請求項４】 請求項３において、前記第二絶縁物質層
が酸化物−窒化物−酸化物（ＯＮＯ）からなる複合層を
有することを特徴とするＥＰＲＯＭセルアレイ。 - 【請求項５】 請求項４において、前記制御ゲートライ
ン及び前記結合ラインの両方が多結晶シリコンを有する
ことを特徴とするＥＰＲＯＭセルアレイ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/687,281 US5212541A (en) | 1991-04-18 | 1991-04-18 | Contactless, 5v, high speed eprom/flash eprom array utilizing cells programmed using source side injection |
| US687281 | 1991-04-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0685272A JPH0685272A (ja) | 1994-03-25 |
| JP3238461B2 true JP3238461B2 (ja) | 2001-12-17 |
Family
ID=24759814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09785092A Expired - Fee Related JP3238461B2 (ja) | 1991-04-18 | 1992-04-17 | Ｅｐｒｏｍセルアレイ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5212541A (ja) |
| EP (1) | EP0509698A3 (ja) |
| JP (1) | JP3238461B2 (ja) |
Families Citing this family (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583810A (en) * | 1991-01-31 | 1996-12-10 | Interuniversitair Micro-Elektronica Centrum Vzw | Method for programming a semiconductor memory device |
| US5430859A (en) * | 1991-07-26 | 1995-07-04 | Sundisk Corporation | Solid state memory system including plural memory chips and a serialized bus |
| US5364806A (en) * | 1991-08-29 | 1994-11-15 | Hyundai Electronics Industries Co., Ltd. | Method of making a self-aligned dual-bit split gate (DSG) flash EEPROM cell |
| US6243293B1 (en) | 1992-01-29 | 2001-06-05 | Interuniversitair Micro-Elektronica Centrum | Contacted cell array configuration for erasable and programmable semiconductor memories |
| US6009013A (en) * | 1992-01-29 | 1999-12-28 | Interuniversitair Micro-Elektronica Centrum Vzw | Contactless array configuration for semiconductor memories |
| DE69207386T2 (de) * | 1992-06-01 | 1996-09-12 | Sgs Thomson Microelectronics | Verfahren zur Herstellung hochintegrierter kontaktloser EPROM's |
| US5379254A (en) * | 1992-10-20 | 1995-01-03 | National Semiconductor Corporation | Asymmetrical alternate metal virtual ground EPROM array |
| US5467306A (en) * | 1993-10-04 | 1995-11-14 | Texas Instruments Incorporated | Method of using source bias to increase threshold voltages and/or to correct for over-erasure of flash eproms |
| EP0694211B1 (en) * | 1994-02-17 | 2001-06-20 | National Semiconductor Corporation | A method for reducing the spacing between the horizontally-adjacent floating gates of a flash eprom array |
| EP0762429B1 (en) * | 1995-08-11 | 2002-02-20 | Interuniversitair Microelektronica Centrum Vzw | Method of programming a flash EEPROM memory cell optimized for low power consumption and a method for erasing said cell |
| US5890192A (en) * | 1996-11-05 | 1999-03-30 | Sandisk Corporation | Concurrent write of multiple chunks of data into multiple subarrays of flash EEPROM |
| EP0902438B1 (en) * | 1997-09-09 | 2005-10-26 | Interuniversitair Micro-Elektronica Centrum Vzw | Methods of erasing a memory device and a method of programming a memory device for low-voltage and low-power applications |
| US5847426A (en) * | 1997-12-15 | 1998-12-08 | National Semiconductor Corporation | Contactless flash EPROM using poly silicon isolation |
| US5978274A (en) * | 1998-08-03 | 1999-11-02 | Winbond Electronics Corp. | Method for erasing split-gate flash memory |
| AU4078200A (en) * | 1999-04-09 | 2000-11-14 | Dupont Photomasks, Inc. | Method and apparatus for monitoring electrostatic discharge effects |
| US6660540B2 (en) | 1999-04-09 | 2003-12-09 | Dupont Photomasks, Inc. | Test wafer and method for investigating electrostatic discharge induced wafer defects |
| US6208557B1 (en) | 1999-05-21 | 2001-03-27 | National Semiconductor Corporation | EPROM and flash memory cells with source-side injection and a gate dielectric that traps hot electrons during programming |
| DE19946884A1 (de) * | 1999-09-30 | 2001-04-12 | Micronas Gmbh | Eprom-Struktur für Halbleiterspeicher |
| FR2803096B1 (fr) * | 1999-12-28 | 2002-04-12 | St Microelectronics Sa | Circuit integre comprenant des transistors haute tension et logiques et des cellules eprom |
| TW513804B (en) * | 2000-05-01 | 2002-12-11 | Koninkl Philips Electronics Nv | One-time UV-programmable non-volatile semiconductor memory and method of programming such a semiconductor memory |
| US6504207B1 (en) * | 2000-06-30 | 2003-01-07 | International Business Machines Corporation | Method to create EEPROM memory structures integrated with high performance logic and NVRAM, and operating conditions for the same |
| US6355524B1 (en) | 2000-08-15 | 2002-03-12 | Mosel Vitelic, Inc. | Nonvolatile memory structures and fabrication methods |
| US6559055B2 (en) | 2000-08-15 | 2003-05-06 | Mosel Vitelic, Inc. | Dummy structures that protect circuit elements during polishing |
| US6821847B2 (en) | 2001-10-02 | 2004-11-23 | Mosel Vitelic, Inc. | Nonvolatile memory structures and fabrication methods |
| KR100464659B1 (ko) * | 2002-04-23 | 2005-01-03 | 매그나칩 반도체 유한회사 | 플레시 메모리소자 및 그 제조방법 |
| US7057928B2 (en) * | 2003-07-08 | 2006-06-06 | Hewlett-Packard Development Company, L.P. | System and method for erasing high-density non-volatile fast memory |
| JP2008118040A (ja) * | 2006-11-07 | 2008-05-22 | Sharp Corp | 不揮発性半導体記憶装置及びその製造方法とこれを用いた情報の書き込み方法 |
| US8320191B2 (en) * | 2007-08-30 | 2012-11-27 | Infineon Technologies Ag | Memory cell arrangement, method for controlling a memory cell, memory array and electronic device |
| US9318188B2 (en) * | 2013-06-14 | 2016-04-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor memory with data line capacitive coupling |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6046554B2 (ja) * | 1978-12-14 | 1985-10-16 | 株式会社東芝 | 半導体記憶素子及び記憶回路 |
| US4302766A (en) * | 1979-01-05 | 1981-11-24 | Texas Instruments Incorporated | Self-limiting erasable memory cell with triple level polysilicon |
| DE3483765D1 (de) * | 1983-09-28 | 1991-01-31 | Toshiba Kawasaki Kk | Elektrisch loeschbare und programmierbare nichtfluechtige halbleiterspeicheranordnung mit zwei gate-elektroden. |
| US4649520A (en) * | 1984-11-07 | 1987-03-10 | Waferscale Integration Inc. | Single layer polycrystalline floating gate |
| US4794565A (en) * | 1986-09-15 | 1988-12-27 | The Regents Of The University Of California | Electrically programmable memory device employing source side injection |
| JP2607504B2 (ja) * | 1987-02-20 | 1997-05-07 | 株式会社東芝 | 不揮発性半導体メモリ |
| US5023680A (en) * | 1988-11-10 | 1991-06-11 | Texas Instruments Incorporated | Floating-gate memory array with silicided buried bitlines and with single-step-defined floating gates |
| US4953928A (en) * | 1989-06-09 | 1990-09-04 | Synaptics Inc. | MOS device for long-term learning |
| GB2236881B (en) * | 1989-10-11 | 1994-01-12 | Intel Corp | Improved synapse cell employing dual gate transistor structure |
| US5036378A (en) * | 1989-11-01 | 1991-07-30 | At&T Bell Laboratories | Memory device |
| US5060195A (en) * | 1989-12-29 | 1991-10-22 | Texas Instruments Incorporated | Hot electron programmable, tunnel electron erasable contactless EEPROM |
| BE1004424A3 (nl) * | 1991-01-31 | 1992-11-17 | Imec Inter Uni Micro Electr | Transistorstruktuur voor uitwisbare en programmeerbare geheugens. |
-
1991
- 1991-04-18 US US07/687,281 patent/US5212541A/en not_active Expired - Lifetime
-
1992
- 1992-04-07 EP EP19920303039 patent/EP0509698A3/en not_active Withdrawn
- 1992-04-17 JP JP09785092A patent/JP3238461B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0509698A3 (en) | 1993-02-03 |
| EP0509698A2 (en) | 1992-10-21 |
| US5212541A (en) | 1993-05-18 |
| JPH0685272A (ja) | 1994-03-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3238461B2 (ja) | Ｅｐｒｏｍセルアレイ | |
| US5464999A (en) | Method for programming an alternate metal/source virtual ground flash EPROM cell array | |
| US5910915A (en) | EEPROM with split gate source side injection | |
| US6088269A (en) | Compact page-erasable EEPROM non-volatile memory | |
| US6101131A (en) | Flash EEPROM device employing polysilicon sidewall spacer as an erase gate | |
| US6486509B1 (en) | Non-volatile memory cell | |
| US7110320B2 (en) | Nonvolatile semiconductor memory | |
| US5480821A (en) | Method of fabricating source-coupling, split-gate, virtual ground flash EEPROM array | |
| US5672892A (en) | Process for making and programming a flash memory array | |
| US5493138A (en) | Single transistor non-volatile electrically alterable semiconductor memory device | |
| US8218370B2 (en) | Memory array of floating gate-based non-volatile memory cells | |
| JPH06169091A (ja) | 不揮発性メモリセル | |
| KR960016835B1 (ko) | 반도체 비휘발성 메모리 디바이스 | |
| US6653682B1 (en) | Non-volatile electrically alterable semiconductor memory device | |
| US4577295A (en) | Hybrid E2 cell and related array | |
| US6573140B1 (en) | Process for making a dual bit memory device with isolated polysilicon floating gates | |
| US6355514B1 (en) | Dual bit isolation scheme for flash devices | |
| JPH05326982A (ja) | 不揮発性ｍｏｓ型半導体記憶装置及びデータの書換方法 | |
| US5280187A (en) | Electrically programmable and erasable semiconductor memory and method of operating same | |
| JP3540881B2 (ja) | 不揮発性半導体記憶装置の書き込み方法 | |
| US5227652A (en) | Electrically programmable and erasable semiconductor memory and method of operating same | |
| US6713809B1 (en) | Dual bit memory device with isolated polysilicon floating gates | |
| JP3067420B2 (ja) | 不揮発性記憶装置およびその駆動方法 | |
| KR100190009B1 (ko) | 불휘발성 메모리 장치 및 그 제조방법과 동작방법 | |
| KR19980055724A (ko) | 플래쉬 이이피롬 셀 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091005 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |