KR100246782B1 - 메모리 셀 어레이 - Google Patents

메모리 셀 어레이 Download PDF

Info

Publication number
KR100246782B1
KR100246782B1 KR1019960036631A KR19960036631A KR100246782B1 KR 100246782 B1 KR100246782 B1 KR 100246782B1 KR 1019960036631 A KR1019960036631 A KR 1019960036631A KR 19960036631 A KR19960036631 A KR 19960036631A KR 100246782 B1 KR100246782 B1 KR 100246782B1
Authority
KR
South Korea
Prior art keywords
field oxide
oxide film
memory cell
cell array
silicon substrate
Prior art date
Application number
KR1019960036631A
Other languages
English (en)
Other versions
KR19980016929A (ko
Inventor
강호철
김종오
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960036631A priority Critical patent/KR100246782B1/ko
Priority to JP9233490A priority patent/JP2960377B2/ja
Priority to US08/924,005 priority patent/US5787035A/en
Publication of KR19980016929A publication Critical patent/KR19980016929A/ko
Application granted granted Critical
Publication of KR100246782B1 publication Critical patent/KR100246782B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 메모리 셀 어레이에 관한 것으로, 곤택홀이 차지하는 면적을 감소시키기 위하여 네개의 메모리 셀이 하나의 소오스 영역 또는 드레인 영역을 공유하도록 하므로써 소자의 집적도가 향상되며, 또한 필드 산화막 및 플로팅 게이트의 크기 증가가 이루어져 소자의 동작 특성이 향상될 수 있는 메모리 셀 어레이에 관한 것이다.

Description

메모리 셀 어레이
본 발명은 메모리 셀 어레이에 관한 것으로, 특히 소자의 집적도를 향상시킬 수 있도록 한 메모리 셀 어레이에 관한 것이다.
일반적으로 전기적은 프로그램(Program) 및 소거(Erasure) 기능을 가지는 플래쉬(Flash) 메모리 장치는 주변 회로와 메모리 셀 어레이(Memory Cell Array)로 구성된다. 메모리 셀 어레이는 워드 라인(Word Line) 및 비트 라인(bit Line) 신호에 의해 각각 선택되는 다수의 메모리 셀(Memory Cell)로 이루어지는데, 메모리 셀에 데이타를 기억시키기 위한 프로그램 동작은 플로팅 게이트(Floating Gate)로 핫 일랙트론(Hot Electron)이 주입(Injection)되도록 하는 것에 의해 이루어지며, 기억된 정보를 소거시키기 위한 소거 동작은 상기 플로팅 게이트에 주입된 전자가 소실(Discharge)되도록 하는 것에 이루어진다. 또한 이러한 메모리 셀은 게이트전극의 형태에 따라 적층 게이트형(Stack Gate Type)과 스프리트 게이트형(Split Gate Type)으로 나누어지는데, 그러면 적층 게이트형 메모리 셀로 이루어진 종래의 메모리 셀 어레이를 제1도를 통해 설명하면 다음과 같다.
제1도는 종래의 메모리 셀 어레이를 설명하기 위한 레이-아웃도로서, 실리콘 기판의 소자분리 영역에 필드 산화막(1)이 각각 형성되며 상기 실리콘 기판의 채널 영역 상부에는 상기 채널 영역의 상기 실리콘 기판과 터널 산화막에 의해 전기적으로 분리되고 상단부 및 하단부가 상기 필드 산화막(1)과 일부 중첩되는 플로팅 게이트(2)가 각각 형성된다. 그리고 상기 필드 산화막(1)과 교차되는 방향으로 형성된 상기 플로팅 게이트(2)를 포함하는 상부에는 유전체막에 의해 상기 플로팅 게이트(2)와 전기적으로 분리되는 콘트롤 게이트(3)가 형성된다. 또한 상기 필드 산화막(1)의 양측부와 각각 교차되는 상기 콘트롤 게이트(3) 내측부의 상기 실리콘 기판에는 드레인 영역(6)이 형성되며 상기 필드 산화막(1)의 양측부와 각각 교차되는 상기 콘트롤 게이트(3) 외측부의 상기 실리콘 기판에는 소오스 영역(5)이 형성된다. 그리고 상기 드레인 영역(6)에는 상기 콘트롤 게이트(3)와 교차되도록 형성된 비트 라인(7)과의 접속을 위한 콘택부(4)가 형성된다.
상기와 같이 구성된 메모리 셀 어레이는 두개의 비트(Bit) 즉, 두개의 메모리 셀의 드레인 영역(6)이 공통으로 접속된 상기 드레인 영역(6)의 콘택부(4)에 형성되는 콘택 홀을 통해 상기 드레인 영역(6)이 상기 비트 라인(7)과 접속된다. 그러나 소자의 크기는 상기 콘택 홀의 크기와 상기 콘택 홀이 차지하는 면적에 따라 결정되기 때문에 상기와 같은 레이-아웃을 이용하는 경우 소자의 집적도를 향상시킥 어려우며 상기 콘트롤 게이트(3)와상기 콘택부(4) 그리고 상기 콘택부(4)와 상기 필드 산화막(1)간의 거리를 적절하게 유지시키는데 많은 어려움이 따른다.
따라서, 본 발명은 네개의 메모리 셀이 하나의 소오스 영역 또는 드레인 영역을 공유하도록 하므로써 상기한 단점을 해소할 수 있는 메모리 셀 어레이를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 실리콘 기판의 소자분리 영역에 각각 형성된 필드 산화막과, 서로 인접하는 상기 필드 산화막 사이의 상기 실리콘 기판상에 형성되며 상단부 및 하단부가 상기 필드 산화막과 일부 중첩되고 터널 산화막에 의해 상기 실리콘 기판과 전기적으로 분리되는 플로팅 게이트와, 수평 방향으로 인접되게 형성된 상기 플로팅 게이트를 포함하는 상기 필드 산화막 상부에 상기 플로팅 게이트와 동일한 폭으로 형성되며 유전체막에 의해 상기 플로팅 게이트와 전기적으로 분리되는 콘트롤 게이트와, 인접하는 네개의 상기 필드 산화막과 플로팅 게이트에 의해 둘려싸여진 부분의 상기 실리콘 기판에 형성되며 소오스 콘택부를 갖는 소오스 영역과, 상기 소오스 영역과 인접된 상기 플로팅 게이트의 다른 일측부에 인접하는 상기 실리콘 기판에 형성되며 드레인 콘택부를 갖는 드레인 영역으로 이루어지는 것을 특징으로 한다.
제1도는 종래의 메모리 셀 어레이를 설명하기 위한 레이-아웃도.
제2도는 본 발명에 따른 메모리 셀 어레이를 설명하기 위한 레이-아웃도.
제3(a)도는 제2도에 도시된 A1-A2 부분을 절취한 상태의 단면도.
제3(b)도는 제2도에 도시된 B1-B2 부분을 절취한 상태의 단면도.
제3(c)도는 제2도에 도시된 C1-C2 부분을 절취한 상태의 단면도.
제4도는 본 발명에 따른 메모리 셀 어레이의 회로도.
* 도면의 주요부분에 대한 부호의 설명
1 및 11 : 필드 산화막 2 및 12 : 플로팅 게이트
3 및 13 : 콘트롤 게이트 4 : 콘택부
5 및 15 : 소오스 영역 6 및 16 : 드레인 영역
7 : 비트 라인 14A : 드레인 콘택부
14B : 소오스 콘택부 20 : 실리콘 기판
21 : 터널 산화막 22 : 유전체막
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2도는 본 발명에 따른 메모리 셀 어레이를 설명하기 위한 레이-아웃도로서, 제3(a)도 내지 제3(c)도를 참조하여 설명하면 다음과 같다.
본 발명에 따른 메모리 셀 어레이는 제2도에 도시된 바와 같이 실리콘 기판의 소자분리 영역에 다각형으로 이루어진 필드 산화막(11)이 각각 형성되되, 상기 각 필드 산화막(11)은 인접하는 다른 필드 산화막(11)과 엇갈리게 배치된다. 그리고 서로인접하는 상기 필드 산화막(11) 사이의 상기 실리콘 기판상에는 상단부 및 하단부가 상기 필드 산화막(11)과 일부 중첩되고 터널 산화막에 의해 상기 실리콘 기판과 전기적으로 분리되는 플로팅 게이트(12)가 형성되며 수평 방향으로 인접되게 형성된 상기 플로팅 게이트(12)를 포함하는 상기 필드 산화막(11)의 상부에는 콘트롤 게이트(13)가 상기 플로팅 게이트(12)와 동일한 폭으로 형성되는데, 상기 플로팅 게이트(12)와 상기 콘트롤 게이트(13)는 유전체막에 의해 전기적으로 분리된다. 또한 인접하는 네개의 상기 필드 산화막(11)과 상기 플로팅 게이트(12)에 의해 둘러싸여진 부분의 상기 실리콘 기판에는 소오스 콘택부(14B)를 갖는 소오스 영역(15)이 형성되며 일측부가 상기 소오스 영역(15)과 인접된 상기 플로팅 게이트(12)의 다른 일측부분에 인접하는 상기 실리콘 기판에는 드레인 콘택부(14A)를 갖는 드레인 영역(16)이 형성된다. 그러면 여기서 본 발명의 이해를 돕기 위해 상기 메모리 셀 어레이의 각 부분을 제3(a)도 내지 제3(c)도를 참조하여 설명하기로 한다.
제3(a)도는 제2도에 도시된 A1-A2부분을 절취한 상태의 단면도로서, 인접하는 필드 산화막(11)사이의 실리콘 기판(20)에 형성된 소오스 영역(15)이 도시된다.
제3(b)도는 제2도에 도시된 B1-B2부분을 절취한 상태의 단면도로서, 인접하는 필드 산화막(11) 사이의 실리콘 기판(20)상에 터널 산화막(21), 플로팅 게이트(12), 유전체막(22) 및 콘트롤 게이트(13)가 적층된 게이트 전극이 도시된다.
제3(c)도는 제2도에 도시된 C1-C2부분을 절취한 상태의 단면도로서, 소오스 영역(15) 및 드레인 영역(16) 사이의 실리콘 기판(20)상에 터널 산화막(21), 플로팅 게이트(12), 유전체막(22) 및 콘트롤 게이트(13)가 적층된 게이트 전극이 도시된다.
상기와 같이 이루어진 메모리 셀 어레이는 네개의 비트 즉, 네개의 메모리 셀이 하나의 소오스 영역(15) 또는 드레인 영역(16)을 공유하며 상기 드레인 콘택부(14A)및 상기 소오스 콘택부(14b)에 콘택홀이 각각 형성된다. 그러므로 전체적인 콘택홀이 차지하는 면적이 종래보다 감소되어 소자의 크기가 감소된다. 반면에 상기 필드 산화막(11) 및 플로팅 게이트(12)의 크기는 종래보다 증가될 수 있기 때문에 소자간의 전기적 절연도 및 동작 특성이 향상된다.
또한, 상기와 같이 이루어진 메모리 셀 어레이는 제4도와 같은 회로도로 표시되는데, 그려면 상기 제4도에 도시된 A부분의 메모리 셀에 소정의 데이타를 프로그램시키거나 소거 및 독출시키는 동작을 설명하면 다음과 같다.
첫째, 프로그램 동작시 제3워드 라인(WL3)에는 VPG(8 내지 20V)그리고 다른 워드라인에는 0V의 전압이 인가되도록 하며 제3 비트 라인(BL3)에는 VPD(3내지 10V), 제1 및 제2 비트 라인(BL1 및 BL2)P는 OV 그리고 제4 및 제5 비트 라인(BL4 및 BL5)에는 VPG의 전압이 각각 인가되도록 한다. 즉, n번째의 비트 라인(BLn)이 선택된 경우 i(i〈n)번째까지의 비트 라인에는 OV의 전압이 인가되며 j(j〉n)번째부터의 비트 라인에는 VPD의 전압이 인가되도록 한다.
둘째, 소거 동작시 상기 제3 워드 라인(WL3)에는 VEG(-8 내지 -20V)의 전압이 인가되도록 하며 모든 비트 라인에는 VED(1 내지 10V)의 전압이 인가되도록 한다.
셋째, 독출 동작시 상기 제3 워드 라인(WL3)에는 VREF(3내지 6V)그리고 다른 워드라인에는 0V의 전압이 인가되도록 하며 상기 제3 비트 라인(BL3)에는 VREAD(0.5내지 2V), 상기 제1 및 제2 비트 라인(BL1 및 BL2)에는 OV 그리고 제4 및 제5 비트 라인(BL4 및 BL5)에는 VREAD의 전압이 각각 인가되도록 한다. 즉, n번째의 비트라인(BLn)이 선택된 경우 i(i〈n)번째까지의 비트 라인에는 0V의 전압이 인가되며 j(j〉n)번째부터의 비트 라인에는 VREAD의 전압이 인가되도록 한다.
상술한 바와 같이 본 발명에 의하면 네개의 메모리 셀이 하나의 소오스 영역 또는 드레인 영역을 공유하므로써 전체적으로 콘택 홀이 차지하는 면적이 감소된다. 따라서 이러한 방법을 이용하면 소자의 집적도를 효과적으로 향상시킬 수 있으며, 반면에 필드 산화막 및 플로팅 게이트의 크기를 증가시킬 수 있으므로 소자의 동작특성이 향상될 수 있는 탁월한 효과가 있다.

Claims (3)

  1. 메모리 셀 어레이에 있어서, 다수의 열로 배열되며, 서로 인접한 열 사이의 공간에 대응하는 실리콘 기판의 소자분리 영역에 형성되는 다수의 필드 산화막; 상기 필드 산화막 사이의 실리콘 기판 상에 형성되며, 상기 실리콘 기판과 터널 산화막에 의해 절연되는 다수의 플로팅 게이트; 상기 필드 산화막과 필드 산화막 사이의 상기 플로팅 게이트 양측에 형성되며, 상기 각 플로팅 게이트와 유전체막에 의해 절연되는 다수의 콘트롤 게이트; 인접하는 네개의 필드 산화막과 인접하는 네개의 플로팅 게이트로 둘러싸인 부분의 실리콘 기판 상에 형성되며, 상기 필드 산화막에 의해 각각 분리되어 형성되는 다수의 소오스 영역; 인접하는 네개의 필드 산화막과 인접하는 네개의 플로팅 게이트로 둘러싸인 실리콘 기판 상에 형성되며, 상기 필드 산화막에 의해 각각 분리되어 형성되는 다수의 드레인 영역으로 이루어져, 상기 플로팅 게이트 각각은 네개의 메모리 셀이 상기 하나의 소오스 영역과 하나의 드레인 영역을 공유하도록 하기 위하여 각 드레인 영역과 소오스 영역 사이에 위치되는 것을 특징으로 하는 메모리 셀 어레이.
  2. 제1항에 있어서, 상기 필드 산화막은 다각형으로 형성된 것을 특징으로 하는 메모리 셀 어레이.
  3. 제1항에 있어서, 상기 필드 산화막은 인접하는 다른 필드 산화막과 엇갈리게 배치된 것을 특징으로 하는 메모리 셀 어레이.
KR1019960036631A 1996-08-30 1996-08-30 메모리 셀 어레이 KR100246782B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019960036631A KR100246782B1 (ko) 1996-08-30 1996-08-30 메모리 셀 어레이
JP9233490A JP2960377B2 (ja) 1996-08-30 1997-08-29 メモリセルアレー
US08/924,005 US5787035A (en) 1996-08-30 1997-08-29 Memory cell array

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960036631A KR100246782B1 (ko) 1996-08-30 1996-08-30 메모리 셀 어레이

Publications (2)

Publication Number Publication Date
KR19980016929A KR19980016929A (ko) 1998-06-05
KR100246782B1 true KR100246782B1 (ko) 2000-03-15

Family

ID=19471563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960036631A KR100246782B1 (ko) 1996-08-30 1996-08-30 메모리 셀 어레이

Country Status (3)

Country Link
US (1) US5787035A (ko)
JP (1) JP2960377B2 (ko)
KR (1) KR100246782B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10258194B4 (de) * 2002-12-12 2005-11-03 Infineon Technologies Ag Halbleiterspeicher mit Charge-trapping-Speicherzellen und Herstellungsverfahren
US6972226B2 (en) * 2004-03-31 2005-12-06 Infineon Technologies Ag Charge-trapping memory cell array and method for production
WO2006087796A1 (ja) * 2005-02-18 2006-08-24 Fujitsu Limited 不揮発性半導体記憶装置
KR100886859B1 (ko) * 2007-08-20 2009-03-05 후지쯔 마이크로일렉트로닉스 가부시키가이샤 비휘발성 반도체 기억 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0426157A (ja) * 1990-05-22 1992-01-29 Fujitsu Ltd 半導体記憶装置
JPH0567759A (ja) * 1991-07-05 1993-03-19 Sony Corp 浮遊ゲート型不揮発性半導体記憶装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4274012A (en) * 1979-01-24 1981-06-16 Xicor, Inc. Substrate coupled floating gate memory cell
US4281397A (en) * 1979-10-29 1981-07-28 Texas Instruments Incorporated Virtual ground MOS EPROM or ROM matrix
JPS56156985A (en) * 1980-02-04 1981-12-03 Texas Instruments Inc Decoder
JP2511485B2 (ja) * 1988-01-12 1996-06-26 沖電気工業株式会社 半導体記憶装置
US5411908A (en) * 1992-05-28 1995-05-02 Texas Instruments Incorporated Flash EEPROM array with P-tank insulated from substrate by deep N-tank

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0426157A (ja) * 1990-05-22 1992-01-29 Fujitsu Ltd 半導体記憶装置
JPH0567759A (ja) * 1991-07-05 1993-03-19 Sony Corp 浮遊ゲート型不揮発性半導体記憶装置及びその製造方法

Also Published As

Publication number Publication date
JPH1093057A (ja) 1998-04-10
JP2960377B2 (ja) 1999-10-06
KR19980016929A (ko) 1998-06-05
US5787035A (en) 1998-07-28

Similar Documents

Publication Publication Date Title
US5422844A (en) Memory array with field oxide islands eliminated and method
KR101169396B1 (ko) 비휘발성 메모리 소자 및 그 동작 방법
KR100389130B1 (ko) 2비트 동작의 2트랜지스터를 구비한 불휘발성 메모리소자
US5541130A (en) Process for making and programming a flash memory array
US6826084B1 (en) Accessing individual storage nodes in a bi-directional nonvolatile memory cell
US6645813B1 (en) Flash EEPROM with function bit by bit erasing
KR20060012666A (ko) 플래쉬 메모리 어레이
KR930009139B1 (ko) 불휘발성 반도체장치
US20060063331A1 (en) Nonvolatile memory devices with trenched side-wall transistors and method of fabricating the same
US5379254A (en) Asymmetrical alternate metal virtual ground EPROM array
US7006378B1 (en) Array architecture and operation methods for a nonvolatile memory
KR100241523B1 (ko) 플래쉬 메모리 소자 및 이를 이용한 프로그램, 소거 및 독출방법
US6396737B2 (en) High density flash memory architecture with columnar substrate coding
US5804854A (en) Memory cell array
US6680507B2 (en) Dual bit isolation scheme for flash memory devices having polysilicon floating gates
KR100246782B1 (ko) 메모리 셀 어레이
US6573140B1 (en) Process for making a dual bit memory device with isolated polysilicon floating gates
US6355514B1 (en) Dual bit isolation scheme for flash devices
KR100776080B1 (ko) 프로그래밍가능한 판독 전용 메모리 셀 및 이들 메모리 셀의 구조물, 이들 메모리 셀에 정보를 기록, 판독 및 소거하는 방법
US6307229B2 (en) Nonvolatile semiconductor memory device structure with superimposed bit lines and short-circuit metal strips
US6392927B2 (en) Cell array, operating method of the same and manufacturing method of the same
KR100264965B1 (ko) 비휘발성 반도체 소자 및 그 제조방법
JP3540881B2 (ja) 不揮発性半導体記憶装置の書き込み方法
JP4544733B2 (ja) フラッシュメモリ素子のｃａｍセル
KR100224713B1 (ko) 플래쉬 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee