JPH1093057A - メモリセルアレー - Google Patents
メモリセルアレーInfo
- Publication number
- JPH1093057A JPH1093057A JP9233490A JP23349097A JPH1093057A JP H1093057 A JPH1093057 A JP H1093057A JP 9233490 A JP9233490 A JP 9233490A JP 23349097 A JP23349097 A JP 23349097A JP H1093057 A JPH1093057 A JP H1093057A
- Authority
- JP
- Japan
- Prior art keywords
- field oxide
- memory cell
- oxide films
- source
- cell array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】
【課題】 各ドレ−ン領域とソース領域間には各フロ−
ティングゲ−トを位置させ、４個のメモリセルが一つの
ソース領域又はドレ−ン領域を共有させることによりコ
ンタクトホ−ルが占める面積を減少させると同時に素子
の集積度を向上させることにその目的がある。 【解決手段】 本発明によるメモリセルアレーは、多数
のフィールド酸化膜と、多数のフロ−ティングゲ−ト
と、多数のコントロ−ルゲ−トと、多数のソース領域
と、多数のドレーン領域とによりなり、各ドレーン領域
とソース領域間に各フローティングゲートが位置され、
４個のメモリセルが一つのソース領域又はドレーン領域
を共有するように構成される。
ティングゲ−トを位置させ、４個のメモリセルが一つの
ソース領域又はドレ−ン領域を共有させることによりコ
ンタクトホ−ルが占める面積を減少させると同時に素子
の集積度を向上させることにその目的がある。 【解決手段】 本発明によるメモリセルアレーは、多数
のフィールド酸化膜と、多数のフロ−ティングゲ−ト
と、多数のコントロ−ルゲ−トと、多数のソース領域
と、多数のドレーン領域とによりなり、各ドレーン領域
とソース領域間に各フローティングゲートが位置され、
４個のメモリセルが一つのソース領域又はドレーン領域
を共有するように構成される。
Description
【０００１】
【発明の属する技術分野】本発明はメモリセルアレーに
関し、特に素子の集積度を向上させることができる構造
を有するメモリセルアレーに関するものである。
関し、特に素子の集積度を向上させることができる構造
を有するメモリセルアレーに関するものである。
【０００２】
【従来の技術】一般に電気的プログラム（ｐｒｏｇｒａ
ｍ）及び消去（ｅｒａｓｕｒｅ）機能をもつフラッシュ
（ｆｌａｓｈ）メモリ装置は周辺回路とメモリセルアレ
ー（ｍｅｍｏｒｙ ｃｅｌｌ ａｒｒａｙ）とにより構
成されメモリセルアレーはワードライン（ｗｏｒｄ ｌ
ｉｎｅ）及びビットライン（ｂｉｔ ｌｉｎｅ）信号に
より各々選択された多数のメモリセル（ｍｅｍｏｒｙ
ｃｅｌｌ）とによりなる。
ｍ）及び消去（ｅｒａｓｕｒｅ）機能をもつフラッシュ
（ｆｌａｓｈ）メモリ装置は周辺回路とメモリセルアレ
ー（ｍｅｍｏｒｙ ｃｅｌｌ ａｒｒａｙ）とにより構
成されメモリセルアレーはワードライン（ｗｏｒｄ ｌ
ｉｎｅ）及びビットライン（ｂｉｔ ｌｉｎｅ）信号に
より各々選択された多数のメモリセル（ｍｅｍｏｒｙ
ｃｅｌｌ）とによりなる。
【０００３】メモリセルにデータを記憶させるためのプ
ログラム動作はフローティングゲート（ｆｌｏａｔｉｎ
ｇ ｇａｔｅ）にホットエレクトロン（ｈｏｔ ｅｌｅ
ｃｔｒｏｎ）が注入（ｉｎｊｅｃｔｉｏｎ）されること
によりなり、記憶された情報を消去するための消去動作
はフローティングゲートに注入された電子が消失（ｄｉ
ｓｃｈａｒｇｅ）されることによりなる。
ログラム動作はフローティングゲート（ｆｌｏａｔｉｎ
ｇ ｇａｔｅ）にホットエレクトロン（ｈｏｔ ｅｌｅ
ｃｔｒｏｎ）が注入（ｉｎｊｅｃｔｉｏｎ）されること
によりなり、記憶された情報を消去するための消去動作
はフローティングゲートに注入された電子が消失（ｄｉ
ｓｃｈａｒｇｅ）されることによりなる。
【０００４】このようなメモリセルはゲート電極の形態
によって積層ゲート型（ｓｔａｃｋｇａｔｅ ｔｙｐ
ｅ）とスプリットゲート型（ｓｐｌｉｔ ｇａｔｅ ｔ
ｙｐｅ）に区分される。
によって積層ゲート型（ｓｔａｃｋｇａｔｅ ｔｙｐ
ｅ）とスプリットゲート型（ｓｐｌｉｔ ｇａｔｅ ｔ
ｙｐｅ）に区分される。
【０００５】このうち一つの積層ゲート型のメモリセル
によりなる従来のメモリセルアレーを図１を通じて説明
すると次の通りである。図１は従来のメモリセルアレー
を説明するためのレイアウトであり、シリコン基板の素
子分離領域に多数のフィールド酸化膜１が各々形成さ
れ、シリコン基板のチャンネル領域にはトンネル酸化膜
によりシリコン基板と電気的に分離されたフローティン
グゲート２が各々形成される。
によりなる従来のメモリセルアレーを図１を通じて説明
すると次の通りである。図１は従来のメモリセルアレー
を説明するためのレイアウトであり、シリコン基板の素
子分離領域に多数のフィールド酸化膜１が各々形成さ
れ、シリコン基板のチャンネル領域にはトンネル酸化膜
によりシリコン基板と電気的に分離されたフローティン
グゲート２が各々形成される。
【０００６】各フローティングゲート２は両端部がフィ
ールド酸化膜１と一部重なる。各フィールド酸化膜１と
交差する形態で形成されたフローティングゲート２の上
部には誘電体膜によりフローティングゲート２と電気的
に分離されたコントロールゲート３が形成される。
ールド酸化膜１と一部重なる。各フィールド酸化膜１と
交差する形態で形成されたフローティングゲート２の上
部には誘電体膜によりフローティングゲート２と電気的
に分離されたコントロールゲート３が形成される。
【０００７】フィールド酸化膜１と各々交差するコント
ロールゲート３内側のシリコン基板にはドレーン領域６
が形成され、コントロールゲート３外側のシリコン基板
にはソース領域５が形成される。更にドレーン領域６に
はコントロールゲート３と交差するように形成されたビ
ットライン７との接続のためのコンタクト部４が形成さ
れる。
ロールゲート３内側のシリコン基板にはドレーン領域６
が形成され、コントロールゲート３外側のシリコン基板
にはソース領域５が形成される。更にドレーン領域６に
はコントロールゲート３と交差するように形成されたビ
ットライン７との接続のためのコンタクト部４が形成さ
れる。
【０００８】前記のように構成されたメモリセルアレー
は２個のビット（ｂｉｔ）、即ち２個のメモリセルのド
レーン領域６が共通に接続される。更に共通に接続され
たドレーン領域６のコンタクト部４に形成されるコンタ
クトホールを通じてドレーン領域６がビットライン７と
接続される。
は２個のビット（ｂｉｔ）、即ち２個のメモリセルのド
レーン領域６が共通に接続される。更に共通に接続され
たドレーン領域６のコンタクト部４に形成されるコンタ
クトホールを通じてドレーン領域６がビットライン７と
接続される。
【０００９】
【発明が解決しようとする課題】しかし、素子の大きさ
はコンタクトホールの大きさとコンタクトホールが占め
る面積によって決定されるため前記のようなレイアウト
を利用する場合、素子の集積度を向上させることが容易
でなくコントロールゲート３とコンタクト部４及びコン
タクト部とフィールド酸化膜１間の適正な距離を維持さ
せることには多くの困難が伴う。
はコンタクトホールの大きさとコンタクトホールが占め
る面積によって決定されるため前記のようなレイアウト
を利用する場合、素子の集積度を向上させることが容易
でなくコントロールゲート３とコンタクト部４及びコン
タクト部とフィールド酸化膜１間の適正な距離を維持さ
せることには多くの困難が伴う。
【００１０】したがって、本発明は４個のメモリセルが
一つのソース領域又はドレーン領域を共有するように構
成され、前記の短所を解消することができるメモリセル
アレーを提供することにその目的がある。
一つのソース領域又はドレーン領域を共有するように構
成され、前記の短所を解消することができるメモリセル
アレーを提供することにその目的がある。
【００１１】
【課題を解決するための手段】前記の目的を達成するた
めの本発明のメモリセルアレーは、シリコン基板の素子
分離領域に多数の列形態に配置され、隣接する列のフィ
ールド酸化膜とは互いにすれ違う形態に形成される多数
のフィールド酸化膜と、互いに隣接する列のフィールド
酸化膜間のシリコン基板上に形成され、トンネル酸化膜
によりシリコン基板と絶縁された多数のフローティング
ゲートと、フィールド酸化膜間に形成されたフローティ
ングゲート及びフローティングゲート両側に位置するフ
ィールド酸化膜上部に形成され、各フローティングゲー
トとは誘電体膜により絶縁された多数のコントロールゲ
ートと、隣接する４個のフィールド酸化膜と４個のフロ
ーティングゲートに囲まれた部分のシリコン基板に形成
され、各フィールド酸化膜により互いに離隔される多数
のソース領域と、隣接する４個のフィールド酸化膜と４
個のフローティングゲートに囲まれた部分のシリコン基
板に形成され、各フィールド酸化膜により互いに離隔さ
れる多数のドレーン領域とによりなる。そして、前記ド
レーン領域とソース領域間には各フローティングゲート
が位置し、４個のメモリセルが一つのソース領域又はド
レーン領域を共有する。
めの本発明のメモリセルアレーは、シリコン基板の素子
分離領域に多数の列形態に配置され、隣接する列のフィ
ールド酸化膜とは互いにすれ違う形態に形成される多数
のフィールド酸化膜と、互いに隣接する列のフィールド
酸化膜間のシリコン基板上に形成され、トンネル酸化膜
によりシリコン基板と絶縁された多数のフローティング
ゲートと、フィールド酸化膜間に形成されたフローティ
ングゲート及びフローティングゲート両側に位置するフ
ィールド酸化膜上部に形成され、各フローティングゲー
トとは誘電体膜により絶縁された多数のコントロールゲ
ートと、隣接する４個のフィールド酸化膜と４個のフロ
ーティングゲートに囲まれた部分のシリコン基板に形成
され、各フィールド酸化膜により互いに離隔される多数
のソース領域と、隣接する４個のフィールド酸化膜と４
個のフローティングゲートに囲まれた部分のシリコン基
板に形成され、各フィールド酸化膜により互いに離隔さ
れる多数のドレーン領域とによりなる。そして、前記ド
レーン領域とソース領域間には各フローティングゲート
が位置し、４個のメモリセルが一つのソース領域又はド
レーン領域を共有する。
【００１２】
【発明の実施の形態】以下に添付した図面を参照して本
発明を詳細に説明する。図２は本発明によるメモリセル
アレーを説明するためのレイアウトであり、メモリセル
アレーの構成を次の通り説明する。
発明を詳細に説明する。図２は本発明によるメモリセル
アレーを説明するためのレイアウトであり、メモリセル
アレーの構成を次の通り説明する。
【００１３】シリコン基板の素子分離領域には多角形、
例えば六角形の形態を有する多数のフィールド酸化膜11
が形成され、各フィールド酸化膜11は隣接する多数の列
R1，R2，R3形態に配置される。各列（例えばR2）のフィ
ールド酸化膜11は隣接する更に他の列R1，R3のフィール
ド酸化膜11間の空間に対応することになる。
例えば六角形の形態を有する多数のフィールド酸化膜11
が形成され、各フィールド酸化膜11は隣接する多数の列
R1，R2，R3形態に配置される。各列（例えばR2）のフィ
ールド酸化膜11は隣接する更に他の列R1，R3のフィール
ド酸化膜11間の空間に対応することになる。
【００１４】ある一つの酸化膜11と、それと隣接した列
のフィールド酸化膜11の間には両端部が両側のフィール
ド酸化膜11と一部重なるフローティングゲート12が形成
され、フローティングゲート12とフィールド酸化膜11の
上部にはフローティングゲート12の幅と同一の幅により
なるコントロールゲート13が形成される。各フローティ
ングゲート12とコントロールゲート13は誘電体膜により
電気的に分離される。
のフィールド酸化膜11の間には両端部が両側のフィール
ド酸化膜11と一部重なるフローティングゲート12が形成
され、フローティングゲート12とフィールド酸化膜11の
上部にはフローティングゲート12の幅と同一の幅により
なるコントロールゲート13が形成される。各フローティ
ングゲート12とコントロールゲート13は誘電体膜により
電気的に分離される。
【００１５】図２に図示されたように、ある一つのコン
トロールゲート13はフィールド酸化膜11間に形成された
フローティングゲート12とその両側のフィールド酸化膜
11の上部に形成される。したがって、各フィールド酸化
膜11の上部には互いに離隔された２個のコントロールゲ
ート12が位置する。
トロールゲート13はフィールド酸化膜11間に形成された
フローティングゲート12とその両側のフィールド酸化膜
11の上部に形成される。したがって、各フィールド酸化
膜11の上部には互いに離隔された２個のコントロールゲ
ート12が位置する。
【００１６】一方、隣接する４個のフィールド酸化膜11
と４個のフローティングゲート12により囲まれた部分の
シリコン基板にはソースコンタクト部14B を有するソー
ス領域15又はドレーンコンタクト部14A を有するドレー
ン領域16が各々形成され、各ドレーンコンタクト部14A
及びソースコンタクト部14B にコンタクトホールが各々
形成される。
と４個のフローティングゲート12により囲まれた部分の
シリコン基板にはソースコンタクト部14B を有するソー
ス領域15又はドレーンコンタクト部14A を有するドレー
ン領域16が各々形成され、各ドレーンコンタクト部14A
及びソースコンタクト部14B にコンタクトホールが各々
形成される。
【００１７】ここで、図２に図示されたように、各ソー
ス領域15とドレーン領域16は４個のフィールド酸化膜11
と４個のフローティングゲート12に囲まれることにな
る。更にソース領域15とドレーン領域16間にはフローテ
ィングゲート12が位置し、ドレーン領域16と更に他のド
レーン領域16間及びソース領域15とソース領域15間には
フィールド酸化膜11が位置する。したがって、図２に図
示されたように４個のメモリセルが一つのソース領域15
又はドレーン領域16を共有することになる。
ス領域15とドレーン領域16は４個のフィールド酸化膜11
と４個のフローティングゲート12に囲まれることにな
る。更にソース領域15とドレーン領域16間にはフローテ
ィングゲート12が位置し、ドレーン領域16と更に他のド
レーン領域16間及びソース領域15とソース領域15間には
フィールド酸化膜11が位置する。したがって、図２に図
示されたように４個のメモリセルが一つのソース領域15
又はドレーン領域16を共有することになる。
【００１８】本発明の理解を深めるために図２に図示さ
れたメモリセルアレーの各部分を図３（ａ）乃至図３
（ｃ）を参照して説明する。図３（ａ）は図２のＡ−Ａ
線に沿って切り取った状態の断面図であり、隣接するフ
ィールド酸化膜11間のシリコン基板20にソース領域15が
形成されていることを図示している。
れたメモリセルアレーの各部分を図３（ａ）乃至図３
（ｃ）を参照して説明する。図３（ａ）は図２のＡ−Ａ
線に沿って切り取った状態の断面図であり、隣接するフ
ィールド酸化膜11間のシリコン基板20にソース領域15が
形成されていることを図示している。
【００１９】図３（ｂ）は図２の線Ｂ−Ｂに沿って切り
取った状態の断面図であり、隣接するフィールド酸化膜
11間のシリコン基板20上にトンネル酸化膜21、フローテ
ィングゲート12、誘電体膜22及びコントロールゲート13
が積層された構造のゲート電極が形成される。
取った状態の断面図であり、隣接するフィールド酸化膜
11間のシリコン基板20上にトンネル酸化膜21、フローテ
ィングゲート12、誘電体膜22及びコントロールゲート13
が積層された構造のゲート電極が形成される。
【００２０】図３（ｃ）は図２の線Ｃ−Ｃに沿つて切り
取つた状態の断面図であり、ソース領域とドレーン領域
16間のシリコン基板20上にはトンネル酸化膜21、フロー
ティングゲート12、誘電体膜22及びコントロールゲート
13の積層された構造が形成される。
取つた状態の断面図であり、ソース領域とドレーン領域
16間のシリコン基板20上にはトンネル酸化膜21、フロー
ティングゲート12、誘電体膜22及びコントロールゲート
13の積層された構造が形成される。
【００２１】以上のようにメモリセルアレーは４個のビ
ット、即ち４個のメモリセルが一つのソース領域15又は
ドレーン領域16を共有することになり、したがって、全
体的にコンタクトホールが占める面積が従来よりも減少
し、素子の大きさが減少する。反面、各フィールド酸化
膜11及びフローティングゲート12の大きさは従来より増
加することができるため素子間の電気的絶縁度及び動作
特性が向上する。
ット、即ち４個のメモリセルが一つのソース領域15又は
ドレーン領域16を共有することになり、したがって、全
体的にコンタクトホールが占める面積が従来よりも減少
し、素子の大きさが減少する。反面、各フィールド酸化
膜11及びフローティングゲート12の大きさは従来より増
加することができるため素子間の電気的絶縁度及び動作
特性が向上する。
【００２２】さらに、本発明によるメモリセルアレーは
図４のような回路図で表示され、図４に図示されたＡ部
分のメモリセルに所定のデータをプログラムする動作
と、消去および読み出し動作を次のように説明する。
図４のような回路図で表示され、図４に図示されたＡ部
分のメモリセルに所定のデータをプログラムする動作
と、消去および読み出し動作を次のように説明する。
【００２３】初めに、プログラム動作時に第３ワードラ
インWL3 にはＶPG（８乃至２０Ｖ）、他のワードライン
には０Ｖの電圧が印加されるようにし、第３ビットライ
ンBL3 にはＶPD（３乃至１０Ｖ）、第１及び第２ビット
ラインBL1 ，BL2 には０Ｖ、第４及び第５ビットライン
BL4 ，BL5 にはＶDPの電圧が各々印加されるようにす
る。
インWL3 にはＶPG（８乃至２０Ｖ）、他のワードライン
には０Ｖの電圧が印加されるようにし、第３ビットライ
ンBL3 にはＶPD（３乃至１０Ｖ）、第１及び第２ビット
ラインBL1 ，BL2 には０Ｖ、第４及び第５ビットライン
BL4 ，BL5 にはＶDPの電圧が各々印加されるようにす
る。
【００２４】即ち、ｎ番目のビットライン（ＢＬｎ）が
選択された場合、ｉ（ｉ＜ｎ）番目までのビットライン
には０Ｖの電圧が印加され、ｊ（ｊ＞ｎ）番目からのビ
ットラインにはＶDPの電圧が印加される。
選択された場合、ｉ（ｉ＜ｎ）番目までのビットライン
には０Ｖの電圧が印加され、ｊ（ｊ＞ｎ）番目からのビ
ットラインにはＶDPの電圧が印加される。
【００２５】次に、消去動作時、第３ワードラインWL3
にはＶEGの電圧が印加されるようにし、その他全てのビ
ットラインにはＶED（１乃至１０Ｖ）の電圧が印加され
るようにする。
にはＶEGの電圧が印加されるようにし、その他全てのビ
ットラインにはＶED（１乃至１０Ｖ）の電圧が印加され
るようにする。
【００２６】三番目に、読み出し動作時、第３ワードラ
インWL3 にはＶREF （３乃至６Ｖ）、他のワードライン
には０Ｖの電圧が印加されるようにし、第３ビットライ
ンBL3 にはＶREAD（０．５乃至２Ｖ）、前記第１及び第
２ビットラインBL1 ，BL2 には０Ｖ、第４及び第５ビッ
トラインBL4 ，BL5 にはＶDPの電圧が各々印加されるよ
うにする。
インWL3 にはＶREF （３乃至６Ｖ）、他のワードライン
には０Ｖの電圧が印加されるようにし、第３ビットライ
ンBL3 にはＶREAD（０．５乃至２Ｖ）、前記第１及び第
２ビットラインBL1 ，BL2 には０Ｖ、第４及び第５ビッ
トラインBL4 ，BL5 にはＶDPの電圧が各々印加されるよ
うにする。
【００２７】即ち、ｎ番目のビットライン（ＢＬｎ）が
選択された場合、ｉ（ｉ＜ｎ）番目までのビットライン
には０Ｖの電圧が印加され、ｊ（ｊ＞ｎ）番目からのビ
ットラインにはＶDPの電圧が印加される。
選択された場合、ｉ（ｉ＜ｎ）番目までのビットライン
には０Ｖの電圧が印加され、ｊ（ｊ＞ｎ）番目からのビ
ットラインにはＶDPの電圧が印加される。
【００２８】
【発明の効果】上述したように、本発明によれば４個の
メモリセルが一つのソース領域又はドレーン領域を共有
するようにメモリセルアレーを形成することにより全体
的にコンタクトホールが占める面積が減少する。したが
って、このような方法を利用すると素子の集積度を効果
的に向上することができ、且つフィールド酸化膜及びフ
ローティングゲートの大きさが増加することにより素子
の動作特性を向上させることができる。
メモリセルが一つのソース領域又はドレーン領域を共有
するようにメモリセルアレーを形成することにより全体
的にコンタクトホールが占める面積が減少する。したが
って、このような方法を利用すると素子の集積度を効果
的に向上することができ、且つフィールド酸化膜及びフ
ローティングゲートの大きさが増加することにより素子
の動作特性を向上させることができる。
【図１】従来のメモリセルアレーを説明するためのレイ
アウト図である。
アウト図である。
【図２】本発明によるメモリセルアレーを説明するため
のレイアウト図である。
のレイアウト図である。
【図３】（ａ）は図２の線Ａ−Ａに沿って切り取った状
態の断面図、（ｂ）は図２の線Ｂ−Ｂに沿って切り取っ
た状態の断面図、（ｃ）は図２の線Ｃ−Ｃに沿って切り
取った状態の断面図である。
態の断面図、（ｂ）は図２の線Ｂ−Ｂに沿って切り取っ
た状態の断面図、（ｃ）は図２の線Ｃ−Ｃに沿って切り
取った状態の断面図である。
【図４】本発明によるメモリセルアレーの回路図であ
る。
る。
１，11…フィールド酸化膜 ２，12…フローティングゲート ３，13…コントロールゲート ４…コンタクト部 ５，15…ソース領域 ６，16…ドレーン領域 ７…ビットライン 14A …ドレーンコンタクト部 14B …ソースコンタクト部 20…シリコン基板 21…トンネル酸化膜 22…誘電体膜
Claims (2)
- 【請求項１】 メモリセルアレーにおいて、 シリコン基板の素子分離領域に多数の列形態に配置さ
れ、隣接する列のフィールド酸化膜とは互いにすれ違う
形態に形成された多数のフィールド酸化膜と、 互いにすれ違う列のフィールド酸化膜間のシリコン基板
上に形成され、トンネル酸化膜により前記シリコン基板
と絶縁された多数のフローティングゲートと、 前記フィールド酸化膜間に形成されたフローティングゲ
ート及びフローティングゲート両側に位置する前記フィ
ールド酸化膜上部に形成され、前記各フローティングゲ
ートとは誘電体膜により絶縁された多数のコントロール
ゲートと、 隣接する４個のフィールド酸化膜と４個のフローティン
グゲートに囲まれた部分のシリコン基板に形成され、各
フィールド酸化膜により離隔される多数のソース領域
と、 隣接する４個のフィールド酸化膜と４個のフローティン
グゲートに囲まれた部分のシリコン基板に形成され、各
フィールド酸化膜により離隔される多数のドレーン領域
とによりなるメモリセルアレーであって、 前記各ドレーン領域と前記ソース領域間に前記各フロー
ティングゲートが位置され、４個のメモリセルが一つの
ソース領域又はドレーン領域を共有するように構成され
ることを特徴とするメモリセルアレー。 - 【請求項２】 請求項１において、 前記各フィールド酸化膜は六角形の形態に形成されるこ
とを特徴とするメモリセルアレー。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960036631A KR100246782B1 (ko) | 1996-08-30 | 1996-08-30 | 메모리 셀 어레이 |
| KR96-36631 | 1996-08-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1093057A true JPH1093057A (ja) | 1998-04-10 |
| JP2960377B2 JP2960377B2 (ja) | 1999-10-06 |
Family
ID=19471563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9233490A Expired - Fee Related JP2960377B2 (ja) | 1996-08-30 | 1997-08-29 | メモリセルアレー |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5787035A (ja) |
| JP (1) | JP2960377B2 (ja) |
| KR (1) | KR100246782B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006087796A1 (ja) * | 2005-02-18 | 2006-08-24 | Fujitsu Limited | 不揮発性半導体記憶装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10258194B4 (de) * | 2002-12-12 | 2005-11-03 | Infineon Technologies Ag | Halbleiterspeicher mit Charge-trapping-Speicherzellen und Herstellungsverfahren |
| US6972226B2 (en) * | 2004-03-31 | 2005-12-06 | Infineon Technologies Ag | Charge-trapping memory cell array and method for production |
| KR100886859B1 (ko) * | 2007-08-20 | 2009-03-05 | 후지쯔 마이크로일렉트로닉스 가부시키가이샤 | 비휘발성 반도체 기억 장치 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56130975A (en) * | 1979-10-29 | 1981-10-14 | Texas Instruments Inc | Semiconductor memory device |
| JPS63127496A (ja) * | 1980-02-04 | 1988-05-31 | テキサス インスツルメンツ インコ−ポレイテツド | 低電力消費記憶装置 |
| JPH01181572A (ja) * | 1988-01-12 | 1989-07-19 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4300212A (en) * | 1979-01-24 | 1981-11-10 | Xicor, Inc. | Nonvolatile static random access memory devices |
| JP3032240B2 (ja) * | 1990-05-22 | 2000-04-10 | 富士通株式会社 | 半導体記憶装置 |
| JPH0567759A (ja) * | 1991-07-05 | 1993-03-19 | Sony Corp | 浮遊ゲート型不揮発性半導体記憶装置及びその製造方法 |
| US5411908A (en) * | 1992-05-28 | 1995-05-02 | Texas Instruments Incorporated | Flash EEPROM array with P-tank insulated from substrate by deep N-tank |
-
1996
- 1996-08-30 KR KR1019960036631A patent/KR100246782B1/ko not_active IP Right Cessation
-
1997
- 1997-08-29 JP JP9233490A patent/JP2960377B2/ja not_active Expired - Fee Related
- 1997-08-29 US US08/924,005 patent/US5787035A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56130975A (en) * | 1979-10-29 | 1981-10-14 | Texas Instruments Inc | Semiconductor memory device |
| JPS63127496A (ja) * | 1980-02-04 | 1988-05-31 | テキサス インスツルメンツ インコ−ポレイテツド | 低電力消費記憶装置 |
| JPH01181572A (ja) * | 1988-01-12 | 1989-07-19 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006087796A1 (ja) * | 2005-02-18 | 2006-08-24 | Fujitsu Limited | 不揮発性半導体記憶装置 |
| JPWO2006087796A1 (ja) * | 2005-02-18 | 2008-07-03 | 富士通株式会社 | 不揮発性半導体記憶装置 |
| US7486533B2 (en) | 2005-02-18 | 2009-02-03 | Fujitsu Microelectronics Limited | Nonvolatile semiconductor memory |
| JP4679569B2 (ja) * | 2005-02-18 | 2011-04-27 | 富士通セミコンダクター株式会社 | 不揮発性半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980016929A (ko) | 1998-06-05 |
| US5787035A (en) | 1998-07-28 |
| KR100246782B1 (ko) | 2000-03-15 |
| JP2960377B2 (ja) | 1999-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5399891A (en) | Floating gate or flash EPROM transistor array having contactless source and drain diffusions | |
| US5654917A (en) | Process for making and programming a flash memory array | |
| KR100423896B1 (ko) | 축소가능한 2개의 트랜지스터 기억 소자 | |
| JP3452465B2 (ja) | Ｅｅｐｒｏｍ及びこれのプログラミング方法 | |
| US6134144A (en) | Flash memory array | |
| US6570810B2 (en) | Contactless flash memory with buried diffusion bit/virtual ground lines | |
| KR100299879B1 (ko) | 초고밀도의교호배치형금속가상접지rom | |
| US5012309A (en) | Semiconductor memory device comprising capacitor portions having stacked structures | |
| JPH11330426A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| TWI738542B (zh) | 具隔離井區之記憶胞及其相關非揮發性記憶體 | |
| US6654281B2 (en) | Nonvolatile nor semiconductor memory device and method for programming the memory device | |
| JP3820917B2 (ja) | 半導体記憶装置およびその動作方法 | |
| US5804854A (en) | Memory cell array | |
| US5982671A (en) | Flash memory cell array and method of programming, erasing and reading the same | |
| US6240021B1 (en) | Nonvolatile semiconductor memory device improved in readout operation | |
| JP2960377B2 (ja) | メモリセルアレー | |
| JP2007150343A (ja) | メモリセルを有する集積回路及びこの集積回路への情報記憶方法 | |
| JP3540881B2 (ja) | 不揮発性半導体記憶装置の書き込み方法 | |
| US20080079055A1 (en) | Non-volatile memory device | |
| JP2786629B2 (ja) | 不揮発性半導体メモリ装置 | |
| JP2003031700A (ja) | 不揮発性半導体記憶装置、その動作方法および製造方法 | |
| JPH05206474A (ja) | 不揮発性半導体記憶装置 | |
| KR19980014258A (ko) | 메모리 셀 어레이 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070730 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |