CN108615705B - 接触插塞的制造方法 - Google Patents
接触插塞的制造方法 Download PDFInfo
- Publication number
- CN108615705B CN108615705B CN201810381443.8A CN201810381443A CN108615705B CN 108615705 B CN108615705 B CN 108615705B CN 201810381443 A CN201810381443 A CN 201810381443A CN 108615705 B CN108615705 B CN 108615705B
- Authority
- CN
- China
- Prior art keywords
- layer
- diffusion barrier
- contact hole
- interlayer dielectric
- adhesion metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 84
- 239000002184 metal Substances 0.000 claims abstract description 84
- 238000009792 diffusion process Methods 0.000 claims abstract description 56
- 230000004888 barrier function Effects 0.000 claims abstract description 51
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 238000000137 annealing Methods 0.000 claims abstract description 42
- 230000008569 process Effects 0.000 claims abstract description 40
- 239000010936 titanium Substances 0.000 claims abstract description 27
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 15
- 238000011049 filling Methods 0.000 claims abstract description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 211
- 239000011229 interlayer Substances 0.000 claims description 43
- 239000000463 material Substances 0.000 claims description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 13
- 230000000149 penetrating effect Effects 0.000 claims description 7
- 229910052757 nitrogen Inorganic materials 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- 239000002041 carbon nanotube Substances 0.000 claims description 3
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 2
- 230000007547 defect Effects 0.000 abstract description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003090 exacerbative effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
Abstract
本发明提供一种接触插塞的制造方法，在向接触孔中填充导电层之前，先依次覆盖粘附金属层和扩散阻挡层，并根据粘附金属层和扩散阻挡层的厚度确定出较为优化的退火工艺条件，根据所述退火工艺条件来退火，之后在所述接触孔中填满导电层。本发明根据粘附金属层和扩散阻挡层的厚度来优化退火条件，由此可以一方面在退火过程中利用扩散阻挡层阻挡N等向粘附金属层和半导体衬底等中扩散，避免接触电阻的升高，改善接触电阻均匀性，另一方面可以改善导电层的填充特性，实现接触电阻和接触插塞结构缺陷的最优解；此外，粘附金属层的厚度大于扩散阻挡层的厚度，可以有利于在接触孔底部形成更多的钛金属硅化物，降低接触电阻，改善半导体器件的性能。
Description
技术领域
本发明涉及集成电路制造技术领域，尤其涉及一种接触插塞的制造方法。
背景技术
在半导体器件的制作过程中，需要在晶体管的源区、漏区或栅极结构等上形成接触孔(contact，CT)，然后在接触孔中填充导电材料以形成接触插塞(又称导电插塞)，以使晶体管等元件通过接触插塞与互连金属层形成电连接。随着半导体器件尺寸的缩小，接触孔尺寸的缩小也在所难免，随着接触孔尺寸的缩小，形成的接触插塞的接触电阻也相应的增加，且接触电阻均匀性变差，进而影响半导体器件性能。
发明内容
本发明的目的在于提供一种接触插塞的制造方法，能够降低接触电阻并提高接触电阻的均匀性，改善半导体器件的性能。
为了实现上述目的，本发明提供一种接触插塞的制造方法，包括以下步骤：
提供表面上形成有层间介质层的半导体衬底，所述层间介质层中包含有贯穿所述层间介质层的接触孔；
在所述接触孔的表面上依次形成粘附金属层和扩散阻挡层；
根据所述粘附金属层和扩散阻挡层的厚度确定退火工艺条件，并采用所述退火工艺条件进行退火；
在所述接触孔中填满导电层。
可选的，所述粘附金属层的厚度大于所述扩散阻挡层的厚度。
可选的，所述粘附金属层的厚度为100埃～300埃；和/或，所述扩散阻挡层的厚度为40埃～100埃。
可选的，所述粘附金属层的材质包括钛和/或钽；和/或，所述扩散阻挡层的材质包括氮化钛和/或氮化钽。
可选的，所述退火工艺条件包括退火温度为400℃～700℃。
可选的，所述导电层的材质包括金属和/或碳纳米管。
可选的，在所述接触孔中填满导电层的步骤包括：先在所述扩散阻挡层的表面上沉积导电层，所述导电层填满所述接触孔且还覆盖在所述层间介质层的上方；然后通过化学机械平坦化工艺平坦化所述导电层的顶面至所述层间介质层的表面。
可选的，在所述接触孔的表面上形成所述粘附金属层之前，先在所述接触孔的侧壁上形成绝缘介质侧墙。
可选的，在形成所述绝缘介质侧墙之前或者之后，且在形成所述粘附金属层之前，在所述接触孔的底部上形成金属硅化物。
可选的，提供表面上形成有层间介质层的半导体衬底的步骤包括：
在一半导体衬底的表面上依次形成浮栅氧化层、浮栅层、栅间介质层和控制栅层；
依次刻蚀所述控制栅层、栅间介质层、浮栅层以及浮栅氧化层，至所述半导体衬底的表面，以形成浮栅结构；
形成一层间介质层，所述层间介质层覆盖所述半导体衬底和所述浮栅结构的表面；
刻蚀所述浮栅结构一侧的层间介质层，至所述半导体衬底的表面，形成贯穿所述层间介质层的接触孔。
与现有技术相比，本发明的接触插塞的制造方法，在向接触孔中填充导电层之前，先依次覆盖粘附金属层和扩散阻挡层，并根据粘附金属层和扩散阻挡层的厚度确定出较为优化的退火工艺条件，根据所述退火工艺条件来退火，之后在所述接触孔中填满导电层。本发明根据粘附金属层和扩散阻挡层的厚度(即根据glue layer的组成)来优化退火条件，由此可以一方面在退火过程中利用扩散阻挡层阻挡N等向粘附金属层和半导体衬底等中扩散，避免接触电阻的升高，改善接触电阻均匀性，另一方面可以改善导电层的填充特性，实现接触电阻和接触插塞结构缺陷的最优解；此外，粘附金属层的厚度大于扩散阻挡层的厚度，可以有利于在接触孔底部形成更多的钛金属硅化物，降低接触电阻，改善半导体器件的性能。
附图说明
图1是一种接触插塞的剖面结构示意图；
图2是本发明具体实施例的接触插塞的制造方法的流程图；
图3A至图3D是本发明具体实施例的接触插塞的制造方法中的器件结构剖面示意图。
具体实施方式
请参考图1，在浮栅型存储器件的制造工艺过程包括以下步骤：首先，在半导体衬底100的表面上形成浮栅结构101；然后，形成覆盖半导体衬底100和浮栅结构101的层间介质层102；接着，通过刻蚀工艺在浮栅结构101一侧的半导体衬底(可以是两个相邻的浮栅结构101共用的漏区)上的层间介质层102中形成贯穿层间介质层102的接触孔；之后，在所述接触孔中形成Ti/TiN粘合层(glue layer)103a(即Ti膜和TiN膜依次层叠的结构)并填充W等材料的导电金属层103b，以形成接触插塞，所述接触插塞包括Ti/TiN粘合层103a和导电金属层103b。但是，在50nm以下技术节点的浮栅型存储器件中，所述接触插塞的接触电阻变高且均匀性会变得比较差，究其原因，是由于在形成Ti/TiN粘合层之后通常需要一步退火工艺，来使得Ti与半导体衬底中的材料反应形成钛金属硅化物，但是目前的退火工艺一般不考虑Ti/TiN粘合层中Ti膜和TiN膜厚度的影响，直接采用相对统一的退火温度范围，例如800℃至900℃，造成在退火过程中TiN中的一部分N和/或退火氛围中的N2中的一部分N会扩散到Ti膜和钛金属硅化物中，导致在接触插塞的底部形成一层氮化物104，该氮化物104一方面会使接触电阻变高，另一方面会使接触电阻均匀性变差。此外，TiN膜作为扩散阻挡层，其基本功能是阻挡导电层103b中金属离子扩散入层间介质层102。现有工艺中，为改善TiN膜的性能，一般通过提高TiN膜的厚度来实现，使得现有的接触插塞中TiN膜的厚度通常大于Ti膜的厚度，由此造成接触插塞中的氮的比例较大，进一步加剧了接触电阻的增大和不均匀性问题。
基于此，本发明提供一种接触插塞的制造方法，从工艺整合的角度考量，调整Ti/TiN粘合层的组成(即调整Ti膜和TiN膜的厚度，例如使Ti膜厚度大于TiN膜厚度)和退火条件(例如采用特定的温度400℃～700℃)，来实现接触电阻和缺陷的最优解，即实现接触电阻的降低、接触电阻均匀性的改善以及填充缺陷的减少。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
请参考图2，本发明提供一种接触插塞的制造方法，包括以下步骤：
S1，提供表面上形成有层间介质层的半导体衬底，所述层间介质层中包含有贯穿所述层间介质层的接触孔；
S2，在所述接触孔的表面上依次形成粘附金属层和扩散阻挡层；
S3，根据所述粘附金属层和扩散阻挡层的厚度确定退火工艺条件，并采用所述退火工艺条件进行退火；
S4，在所述接触孔中填满导电层。
请参考图3A，在步骤S1中，提供的半导体衬底300可以采用集成电路制造领域中已知的任何类型的衬底，如体硅、绝缘层上半导体(SOI)、完全耗尽、部分耗尽、FIN型或其他类型衬底。亦可采用现有的常规工艺来制备所述半导体衬底300的内部结构，所述内部结构包括制备浅沟槽隔离(STI)、源区(Source)、漏区(Drain)以及栅极结构，后续形成的接触孔可以暴露出源区、漏区或栅极结构的顶面，所述栅极结构可以是MOS晶体管的多晶硅金属栅极、MOS晶体管的金属栅极结构或者存储单元的浮栅结构(包括依次层叠在半导体衬底300表面上的浮栅氧化层、浮栅层、栅间介质层和控制栅层)，所述层间介质层302覆盖所述源区、漏区和栅极结构的表面，所述接触孔暴露出所述源区、漏区或栅极结构的顶面。以浮栅型半导体器件中的源漏接触插塞的制造为例，步骤S1提供表面上形成有层间介质层302的半导体衬底300的步骤包括：
首先，在一半导体衬底300的表面上依次形成浮栅氧化层301a、浮栅层301b、栅间介质层301c和控制栅层301d；
然后，依次刻蚀所述控制栅层301d、栅间介质层301c、浮栅层301b以及浮栅氧化层301a，刻蚀停止在所述半导体衬底300的表面，以形成浮栅结构301；
接着，可以采用LDD离子注入、重掺杂源漏离子注入等工艺在浮栅结构301两侧的半导体衬底300中形成源区(未图示)和漏区(未图示)，并采用化学气相淀积(CVD)、物理气相淀积(PVD)、原子层淀积(ALD)或旋涂等工艺，在所述半导体衬底300和所述浮栅结构301的表面上覆盖一层间介质层302，层间介质层302的厚度能够填满相邻浮栅结构301之间的沟槽，所述层间介质层302可以采用K值小于3的低K材料，较低的K值能够进一步减小寄生电容，所述低K材料包含硅，还包括氧或者碳元素的至少一种，需要说明的是，采用低K材料仅为本实施例中采用的材料，在本发明的其他实施例中，也可以采用其它能够起到隔离作用的材料形成所述层间介质层302，例如为氧化硅等；之后，可以进一步通过化学机械平坦化(CMP)工艺平坦化所述层间介质层302的顶面；此外，在覆盖层间介质层302之前，还可以先在半导体衬底300和所述浮栅结构301的表面上覆盖一层接触孔蚀刻停止层(CESL)，以在后续形成接触孔的步骤中保护所述半导体衬底300不受蚀刻影响，所述接触孔蚀刻停止层可以采用氮化硅作为材料；
然后，刻蚀所述浮栅结构301一侧的层间介质层302，刻蚀停止在所述半导体衬底300的顶面，或者进行一定的过刻蚀，使得刻蚀层间介质层302停止在半导体衬底300中一定深度，从而形成贯穿所述层间介质层302的接触孔303，所述接触孔303可以暴露出相邻两个浮栅结构301共用的源区或漏区的表面。
请参考图3B，为了避免后续的工艺对层间介质层302的不良影响，同时修复接触孔刻蚀工艺对层间介质层302的侧壁造成的缺陷，继而避免寄生电容的增加，本实施例的步骤S1中，还在所述接触孔303的内表面上沉积氮化硅、氧化硅、氮氧化硅等中的至少一种绝缘介质材料，并采用干法蚀刻的方式刻蚀沉积的绝缘介质材料，以在所述接触孔303的侧壁上形成绝缘介质侧墙304。此外，所述绝缘介质侧墙304还可以起到调整接触孔303形状和尺寸的作用。
此外，为了进一步降低接触电阻，在形成绝缘介质侧墙304之前或者之后，在步骤S1中，还可以采用溅射等工艺在接触孔303的内表面上沉积钴、锰、镍、钛等至少一种金属，并进行退火，以使得接触孔303底面上的金属与半导体衬底300中的硅反应形成金属硅化物(未图示)。
请参考图3C，在步骤S2中，首先，可以先采用常规SPM(硫酸H2SO4溶液和双氧水H2O2溶液按比例配成)+HF(氢氟酸溶液)+SC1(氨水NH4OH溶液和双氧水r溶液按比例配成)+SC2(盐酸溶液和双氧水溶液按比例配成)方式，进行粘附金属层形成前清洗；然后，可以通过溅射等物理气相沉积工艺在所述层间介质层302以及接触孔300中的绝缘介质侧墙304和半导体衬底300的表面上沉积一层粘附金属层305a；接着，可以采用化学气相沉积、原子层沉积等工艺在所述粘附金属层305a的表面上沉积一层扩散阻挡层305b。粘附金属层305a和扩散阻挡层305b组成粘合层(glue layer)。本实施例中，为了能够使得粘附金属层305a中的金属能够与半导体衬底300在后续的退火过程中形成更多的金属硅化物，且避免扩散阻挡层305b中的N等元素以及后续的退火工艺中的气体扩散到粘附金属层305a与半导体衬底300的界面上而造成接触电阻增大，粘附金属层305a的厚度大于扩散阻挡层305b的厚度，例如所述粘附金属层305a的厚度为100埃～300埃；所述扩散阻挡层305b的厚度为40埃～100埃，从而可以提供用于形成足够的金属硅化的金属，同时可避免扩散阻挡层305b等中的物质扩散到粘附金属层305a的下表面上。此外，粘附金属层305a的材质包括钛Ti和/或钽Ta，所述扩散阻挡层305b的材质包括氮化钛TiN和/或氮化钽TaN。为了提升工艺的兼容性，节约工艺成本，粘附金属层305a和扩散阻挡层305b采用相同的金属元素，以使得粘附金属层305a和扩散阻挡层305b可以在同一个溅镀室中形成，例如粘附金属层305a的材质为Ti，扩散阻挡层305b的材质为TiN，具体地，粘附金属层305a的形成步骤包括：利用惰性气体，例如Ar气轰击Ti靶材；在扩散阻挡层305b的形成过程中，除了利用Ar气继续轰击Ti靶材外，还通入N2，通入的N2与被轰击产生的Ti等离子体进行反应生成TiN扩散阻挡层305b。
请参考图3C，在步骤S3中，首先，可以根据生产线上的前一批次伙子前几批次的晶圆上的接触插塞的制造，收集沉积的粘附金属层和扩散阻挡层的厚度、退火工艺条件以及接触插塞的结构和电学性能之间的关系数据；然后，可以根据步骤S2中的粘附金属层305a和扩散阻挡层305b的厚度来获得较为优化的退火工艺条件；接着，可以采用快速退火设备(RTP)对粘附金属层305a和扩散阻挡层305b所在的待加工器件在包含氮气的氛围中进行快速退火。在退火过程中，所述粘附金属层305a中的金属可以与半导体衬底300中的硅等反应形成金属硅化物，降低接触电阻；同时，所述扩散阻挡层305b能够防止氮气以及所述扩散阻挡层305b中的氮等扩散到所述粘附金属层305a和底部的金属硅化物中，避免在接触孔303底部形成氮化物，进而可以避免接触电阻升高，提高接触电阻的均匀性。本实施例中，退火温度为400℃～700℃，该退火温度既能使粘附金属层305a与接触孔303底部的半导体衬底300的硅反应生成金属硅化物，有效地降低了接触孔303底部位置处的接触电阻，提高接触孔的质量；而且该退火温度并不会影响形成的金属硅化物的质量，导致形成的金属硅化物电阻升高，也不会引起器件的电性能偏移。
请参考图3C和3D，在步骤S4中，首先，可以采用电镀、溅射等物理气相沉积工艺在所述扩散阻挡层305b的表面上沉积钨(W)、铜(Cu)、铝(Al)、镍(Ni)、钛(Ti)等中的至少一种金属，形成填满所述接触孔303的导电层305c；然后，可以采用化学机械平坦化工艺平坦化所述导电层305c的顶面至所述层间介质层302的表面，以去除层间介质层302顶面上多余的粘附金属层305a、扩散阻挡层305b以及导电层305c，由此形成了填充在接触孔303中的接触插塞305。接触插塞305的结构缺陷少且电学性能较佳，这是因为，一方面，接触插塞305中的粘附金属层305a在步骤S3中与半导体衬底300中的硅可以形成金属硅化物，可以增强接触插塞305与半导体衬底300的黏附性；另一方面，接触插塞305中的扩散阻挡层305b可以改善导电层305c的填充性能，减少填充缺陷，进而提高最终形成的半导体器件的性能。
在本发明的其他实施例中，可以根据器件的导电要求，将金属材料形成的所述导电层305c替换为碳纳米管。
综上所述，本发明的接触插塞的制造方法，在向接触孔中填充导电层之前，先依次覆盖粘附金属层和扩散阻挡层，并根据粘附金属层和扩散阻挡层的厚度确定出较为优化的退火工艺条件，根据所述退火工艺条件来退火，之后在所述接触孔中填满导电层。本发明根据粘附金属层和扩散阻挡层的厚度(即根据gluelayer的组成)来优化退火条件，由此可以一方面在退火过程中利用扩散阻挡层阻挡N等向粘附金属层和半导体衬底等中扩散，避免接触电阻的升高，改善接触电阻均匀性，另一方面可以改善导电层的填充特性，实现接触电阻和接触插塞结构缺陷的最优解；此外，粘附金属层的厚度大于扩散阻挡层的厚度，可以有利于在接触孔底部形成更多的钛金属硅化物，降低接触电阻，改善半导体器件的性能。本发明的接触插塞的制造方法，适用于任何需要接触插塞结构的半导体器件的制造工艺，例如50纳米以下技术节点的浮栅型存储器件的制造工艺。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (7)
1.一种接触插塞的制造方法，其特征在于，包括以下步骤：
提供表面上形成有层间介质层的半导体衬底，所述层间介质层中包含有贯穿所述层间介质层的接触孔；
在所述接触孔的表面上依次形成粘附金属层和扩散阻挡层，所述粘附金属层的厚度大于所述扩散阻挡层的厚度，且所述扩散阻挡层中含有氮元素；
根据所述粘附金属层和扩散阻挡层的厚度确定退火工艺条件，并采用所述退火工艺条件并在包含氮气的气氛中进行退火，所述退火工艺条件包括退火温度为400℃～700℃，且所述退火工艺条件既使得所述粘附金属层和所述半导体衬底的材料反应形成金属硅化物，又使得所述扩散阻挡层能够防止所述扩散阻挡层和所述氮气中的氮元素扩散到所述粘附金属层和所述金属硅化物中而在所述接触孔的底部形成氮化物；
在所述接触孔中填满导电层，以形成接触插塞。
2.如权利要求1所述的接触插塞的制造方法，其特征在于，所述粘附金属层的厚度为100埃～300埃；和/或，所述扩散阻挡层的厚度为40埃～100埃。
3.如权利要求1所述的接触插塞的制造方法，其特征在于，所述粘附金属层的材质包括钛和/或钽；和/或，所述扩散阻挡层的材质包括氮化钛和/或氮化钽。
4.如权利要求1所述的接触插塞的制造方法，其特征在于，所述导电层的材质包括金属和/或碳纳米管。
5.如权利要求1所述的接触插塞的制造方法，其特征在于，在所述接触孔中填满导电层的步骤包括：先在所述扩散阻挡层的表面上沉积导电层，所述导电层填满所述接触孔且还覆盖在所述层间介质层的上方；然后通过化学机械平坦化工艺平坦化所述导电层的顶面至所述层间介质层的表面。
6.如权利要求1所述的接触插塞的制造方法，其特征在于，在所述接触孔的表面上形成所述粘附金属层之前，先在所述接触孔的侧壁上形成绝缘介质侧墙。
7.如权利要求1所述的接触插塞的制造方法，其特征在于，提供表面上形成有层间介质层的半导体衬底的步骤包括：
在一半导体衬底的表面上依次形成浮栅氧化层、浮栅层、栅间介质层和控制栅层；
依次刻蚀所述控制栅层、栅间介质层、浮栅层以及浮栅氧化层，至所述半导体衬底的表面，以形成浮栅结构；
形成一层间介质层，所述层间介质层覆盖所述半导体衬底和所述浮栅结构的表面；
刻蚀所述浮栅结构一侧的层间介质层，至所述半导体衬底的表面，形成贯穿所述层间介质层的接触孔。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810381443.8A CN108615705B (zh) | 2018-04-25 | 2018-04-25 | 接触插塞的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810381443.8A CN108615705B (zh) | 2018-04-25 | 2018-04-25 | 接触插塞的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108615705A CN108615705A (zh) | 2018-10-02 |
| CN108615705B true CN108615705B (zh) | 2021-02-23 |
Family
ID=63660863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810381443.8A Active CN108615705B (zh) | 2018-04-25 | 2018-04-25 | 接触插塞的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108615705B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111653518B (zh) * | 2020-06-28 | 2022-10-04 | 华虹半导体(无锡)有限公司 | 降低接触孔电阻的方法 |
| CN113782491B (zh) * | 2021-08-31 | 2024-01-23 | 上海华虹宏力半导体制造有限公司 | 接触孔的制作方法和结构 |
| CN115497919B (zh) * | 2022-11-14 | 2023-03-07 | 合肥晶合集成电路股份有限公司 | 一种半导体器件及其制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3548834B2 (ja) * | 1996-09-04 | 2004-07-28 | 沖電気工業株式会社 | 不揮発性半導体メモリの製造方法 |
| US6627946B2 (en) * | 2000-09-20 | 2003-09-30 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with control gates protruding portions |
| CN1917167A (zh) * | 2005-08-19 | 2007-02-21 | 联华电子股份有限公司 | 金属插塞与接触窗的制作方法 |
| CN101017793B (zh) * | 2007-02-16 | 2013-06-05 | 上海集成电路研发中心有限公司 | 一种扩散阻挡层的制作方法 |
| CN101728315A (zh) * | 2008-10-24 | 2010-06-09 | 中芯国际集成电路制造(上海)有限公司 | 导电插塞的制作方法 |
-
2018
- 2018-04-25 CN CN201810381443.8A patent/CN108615705B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN108615705A (zh) | 2018-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101669470B1 (ko) | 금속 실리사이드층을 포함하는 반도체 소자 | |
| US7655525B2 (en) | Semiconductor device free of gate spacer stress and method of manufacturing the same | |
| US7144798B2 (en) | Semiconductor memory devices having extending contact pads and related methods | |
| KR100854555B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US8309448B2 (en) | Method for forming buried word line in semiconductor device | |
| US9252019B2 (en) | Semiconductor device and method for forming the same | |
| US8174064B2 (en) | Semiconductor device and method for forming the same | |
| CN113889480A (zh) | 三维存储器器件及其制造方法 | |
| KR100360396B1 (ko) | 반도체소자의 콘택 구조체 형성방법 | |
| KR100467021B1 (ko) | 반도체 소자의 콘택 구조체 및 그 제조방법 | |
| CN108538712B (zh) | 接触孔的制造方法 | |
| US20160276267A1 (en) | Methods of forming wiring structures in a semiconductor device | |
| CN108615705B (zh) | 接触插塞的制造方法 | |
| KR100459717B1 (ko) | 반도체 소자의 금속 콘택 형성 방법 | |
| US7790613B2 (en) | Semiconductor device and method of manufacturing the same | |
| US9396995B1 (en) | MOL contact metallization scheme for improved yield and device reliability | |
| US9525020B2 (en) | Semiconductor device and method for forming the same | |
| US6472265B1 (en) | Method for manufacturing embedded dynamic random access memory | |
| US6753215B2 (en) | Methods for manufacturing semiconductor devices and semiconductor devices | |
| US20070269974A1 (en) | Methods for forming a metal contact in a semiconductor device in which an ohmic layer is formed while forming a barrier metal layer | |
| CN108666267B (zh) | 半导体结构及其形成方法 | |
| US20110086510A1 (en) | Semiconductor device and method of manufacture thereof | |
| JP4729863B2 (ja) | 半導体記憶装置及びその製造方法 | |
| US20050014358A1 (en) | Semiconductor device having void free contact and method for fabricating the contact | |
| CN113539942A (zh) | 半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |