CN101728315A - 导电插塞的制作方法 - Google Patents
导电插塞的制作方法 Download PDFInfo
- Publication number
- CN101728315A CN101728315A CN200810201778A CN200810201778A CN101728315A CN 101728315 A CN101728315 A CN 101728315A CN 200810201778 A CN200810201778 A CN 200810201778A CN 200810201778 A CN200810201778 A CN 200810201778A CN 101728315 A CN101728315 A CN 101728315A
- Authority
- CN
- China
- Prior art keywords
- manufacture method
- conductive plunger
- layer
- interlayer dielectric
- flow
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种导电插塞的制作方法，包括：提供形成有层间介质层的半导体衬底，所述层间介质层中包含有贯穿层间介质层的接触孔，其中，层间介质层上及接触孔内壁形成有阻挡层；利用脉冲成核层工艺在阻挡层上及接触孔内形成晶核层及填充导电材料，其中在起始步骤中将带有各膜层的半导体衬底曝露在乙硼烷中，曝露时间调控至使阻挡层致密均匀；平坦化导电材料及晶核层至露出阻挡层，形成导电插塞。本发明使后续填充的金属钨中不会产生孔洞，防止接触电阻升高，提高器件的电性能。
Description
技术领域
本发明涉及半导体器件制作领域，尤其涉及导电插塞的制作方法。
背景技术
随着ULSI(超大规模集成)技术的飞速发展，半导体设备的布线设计原则的小型化在不断进展。被集成的元件数量在增加，大规模集成电路的布线更为复杂，在此情况下，多层互连吸引了注意力，接触孔金属钨沉积便是其中关键的一种互连技术。
随着半导体元件高度集成化的发展，接触孔的临界尺寸不断减小，深度变深，深宽比(AR，Aspect Ratio)不断增加，例如，100nm以下的深亚微米工艺中，DRAM器件中位线上电容器的接触孔深宽比已经大于10∶1。这种高深宽比的接触孔中通常需要用化学气相沉积法填充金属钨，但是由于钨与层间介质层中的氧化物粘附力不强，并且如果钨沉积直接在半导体衬底的硅表面上进行，反应物六氟化钨(WF6)会与硅发生反应，导致对硅的消耗以及对半导体衬底的侧向侵蚀，所以在钨沉积之前必须先沉积一层粘附层和一层阻挡层。这个粘附层/阻挡层使得钨能够完全地粘连在接触孔内的氧化物上，并有效地防止WF6与半导体衬底中硅发生反应。
目前首选的是以钛(Ti)作为粘附层，以氮化钛(TiN)起阻挡及粘附钨的作用。Ti和层间介质层中氧化物有非常好的粘连性，并能够和硅反应形成TiSiX，大大减小接触电阻；而TiN层一方面具有防止Ti层和WF6之间的反应的作用，另一方面与钨具有很好的粘附性。
然而，为了整合高深宽比结构上不同类的粘附层与阻挡层，需要对金属钨沉积技术进行革新。一种以清除与反应周期循环交错的反应物连续脉冲，所发展的钨金属成核技术已被开发出来——脉冲成核层(pulsed nucleationlayer，PNL)。
所述金属钨成核技术指金属钨化学气相沉积过程包含3个步骤：起始、成核与填充。起始过程包括晶圆曝露在乙硼烷(B2H6)中，所述晶圆上已形成有接触孔，其中接触孔内壁形成有阻挡层。暴露在乙硼烷中可增强阻挡层的阻挡性能，防止粘附层(Ti)被WF6侵蚀，产生火山缺陷，其原理为乙硼烷分子填入晶界中，使阻挡层(TiN)致密，进而使后续填充的金属钨不会顺着裂缝进入金属布线层或层间介质层中。
起始过程之后是成核过程，此过程传统上包含了先后通入的硅甲烷(SiH4)与WF6。在成核中使用硅甲烷防止了WF6与半导体的硅或是阻挡层中的钛金属接触层反应，同时也促进成核反应的发生。第三步骤：填充，以氢气(H2)还原WF6，在接触孔中填充满金属钨，形成导电插塞。氢气是用来取代SiH4，以获得最低的电阻率和微尘数量。
现有形成脉冲成核层的方式请参考申请号为200610026562的中国专利申请公开的技术方案。
然而，现有采用脉冲成核层工艺填充金属钨时，在起始过程中，由于通入的B2H6的时间为5秒，阻挡层表面仍不够平整，致密性不高，使后续填充的金属钨中产生孔洞(如图1中标号10所示)，所述孔洞会导致较高的接触电阻，使器件电性能劣化。
发明内容
本发明解决的问题是提供一种导电插塞的制作方法，防止填充接触孔的金属钨中产生孔洞。
为解决上述问题，本发明提供一种导电插塞的制作方法，包括：提供形成有层间介质层的半导体衬底，所述层间介质层中包含有贯穿层间介质层的接触孔，其中，层间介质层上及接触孔内壁形成有阻挡层；利用脉冲成核层工艺在阻挡层上及接触孔内形成晶核层及填充导电材料，其中在起始步骤中将带有各膜层的半导体衬底曝露在乙硼烷中，曝露时间调控至使阻挡层致密均匀；平坦化导电材料及晶核层至露出阻挡层，形成导电插塞。
可选的，所述将带有各膜层的半导体衬底曝露在乙硼烷中的时间为6秒～25秒。
可选的，所述脉冲成核层工艺中起始步骤采用的气体为B2H6，流量为250sccm～500sccm。通入B2H6的同时通入载气体氩气。所述B2H6与氩气的流量比为1∶10～1∶15。
可选的，所述脉冲成核层工艺中成核步骤采用的气体为SiH4和WF6，其中SiH4的流量为200sccm～300sccm，WF6的流量为200sccm～400sccm。通入SiH4和WF6的同时通入载气体氩气。所述SiH4、WF6与氩气的流量比为1∶1∶10～1∶2∶15。所述通入SiH4、WF6与氩气的时间为0.3秒～2秒，采用的温度为250℃～400℃。
可选的，所述脉冲成核层工艺中填充步骤采用的气体为H2和WF6，其中H2的流量为15000sccm～20000sccm，WF6的流量为150sccm～250sccm。通入H2和WF6的同时通入载气体氩气。所述WF6、H2与氩气的流量比为1∶60∶40～1∶100∶60。所述通入WF6、H2与氩气的时间为12秒～65秒，采用的温度为300℃～450℃。
可选的，所述阻挡层的材料为氮化钛，厚度为50埃～100埃。形成阻挡层的方法为化学气相沉积法。
与现有技术相比，本发明具有以下优点：在利用脉冲成核层工艺在阻挡层上及接触孔内填充导电材料过程中，在起始步骤中将带有各膜层的半导体衬底曝露在乙硼烷中，曝露时间调控至使阻挡层致密均匀。将阻挡层曝露时间调控至使乙硼烷分子充分填入晶界中，完全填充阻挡层由于沉积时应力作用而产生的裂缝，使阻挡层(TiN)的致密性及均匀性更好，不但能使后续填充的钨金属不会流入金属布线层或层间介质层中，而且使后续填充的金属钨中不会产生孔洞，防止接触电阻升高，提高器件的电性能。
进一步，将带有各膜层的半导体衬底曝露在乙硼烷中的时间为6秒～25秒。能使乙硼烷分子充分填入晶界中，完全填充阻挡层由于沉积时应力作用而产生的裂缝，使阻挡层(TiN)的致密性及均匀性更好，不但能使后续填充的钨金属不会流入金属布线层或层间介质层中，而且使后续填充的金属钨中不会产生孔洞，防止漏电流产生，提高器件的电性能。
附图说明
图1是现有工艺形成的导电插塞中金属钨产生缺陷的效果图；
图2是本发明形成导电插塞的具体实施方式流程图；
图3至图6是本发明形成导电插塞的实施例示意图；
图7是本发明形成的导电插塞中接触孔内金属钨的效果图。
具体实施方式
现有采用脉冲成核层工艺填充金属钨时，在起始过程中，由于通入的B2H6的时间为5秒，阻挡层表面仍不够平整，致密性不高，使后续填充的金属钨中产生孔洞，所述孔洞会导致接触电阻升高，使器件电性能劣化。因此本发明将带有各膜层的半导体衬底曝露在乙硼烷中的时间为6秒～25秒。能使乙硼烷分子充分填入晶界中，完全填充阻挡层由于沉积时应力作用而产生的裂缝，使阻挡层(TiN)的致密性及均匀性更好，不但能使后续填充的钨金属不会流入金属布线层或层间介质层中，而且使后续填充的金属钨中不会产生孔洞，防止接触电阻升高，提高器件的电性能。
下面结合附图对本发明的具体实施方式做详细的说明。
图2是本发明形成导电插塞的具体实施方式流程图。如图2所示，执行步骤S11，提供形成有层间介质层的半导体衬底，所述层间介质层中包含有贯穿层间介质层的接触孔，其中，层间介质层上及接触孔内壁形成有阻挡层。
执行步骤S12，利用脉冲成核层工艺在阻挡层上及接触孔内形成晶核层及填充导电材料，其中在起始步骤中将带有各膜层的半导体衬底曝露在乙硼烷中，曝露时间调控至使阻挡层致密均匀。
带有各膜层的半导体衬底中各膜层指半导体衬底上的层间介质层、阻挡层以及晶核层等。
执行步骤S13，平坦化导电材料及晶核层至露出阻挡层，形成导电插塞。
图3至图6是本发明形成导电插塞的实施例示意图。如图3所示，提供半导体衬底200，所述半导体衬底200上形成有晶体管等器件；在半导体衬底200上用溅射法或化学气相沉积法等形成金属布线层202，其中金属布线层202的材料为铝或铝铜合金；用化学气相沉积法在金属布线层202上形成层间介质层203，用于膜层间的隔离，所述层间介质层203的材料为氧化硅；在层间介质层203表面形成抗反射层204，用以后续曝光工艺中保护下面的膜层；在抗反射层204上旋涂光刻胶层206，对光刻胶层206进行曝光及显影处理，形成开口图形，用以定义后续的接触孔；以光刻胶层206为掩膜，用干法蚀刻法蚀刻抗反射层204及层间介质层203至露出金属布线层202，形成接触孔205。
除本实施例外，还可以直接在半导体衬底200上形成层间介质层203，并在层间介质层203中形成露出半导体衬底200。
如图4所示，用灰化法去除光刻胶层206，然后再用湿法蚀刻法去除残留的光刻胶层206和抗反射层204。利用化学气相沉积法在层间介质层203及接触孔205内壁形成粘附层208，所述粘附层208的材料为钛，厚度范围可以在240埃～800埃之间；作为粘附层208的钛和层间介质层203中氧化硅有非常好的粘连性，并能够和硅反应形成TiSix，大大减小接触电阻。
然后，用化学气相沉积法在粘附层208上形成阻挡层209，所述阻挡层209的材料为氮化钛，其作用一方面具有防止粘附层208中的钛层和后续的WF6气体之间发生反应，另一方面以防止后续接触孔205内的导电物质扩散至层间介质层203中，同时其与钨有很好的粘附能力。
如图5所示，采用脉冲成核层工艺在阻挡层209上形成晶核层207和导电材料210，且将导电材料210填充满接触孔205，所述晶核层207和导电材料210的材料为钨。其中晶核层207的作用为增强导电材料210与阻挡层209的粘附能力。
脉冲成核层技术是通过在反应周期中加入清除周期，循环交替进行反应物的连续脉冲的工艺方法，其反应气体是依序周期性地通入的。
所述脉冲成核层工艺过程可分为起始、成核及填充三步，在各步骤中，是以脉冲方式完成反应气体的通入及抽取操作，其中通入反应气体时会有载气体同时通入，本实施例中所用载气体为氩气。
第一步的起始步骤中所用的反应气体为B2H6，其流量范围在250sccm(立方厘米/分)～500sccm之间，反应时间为6秒～25秒，反应室的温度为300℃～410℃，同时充入的载气体的流量范围可以在3400sccm至5000sccm。其中B2H6与载气体氩气之间的流量比为1∶10～1∶15。
作为一个优选的实施例，当通入反应气体B2H6的流量为450sccm，反应时间为15秒，反应室的温度为300℃时，能使阻挡层209的致密性及均匀性达到最佳。
然后，用氩气体清除B2H6，清除时间为2秒。
本实施例中，通入乙硼烷的时间为6秒～25秒。能使乙硼烷分子充分填入晶界中，完全填充阻挡层209由于沉积时应力作用而产生的裂缝，使阻挡层209(TiN)的致密性及均匀性更好，不但能使后续形成的晶核层致密均匀，而且能使填充的导电材料钨金属不会流入金属布线层或层间介质层中，且后续填充的金属钨中不会产生孔洞，防止漏电流产生，提高器件的电性能。
第二步的成核步骤中，是利用SiH4和WF6作为反应气体沉积晶核层207，所述晶核层207材料为钨。其中，具体的工艺参数可设置如下：SiH4的流量可以在200sccm～300sccm之间；WF6流量可以在200sccm～400sccm之间；可以采用前步中所用的载气体，SiH4、WF6和氩气这三种气体的流量比可以在1∶1∶10到1∶2∶15之间。通入气体的时间为0.3秒～2秒，采用的温度为250℃～400℃。
作为一个优选的实施例，当通入反应气体SiH4和WF6的流量分别为250sccm和270sccm，反应时间为0.3秒，反应室的温度为300℃时，沉积的钨层厚度及质量达到最佳。
第三步是填充过程，这一步采用的是恒流方式操作，通入的反应气体为WF6和H2，在接触孔205内填充满金属钨；其中，WF6的流量范围在150sccm～250sccm之间；H2的流量范围在15000sccm～20000sccm之间。所用的载气体与前两步中一致，WF6、H2和氩气这三种气体的流量比可以在1∶60∶40到1∶100∶60之间。通入气体的时间为12秒～65秒，采用的温度为300℃～450℃。
作为一个优选的实施例，当通入反应气体H2和WF6的流量分别为19000sccm和200sccm，反应时间为60秒，反应室的温度为395℃时，填充的导电材料钨质量达到最佳。
如图6所示，用化学机械抛光法对导电材料210、阻挡层209和粘附层208进行平坦化至露出层间介质层203，形成导电插塞212。
图7是本发明形成的导电插塞中接触孔内金属钨的效果图。如图7所示，本发明将带有各膜层的半导体衬底曝露在乙硼烷中的时间为6秒～25秒。能使乙硼烷分子充分填入晶界中，完全填充阻挡层由于沉积时应力作用而产生的裂缝，使阻挡层(TiN)的致密性及均匀性更好，不但能使填充至接触孔中的钨金属不会流入金属布线层或层间介质层中，而且使填充的金属钨100中不会产生孔洞，防止漏电流产生，提高器件的电性能。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种导电插塞的制作方法，其特征在于，包括：
提供形成有层间介质层的半导体衬底，所述层间介质层中包含有贯穿层间介质层的接触孔，其中，层间介质层上及接触孔内壁形成有阻挡层；
利用脉冲成核层工艺在阻挡层上及接触孔内形成晶核层及填充导电材料，其中在起始步骤中将带有各膜层的半导体衬底曝露在乙硼烷中，曝露时间调控至使阻挡层致密均匀；
平坦化导电材料及晶核层至露出阻挡层，形成导电插塞。
2.根据权利要求1所述导电插塞的制作方法，其特征在于，所述将带有各膜层的半导体衬底曝露在乙硼烷中的时间为6秒～25秒。
3.根据权利要求1所述导电插塞的制作方法，其特征在于，所述脉冲成核层工艺中起始步骤采用的气体为B2H6，流量为250sccm～500sccm。
4.根据权利要求3所述导电插塞的制作方法，其特征在于，通入B2H6的同时通入载气体氩气。
5.根据权利要求4所述导电插塞的制作方法，其特征在于，所述B2H6与氩气的流量比为1∶10～1∶15。
6.根据权利要求1所述导电插塞的制作方法，其特征在于，所述脉冲成核层工艺中成核步骤采用的气体为SiH4和WF6，其中SiH4的流量为200sccm～300sccm，WF6的流量为200sccm～400sccm。
7.根据权利要求6所述导电插塞的制作方法，其特征在于，通入SiH4和WF6的同时通入载气体氩气。
8.根据权利要求7所述导电插塞的制作方法，其特征在于，所述SiH4、WF6与氩气的流量比为1∶1∶10～1∶2∶15。
9.根据权利要求8所述导电插塞的制作方法，其特征在于，所述通入SiH4、WF6与氩气的时间为0.3秒～2秒，采用的温度为250℃～400℃。
10.根据权利要求1所述导电插塞的制作方法，其特征在于，所述脉冲成核层工艺中填充步骤采用的气体为H2和WF6，其中H2的流量为15000sccm～20000sccm，WF6的流量为150sccm～250sccm。
11.根据权利要求10所述导电插塞的制作方法，其特征在于，通入H2和WF6的同时通入载气体氩气。
12.根据权利要求11所述导电插塞的制作方法，其特征在于，所述WF6、H2与氩气的流量比为1∶60∶40～1∶100∶60。
13.根据权利要求12所述导电插塞的制作方法，其特征在于，所述通入WF6、H2与氩气的时间为12秒～65秒，采用的温度为300℃～450℃。
14.根据权利要求1所述导电插塞的制作方法，其特征在于，所述阻挡层的材料为氮化钛，厚度为50埃～100埃。
15.根据权利要求14所述导电插塞的制作方法，其特征在于，形成阻挡层的方法为化学气相沉积法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810201778A CN101728315A (zh) | 2008-10-24 | 2008-10-24 | 导电插塞的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200810201778A CN101728315A (zh) | 2008-10-24 | 2008-10-24 | 导电插塞的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101728315A true CN101728315A (zh) | 2010-06-09 |
Family
ID=42448957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200810201778A Pending CN101728315A (zh) | 2008-10-24 | 2008-10-24 | 导电插塞的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101728315A (zh) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103066011A (zh) * | 2011-10-20 | 2013-04-24 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN104157562A (zh) * | 2014-08-26 | 2014-11-19 | 上海华虹宏力半导体制造有限公司 | 半导体结构的形成方法 |
| CN105336670A (zh) * | 2014-07-14 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN105448693A (zh) * | 2014-09-30 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 钨电极的形成方法 |
| CN106910709A (zh) * | 2015-12-22 | 2017-06-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN108346619A (zh) * | 2017-01-25 | 2018-07-31 | 三星电子株式会社 | 包括具有晶核结构的导电结构的半导体器件及其形成方法 |
| CN108615705A (zh) * | 2018-04-25 | 2018-10-02 | 武汉新芯集成电路制造有限公司 | 接触插塞的制造方法 |
| CN111261574A (zh) * | 2018-12-03 | 2020-06-09 | 长鑫存储技术有限公司 | 一种半导体结构及其制作方法 |
| CN112750754A (zh) * | 2019-10-29 | 2021-05-04 | 长鑫存储技术有限公司 | 半导体器件中接触孔的制作方法及半导体器件 |
| CN112928063A (zh) * | 2019-12-06 | 2021-06-08 | 长鑫存储技术有限公司 | 互连结构及其制备方法 |
| CN112928062A (zh) * | 2019-12-05 | 2021-06-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN117238848A (zh) * | 2023-11-15 | 2023-12-15 | 合肥晶合集成电路股份有限公司 | 一种接触孔结构及其形成方法 |
-
2008
- 2008-10-24 CN CN200810201778A patent/CN101728315A/zh active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103066011B (zh) * | 2011-10-20 | 2015-07-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN103066011A (zh) * | 2011-10-20 | 2013-04-24 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN105336670A (zh) * | 2014-07-14 | 2016-02-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN105336670B (zh) * | 2014-07-14 | 2018-07-10 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN104157562A (zh) * | 2014-08-26 | 2014-11-19 | 上海华虹宏力半导体制造有限公司 | 半导体结构的形成方法 |
| CN105448693A (zh) * | 2014-09-30 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 钨电极的形成方法 |
| CN106910709A (zh) * | 2015-12-22 | 2017-06-30 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN106910709B (zh) * | 2015-12-22 | 2020-04-14 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| CN108346619B (zh) * | 2017-01-25 | 2024-02-13 | 三星电子株式会社 | 包括具有晶核结构的导电结构的半导体器件及其形成方法 |
| CN108346619A (zh) * | 2017-01-25 | 2018-07-31 | 三星电子株式会社 | 包括具有晶核结构的导电结构的半导体器件及其形成方法 |
| CN108615705A (zh) * | 2018-04-25 | 2018-10-02 | 武汉新芯集成电路制造有限公司 | 接触插塞的制造方法 |
| CN111261574A (zh) * | 2018-12-03 | 2020-06-09 | 长鑫存储技术有限公司 | 一种半导体结构及其制作方法 |
| CN112750754A (zh) * | 2019-10-29 | 2021-05-04 | 长鑫存储技术有限公司 | 半导体器件中接触孔的制作方法及半导体器件 |
| CN112928062A (zh) * | 2019-12-05 | 2021-06-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112928063A (zh) * | 2019-12-06 | 2021-06-08 | 长鑫存储技术有限公司 | 互连结构及其制备方法 |
| CN112928063B (zh) * | 2019-12-06 | 2023-05-23 | 长鑫存储技术有限公司 | 互连结构及其制备方法 |
| CN117238848A (zh) * | 2023-11-15 | 2023-12-15 | 合肥晶合集成电路股份有限公司 | 一种接触孔结构及其形成方法 |
| CN117238848B (zh) * | 2023-11-15 | 2024-02-02 | 合肥晶合集成电路股份有限公司 | 一种接触孔结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101728315A (zh) | 导电插塞的制作方法 | |
| TW441015B (en) | Dual-damascene interconnect structures and methods for fabricating same | |
| KR102291990B1 (ko) | 텅스텐 육플루오르화물(wf6) 에치백을 이용하여 텅스텐 막을 증착하기 위한 방법 | |
| TWI618811B (zh) | 三元鎢硼氮化物膜及其形成方法 | |
| US8372739B2 (en) | Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication | |
| CN105518827A (zh) | 实现无缝钴间隙填充的方法 | |
| JP2007027627A (ja) | 気相堆積方法 | |
| CN102394215B (zh) | 一种多层金属-氧化硅-金属电容的制作方法 | |
| CN104157562A (zh) | 半导体结构的形成方法 | |
| CN102005405A (zh) | 钨栓塞的制造方法 | |
| JP2009026864A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US8197660B2 (en) | Electro chemical deposition systems and methods of manufacturing using the same | |
| CN102054758A (zh) | 钨栓塞的形成方法 | |
| US7732304B2 (en) | Method of manufacturing semiconductor device | |
| US7259092B2 (en) | Semiconductor device and method for fabricating the same | |
| TWI564422B (zh) | 釕薄膜的化學氣相沉積及其應用 | |
| CN102903667A (zh) | 半导体器件的形成方法 | |
| CN108735797A (zh) | 半导体结构及其形成方法 | |
| CN102646626B (zh) | 一种导电插塞的形成方法 | |
| CN101197312A (zh) | 双镶嵌结构的形成方法 | |
| CN104037117A (zh) | 一种半导体器件及其制作方法 | |
| KR20060058583A (ko) | 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법 | |
| TWI809952B (zh) | 具有多重碳濃度介電層的半導體元件及其製備方法 | |
| KR100946036B1 (ko) | 반도체 소자의 제조 방법 | |
| CN101958274A (zh) | 在芯片上构造通孔的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20100609 |
|
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121107 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121107 Address after: 201210 18 Zhangjiang Road, Shanghai, Pudong New Area Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201210 18 Zhangjiang Road, Shanghai, Pudong New Area Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |