CN102054758A - 钨栓塞的形成方法 - Google Patents

钨栓塞的形成方法 Download PDF

Info

Publication number
CN102054758A
CN102054758A CN2009101985902A CN200910198590A CN102054758A CN 102054758 A CN102054758 A CN 102054758A CN 2009101985902 A CN2009101985902 A CN 2009101985902A CN 200910198590 A CN200910198590 A CN 200910198590A CN 102054758 A CN102054758 A CN 102054758A
Authority
CN
China
Prior art keywords
tungsten
layer
formation method
tungsten plug
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2009101985902A
Other languages
English (en)
Inventor
聂佳相
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009101985902A priority Critical patent/CN102054758A/zh
Publication of CN102054758A publication Critical patent/CN102054758A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种钨栓塞的形成方法,包括:提供衬底,所述衬底表面具有介质层,所述介质层中形成有开口;在所述介质层上和开口内依次形成粘附层和阻挡层;在所述阻挡层上形成牺牲层;通过所述牺牲层的化学反应形成钨结晶层;在所述开口中填充金属钨,形成钨栓塞。本发明消除或减少了钨栓塞形成过程中生成的空隙缺陷,提高了产品的可靠性。

Description

钨栓塞的形成方法
技术领域
本发明涉及半导体技术领域,特别涉及一种钨栓塞的形成方法。
背景技术
随着半导体技术的发展,超大规模集成电路芯片的集成度已经高达几亿乃至几十亿个器件的规模,两层以上的多层金属互连技术广泛实用。目前,两个不同金属层之间的电连接,可以通过在两个金属层之间的介质层形成通孔并填充导电材料、形成栓塞(plug)结构而实现的。栓塞的形成质量对器件的性能影响很大,如果栓塞形成质量较差,会使得互连电阻增大,影响器件的性能。
随着工艺尺寸的不断减小,铜互连工艺得到广泛应用,但是铜的扩散会造成器件的“中毒效应”,因此,源、漏和栅区域的接触孔中填充的金属仍然选用钨。金属钨由于其优良的台阶覆盖率(step coverage)和填充性,成为栓塞的优选材料。
金属钨的填充方法一般为化学气相沉积(CVD),沉积过程主要分为两步,首先金属钨在阻挡层上结晶(nucleation),主要反应物为氟化钨(WE6)和硅烷(SiH4),形成钨结晶层,钨结晶层有利于改善后续金属物的沉积过程;之后金属钨在所述钨结晶层上大量沉积,主要反应物为氟化钨和氢气(H2),直至填满整个接触孔开口。现有技术中阻挡层材料一般为氮化钛(TiN),其形成方法为金属有机物化学气相沉积(MOCVD),由于MOCVD过程使用有机化合物作为反应物,因此形成的阻挡层中往往含有杂质。而形成钨结晶层和填充金属钨的过程中反应温度较高,约为400℃左右,所述杂质受热后会产生逸出气体。如果所述逸出气体的产生会使得接触孔开口内部的压强偏高,阻碍反应气体进入所述接触孔开口,影响金属钨在接触孔开口内部的结晶过程,而接触孔开口的上部即靠近介质层表面的部分则基本不受影响。因此,金属钨在接触孔开口上部和介质层表面的结晶速率要大于在接触孔开口内部的结晶速率,而且相应形成的钨结晶层的表面特性也优于接触孔开口内部的钨结晶层,其晶粒更小,更适宜之后钨的大量沉积。随着填充过程的继续,如图1所示,由于所述接触孔开口上部的钨结晶层表面特性较好,金属钨的沉积速率相对较快,在整个接触孔开口完全填充之前,开口上部已经提前封口,导致形成的钨栓塞中出现空隙(void)缺陷,影响器件的可靠性。
在已经公开的申请号为200710171757.7的中国专利申请中公开了一种钨栓塞的形成方法,包括:在已形成有接触孔开口的硅晶片上,形成钛膜作为欧姆接触层;然后,在已形成接触孔及钛膜的层间绝缘层上,使用金属有机物化学气相沉积形成氮化钛膜阻挡层,用钛有机化合物作为形成TiN膜的前体材料,TiN膜的沉积速度是130~/15s;之后,使用化学气相沉积在所述接触孔开口中填充金属钨,主要反应物为氟化钨(WF6);最后,使用钨化学机械抛光(WCMP)或钨回刻(W etch back,WEB)除去多余的钨,形成钨栓塞。
上述专利申请中公开的技术方案通过控制TiN膜的沉积速度,使沉积在接触孔开口侧壁上的TiN膜的厚度较薄,也即接触孔侧壁上TiN膜中的杂质含量较少,在随后填充金属钨的过程中,杂质受热产生的逸出气体也相对较少,使得反应气体WF6能够顺利进入接触孔开口,减少钨栓塞中空隙的形成。但在实际工艺中,上述方案需要严格控制工艺参数来控制TiN的沉积速度,增加了工艺的复杂度;而且上述方案并没有从根本上解决问题,TiN膜中的杂质受热产生的逸出气体仍然会影响金属钨的结晶和沉积过程,因此形成的钨栓塞中仍会形成空隙缺陷。随着工艺水平的不断提高,特别是进入65nm工艺以后,所述空隙缺陷会严重影响器件的可靠性。
现有技术还公开了一种方案,包括在形成TiN阻挡层之后、填充金属钨之前,使用等离子体处理对所述TiN阻挡层进行修复,一方面可以减少所述TiN阻挡层中的杂质,另一方面可以改善所述TiN阻挡层的表面特性,有利于金属钨在所述TiN阻挡层表面的结晶,有助于形成较均匀的钨结晶层从而保证钨的沉积速率比较一致。但是,在实际工艺中,由于等离子体处理具有方向性,所述接触孔开口上部的处理效果要明显优于内部侧壁和底部。如图2所示,对于经过等离子体处理的TiN阻挡层,金属钨在其上的结晶过程比未经过等离子处理要早约1s左右。因此,金属钨在所述接触孔开口上部会优先结晶,形成的钨结晶层的厚度较厚,而且其表面特性较好、晶粒较小,从而造成后续沉积过程中金属钨在开口上部的沉积速率较高,使得在整个接触孔开口完全填充之前,开口上部已经提前封口,导致形成的钨栓塞中出现空隙缺陷,影响器件的可靠性。
发明内容
本发明解决的问题是提供一种钨栓塞的形成方法,消除或减少钨栓塞形成过程中生成的空隙缺陷,提高器件的可靠性。
本发明提供了一种钨栓塞的形成方法,包括如下步骤:
提供衬底,所述衬底表面具有介质层,所述介质层中形成有开口;
在所述介质层上和开口内依次形成粘附层和阻挡层;
在所述阻挡层上形成牺牲层;
通过所述牺牲层的化学反应形成钨结晶层;
在所述开口中填充金属钨,形成钨栓塞。
可选的,所述牺牲层的材料为钛,所述化学反应包括:通入氟化钨气体,与所述牺牲层中的钛材料发生反应。
可选的,所述氟化钨气体的流量为100sccm(毫升/秒)至500sccm。
可选的,所述化学反应过程的反应温度为300℃至400℃。
可选的,所述化学反应过程的持续时间为1秒至30秒。
可选的,所述牺牲层的厚度为
Figure B2009101985902D0000041
Figure B2009101985902D0000042
可选的,所述牺牲层的形成方法为物理气相沉积。
可选的,所述物理气相沉积过程使用的功率为1500W至5000W,所述物理气相沉积的气氛为氩气,所述氩气的流量为15sccm至50sccm。
可选的,所述钨结晶层的形成过程与所述开口中填充金属钨的过程是在同一个反应腔内进行的。
可选的,所述金属钨的填充方法为化学气相沉积,所述化学气相沉积的温度为300℃至450℃。
上述公开的钨栓塞的形成方法中,在阻挡层上形成了牺牲层,通过牺牲层的化学反应形成厚度均匀的钨结晶层,与现有技术的金属钨通过化学气相沉积直接在阻挡层上结晶、形成钨结晶层相比,钨结晶层的形成与阻挡层的性质无关,可以形成厚度均匀、表面特性一致的钨结晶层,使得开口中金属钨的沉积速率基本相同,因此改善了金属钨的填充效果,消除或减少了钨栓塞中空隙缺陷的生成,提高了产品的可靠性。
附图说明
图1是现有技术钨栓塞形成过程中空隙缺陷的生成过程示意图;
图2是现有技术等离子体处理前后金属钨的沉积速率对比曲线图;
图3是本发明实施例的钨栓塞的形成方法的流程示意图;
图4至图10是本发明实施例的钨栓塞的形成方法的剖面结构示意图。
具体实施方式
本发明实施方式的钨栓塞的形成方法,在阻挡层上形成了牺牲层,并通过化学反应使牺牲层形成厚度均匀、表面特性一致的钨结晶层,从而使得后续填充的金属钨在开口中的沉积速率基本一致。
为使本发明的方法、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
图3给出了本发明实施例的钨栓塞的形成方法的流程示意图。
如图3所示,执行步骤S1,提供衬底,所述衬底表面具有介质层,所述介质层中有开口;执行步骤S2,在所述介质层上和开口内形成粘附层;执行步骤S3,在所述粘附层上形成阻挡层;执行步骤S4,在所述阻挡层上形成牺牲层;执行步骤S5,通入氟化钨气体,与所述牺牲层发生反应生成钨结晶层;执行步骤S6,在所述开口中填充金属钨;执行步骤S7,去除多余的金属钨,形成钨栓塞。
图4至图10为上述各步骤相应的剖面结构示意图,下面结合图3对本发明的实施例进行详细说明。
如图3和图4所示,执行步骤S1,提供衬底100,所述衬底100表面具有介质层101,所述介质层101中有开口110。
所述衬底100的材质可以是单晶硅、多晶硅、非晶硅中的一种,所述衬底100的材质也可以是硅锗化合物,所述衬底100还可以是绝缘体上硅(SOI,Silicon On Insulator)结构或硅上外延层结构。在所述衬底100中形成有半导体器件(未示出),例如具有栅极、源极和漏极的金属氧化物半导体(MOS)晶体管。
所述介质层101可以是氧化硅、硼硅玻璃、磷硅玻璃、硼磷硅玻璃等,本实施例中所述介质层101的材料优选为氧化硅(SiO2)。
所述开口110的形成方法具体包括:在介质层101表面旋涂光刻胶,并图案化;之后使用干法刻蚀形成所述开口110;干法刻蚀之后,去除残留的光刻胶,所述去除光刻胶的方法可以是氧气等离子体灰化法。
如图3和图5所示,执行步骤S2,在所述介质层101上和开口110内形成粘附层102。
所述粘附层102在本实施例中的材料为钛(Ti),形成方法是物理气相沉积(PVD)。具体过程包括将所述衬底100清洗后,放入溅射反应腔内,用氩(Ar)离子溅射,沉积形成Ti层。所述粘附层102的厚度为
Figure B2009101985902D0000061
Figure B2009101985902D0000062
本实施例中优选的粘附层厚度为
Figure B2009101985902D0000063
Figure B2009101985902D0000064
所述粘附层102有两方面的作用,一方面因为阻挡层中的材料氮化钛和介质层101的材料之间粘附性很差,直接在所述介质层101上沉积氮化钛会造成台阶覆盖率低的问题,而所述粘附层102改善了氮化钛在所述开口110内的台阶覆盖率;另一方面利用金属钛和所述开口110底部衬底100中的硅材料发生反应,形成低阻的钛的硅化物(TiSix),降低了接触电阻。
为了更好地形成低阻的硅化物,作为本发明的一个优化的实施例,在形成所述粘附层102之后,对所述衬底100进行快速热退火处理,使得在所述开口110的底部,金属钛与所述衬底100接触的部位,可以形成足够厚的TiSix接触层,降低接触电阻。
如图3和图6所示,执行步骤S3,在所述粘附层102上形成阻挡层103。
所述阻挡层103的材料为氮化钛(TiN),形成方法为金属有机物化学气相沉积。MOCVD过程中所使用的反应物为钛的有机化合物,本实施例中所使用的反应物为双甲基胺钛(Ti(N(CH3)2)4)。
本实施例中所述MOCVD过程的反应温度为400℃至450℃,反应压强为1.5Torr,所述双甲基胺钛的流量为200sccm至250sccm。所述阻挡层TiN的厚度为
作为本发明的一个优化的实施例,在所述阻挡层103形成之后,对所述衬底100进行退火,所述退火的温度为440℃至460℃,所述退火过程的时间为35秒至40秒。
所述阻挡层103有两方面作用,一方面所述阻挡层203的材料氮化钛与金属钨之间具有良好的粘附性,确保了随后金属钨的填充效果;另一方面所述阻挡层103也可以防止在沉积钨的过程中反应物WE6与所述开口110底部衬底100中的硅材料发生反应形成钨的硅化物(WSix),WSix电阻率很高,会使得接触电阻增大,导致器件性能降低。
如图3和图7所示,执行步骤S4,在所述阻挡层103上形成牺牲层104。
所述牺牲层104的材料为钛(Ti),形成方法为物理气相沉积,具体为溅射法。所述牺牲层104形成过程中,溅射气氛为氩气,所述氩气的流量为15sccm至50sccm,溅射功率为1500W至5000W,所述牺牲层104的厚度为
Figure B2009101985902D0000073
Figure B2009101985902D0000074
本实施例中优选的氩气流量为30sccm,溅射功率为3000W至3500W,牺牲层104优选的厚度为
Figure B2009101985902D0000075
所述牺牲层104有两方面作用,一方面所述牺牲层104的Ti材料与所述阻挡层103的TiN材料之间具有良好的粘附性,可以有效的覆盖在所述阻挡层103上;另一方面,在后续的工艺中,所述牺牲层104中的Ti通过化学反应生成钨结晶层,覆盖在所述阻挡层103上。
如图3和图8所示,执行步骤S5,通入氟化钨气体,与所述牺牲层104发生反应生成钨结晶层105。
所述钨结晶层105的形成过程中,反应腔内的反应温度为300℃至400℃,反应时间为1S至30S,氟化钨气体的流量为100sccm至500sccm。本实施例中优化的反应温度为400℃,反应时间为10S,氟化钨气体的流量为200sccm至250sccm。
所述牺牲层104中的材料钛与氟化钨的反应过程为:Ti+WF6→W+TiF4,生成的TiF4为气体,反应后排出。所述钛与氟化钨的反应过程非常剧烈,可以迅速生成厚度均匀、表面特性一致的钨结晶层105,避免了现有技术中杂质受热产生的逸出气体对所述开口110内部的钨结晶过程造成的影响,同时也不受阻挡层103的表面特性的影响。由于所述钨结晶层105的厚度比较均匀,在所述开口110内各处的表面特性也比较一致,保证了后续的金属钨的填充过程在开口110内各个部分的沉积速率的一致性。
如图3和图9所示,执行步骤S6,在所述开口110中填充金属钨,形成金属钨层106,所述金属钨层106填满所述开口110。在填充过程中,金属钨在钨结晶层105上大量沉积,并有部分金属钨层106溢出开口110,覆盖在所述钨结晶层105上。
所述金属钨层106的形成方法为化学气相沉积,主要反应物为氟化钨和氢气,反应气氛为氩气(Ar)。
本步骤与所述钨结晶层105的形成过程在同一反应腔内。所述化学气相沉积的反应温度为300℃至450℃,本实施例中优化的反应温度为400℃,与所述钨结晶层105形成过程中的反应温度相同。因此,作为一个优化的实施例,本实施例中所述钨结晶层105与所述金属钨层106的形成过程是在同一反应腔内、同一反应温度下进行的,使用的主要反应物都为氟化钨,有利于工艺的整合以及工艺复杂度的降低。
由于在填充金属钨之前已经形成了厚度均匀的钨结晶层105,因此,金属钨在所述开口110内各个区域的沉积速率比较一致,避免了空隙缺陷的形成。
如图3和图10所示,执行步骤S7,去除多余的金属钨,形成钨栓塞106a。去除金属钨的方法可以是化学机械抛光或者回刻(etch back),本实施例中优选的方法是化学机械抛光,研磨去除所述介质层101表面多余的金属钨层106、钨结晶层105、阻挡层103和粘附层102,形成钨栓塞106a。
化学机械抛光之后,对所述衬底100的表面进行清洗,完成钨栓塞的形成过程。
综上,本发明提供了一种钨栓塞的形成方法。与现有技术相比,本发明在阻挡层上形成了牺牲层,通过牺牲层的化学反应形成厚度均匀、表面特性一致的钨结晶层,改善了金属钨的填充效果,消除或减少了钨栓塞中空隙缺陷的生成,提高了产品的可靠性。
本发明的钨结晶层的形成过程与阻挡层的性质无关,不需要对阻挡层进行额外的处理,降低了工艺复杂性。
另外,上述实施例通过对工艺过程的优化,使得金属钨的填充过程和钨结晶层的形成过程是在同一反应腔内、同一反应温度下进行,使用的主要反应物都为氟化钨,有利于工艺的整合以及工艺复杂度的降低。
虽然本发明已以较佳实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种钨栓塞的形成方法,其特征在于,包括:
提供衬底,所述衬底表面具有介质层,所述介质层中形成有开口;
在所述介质层上和开口内依次形成粘附层和阻挡层;
在所述阻挡层上形成牺牲层;
通过所述牺牲层的化学反应形成钨结晶层;
在所述开口中填充金属钨,形成钨栓塞。
2.根据权利要求1所述的钨栓塞的形成方法,其特征在于,所述牺牲层的材料为钛,所述化学反应包括:通入氟化钨气体,与所述牺牲层中的钛材料发生反应。
3.根据权利要求2所述的钨栓塞的形成方法,其特征在于,所述氟化钨气体的流量为100sccm至500sccm。
4.根据权利要求2所述的钨栓塞的形成方法,其特征在于,所述化学反应过程的反应温度为300℃至400℃。
5.根据权利要求2所述的钨栓塞的形成方法,其特征在于,所述化学反应过程的持续时间为1秒至30秒。
6.根据权利要求1所述的钨栓塞的形成方法,其特征在于,所述牺牲层的厚度为
Figure F2009101985902C0000011
Figure F2009101985902C0000012
7.根据权利要求1所述的钨栓塞的形成方法,其特征在于,所述牺牲层的形成方法为物理气相沉积。
8.根据权利要求7所述的钨栓塞的形成方法,其特征在于,所述物理气相沉积过程使用的功率为1500W至5000W,所述物理气相沉积的气氛为氩气,所述氩气的流量为15sccm至50sccm。
9.根据权利要求1所述的钨栓塞的形成方法,其特征在于,所述钨结晶层的形成过程与所述开口中填充金属钨的过程是在同一个反应腔内进行的。
10.根据权利要求1所述的钨栓塞的形成方法,其特征在于,所述金属钨的填充方法为化学气相沉积,所述化学气相沉积的温度为300℃至450℃。
CN2009101985902A 2009-11-10 2009-11-10 钨栓塞的形成方法 Pending CN102054758A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101985902A CN102054758A (zh) 2009-11-10 2009-11-10 钨栓塞的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101985902A CN102054758A (zh) 2009-11-10 2009-11-10 钨栓塞的形成方法

Publications (1)

Publication Number Publication Date
CN102054758A true CN102054758A (zh) 2011-05-11

Family

ID=43958945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101985902A Pending CN102054758A (zh) 2009-11-10 2009-11-10 钨栓塞的形成方法

Country Status (1)

Country Link
CN (1) CN102054758A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347491A (zh) * 2013-08-09 2015-02-11 上海华虹宏力半导体制造有限公司 钨沉积的方法
CN105336670A (zh) * 2014-07-14 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105990227A (zh) * 2015-02-27 2016-10-05 中芯国际集成电路制造(上海)有限公司 金属连线的制作方法及半导体器件
CN107611018A (zh) * 2017-09-26 2018-01-19 上海华虹宏力半导体制造有限公司 一种改善晶圆应力的方法和晶圆结构
CN108511416A (zh) * 2017-07-31 2018-09-07 睿力集成电路有限公司 具有栓塞的半导体器件
CN113327889A (zh) * 2021-05-28 2021-08-31 上海华力微电子有限公司 与非型闪存器件的接触孔制造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104347491A (zh) * 2013-08-09 2015-02-11 上海华虹宏力半导体制造有限公司 钨沉积的方法
CN104347491B (zh) * 2013-08-09 2017-06-06 上海华虹宏力半导体制造有限公司 钨沉积的方法
CN105336670A (zh) * 2014-07-14 2016-02-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105336670B (zh) * 2014-07-14 2018-07-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN105990227A (zh) * 2015-02-27 2016-10-05 中芯国际集成电路制造(上海)有限公司 金属连线的制作方法及半导体器件
CN105990227B (zh) * 2015-02-27 2019-11-08 中芯国际集成电路制造(上海)有限公司 金属连线的制作方法及半导体器件
CN108511416A (zh) * 2017-07-31 2018-09-07 睿力集成电路有限公司 具有栓塞的半导体器件
CN108511416B (zh) * 2017-07-31 2019-08-30 长鑫存储技术有限公司 具有栓塞的半导体器件
CN107611018A (zh) * 2017-09-26 2018-01-19 上海华虹宏力半导体制造有限公司 一种改善晶圆应力的方法和晶圆结构
CN113327889A (zh) * 2021-05-28 2021-08-31 上海华力微电子有限公司 与非型闪存器件的接触孔制造方法
CN113327889B (zh) * 2021-05-28 2023-09-29 上海华力微电子有限公司 与非型闪存器件的接触孔制造方法

Similar Documents

Publication Publication Date Title
US8835311B2 (en) High temperature tungsten metallization process
US8058170B2 (en) Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
KR100978993B1 (ko) 순차 증착 기술을 이용한 내화 금속 층의 증착 방법
US6245654B1 (en) Method for preventing tungsten contact/via plug loss after a backside pressure fault
KR101225642B1 (ko) H2 원격 플라즈마 처리를 이용한 반도체 소자의 콘택플러그 형성방법
CN101154576A (zh) 形成具有低电阻的钨多金属栅极的方法
CN110066984A (zh) 实现无缝钴间隙填充的方法
KR20050037797A (ko) 반도체 소자의 금속배선 형성방법
TWI843858B (zh) 用於選擇性金屬通孔填充的製程整合方法
CN102054758A (zh) 钨栓塞的形成方法
US7709376B2 (en) Method for fabricating semiconductor device and semiconductor device
CN102005405A (zh) 钨栓塞的制造方法
KR100707656B1 (ko) 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자
KR101356332B1 (ko) 낮은 저항 및 강한 미소-접착 특성을 가진 텅스텐 박막의 증착 방법
US7122474B2 (en) Method for forming barrier metal of semiconductor device
US10854511B2 (en) Methods of lowering wordline resistance
US6174795B1 (en) Method for preventing tungsten contact plug loss after a backside pressure fault
WO2022006225A1 (en) Selective tungsten deposition at low temperatures
US20040224501A1 (en) Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena
KR100753416B1 (ko) 반도체 소자의 제조방법
US7041597B2 (en) Semiconductor device having void free contact and method for fabricating the contact
KR100543653B1 (ko) 반도체 소자의 금속 배선 형성 방법
US7341950B2 (en) Method for controlling a thickness of a first layer and method for adjusting the thickness of different first layers
KR100440260B1 (ko) 반도체 소자의 비트라인 형성 방법
KR100946036B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121129

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121129

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110511