KR101356332B1 - 낮은 저항 및 강한 미소-접착 특성을 가진 텅스텐 박막의 증착 방법 - Google Patents

낮은 저항 및 강한 미소-접착 특성을 가진 텅스텐 박막의 증착 방법 Download PDF

Info

Publication number
KR101356332B1
KR101356332B1 KR1020100024905A KR20100024905A KR101356332B1 KR 101356332 B1 KR101356332 B1 KR 101356332B1 KR 1020100024905 A KR1020100024905 A KR 1020100024905A KR 20100024905 A KR20100024905 A KR 20100024905A KR 101356332 B1 KR101356332 B1 KR 101356332B1
Authority
KR
South Korea
Prior art keywords
tungsten
nucleation layer
substrate
deposition
reducing agent
Prior art date
Application number
KR1020100024905A
Other languages
English (en)
Other versions
KR20110105645A (ko
Inventor
애난드 챈드라쉐커
미르코 글래스
라쉬나 후마윤
마이칼 데이넥
카이한 아쉬티아니
펭 첸
라나 히우루이 찬
애닐 매니
Original Assignee
노벨러스 시스템즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 노벨러스 시스템즈, 인코포레이티드 filed Critical 노벨러스 시스템즈, 인코포레이티드
Priority to KR1020100024905A priority Critical patent/KR101356332B1/ko
Publication of KR20110105645A publication Critical patent/KR20110105645A/ko
Application granted granted Critical
Publication of KR101356332B1 publication Critical patent/KR101356332B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

기저층에 대하여 우수한 균일성 및 우수한 접착성을 가지는 낮은 저항의 텅스텐 막을 형성하는 방법이 제공된다. 이 방법은 저온에서 펄스를 통한 핵형성층 공정을 사용하여 텅스텐 핵형성층을 형성하는 단계 및 텅스텐 벌크 필(bulk tungsten fill)을 증착하기에 앞서 상기 증착된 핵형성층을 처리하는 단계를 포함한다. 이러한 처리 작업은 증착된 텅스텐 막의 저항을 저하시킨다. 특정 구체예에서, 핵형성층을 증착시키는 단계는 수소의 부재하에서의 붕소계 화학을 포함한다. 또한 특정 구체예에서, 처리 작업은 환원제 및 텅스텐-함유 전구물질의 교번 주기들에 핵형성층을 노출시키는 단계를 포함한다. 이 방법은 높은 가로세로비 및/또는 좁은 특징부들에서 막을 증착시키는데 유용하다. 이러한 막은 좁은 라인 너비에서 낮은 저항 및 탁월한 단차 피복성을 나타낸다.

Description

낮은 저항 및 강한 미소-접착 특성을 가진 텅스텐 박막의 증착 방법 {Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics}
본 발명은 텅스텐 막의 제조 방법에 관련된다. 본 발명의 구체예들은 우수한 균일성 및 우수한 접착성과 함께 낮은 전기저항을 가지는 텅스텐 박막을 필요로하는 집적 회로 분야에 유용하다.
화학적 증기 증착법 (CVD)을 사용한 텅스텐 막의 증착은 많은 반도체 제작 공정 중의 필수적인 부분이다. 텅스텐 막은 수평 인터커넥트(horizontal interconnects) 형태의 낮은 저항의 전기 접속부(connections)로서, 인접한 금속층들 간의 비아(via)들로서, 그리고 실리콘 기판 상의 소자들과 제 1 금속층 사이의 컨택(contacts)으로서 사용될 수 있다. 종래의 텅스텐 증착 공정에서, 웨이퍼는 진공 챔버에서 공정 온도까지 가열된 후, 시드(seed)층 또는 핵형성 층으로서 기능하는 텅스텐 막의 매우 얇은 부분이 증착된다. 그 후, 나머지 텅스텐 막 (벌크층)이 핵형성층 위에 증착된다. 전형적으로, 텅스텐 벌크층은 성장하는 텅스텐 층 위에 수소(H2)와 텅스텐 헥사플루오라이드 (WF6)의 환원에 의해 형성된다. 텅스텐 벌크층은 일반적으로 핵형성층보다 신속하게 증착되지만, 핵형성층을 먼저 형성하지 않고는 용이하게 그리고 믿을만하게 제조될 수 없다.
발명의 개요
우수한 균일성 및 기저층에 대한 우수한 접착성과 함께 낮은 저항의 텅스텐 막을 형성하는 방법들이 제공된다. 이 방법들은 저온에서 펄스를 통한 핵형성층 공정을 사용하여 텅스텐 핵형성층을 형성하는 단계 후, 벌크 텅스텐 필(bulk tungsten fill)을 증착시키기에 앞서, 증착된 핵형성층을 처리(treat)하는 단계를 포함한다. 상기 처리 작업은 증착된 텅스텐 막의 저항을 낮추어준다. 특정 구체예에서, 핵형성층을 증착하는 단계는 수소가 없는 붕소계 화학(boron-based chemistry)에 관련된다. 또한 특정 구체예들에서, 처리 작업들은 환원제 및 텅스텐-함유 전구물질의 교번 주기(alternating cycle)에 핵형성층을 노출시키는 단계를 포함한다. 이 방법들은 높은 가로세로비 및/또는 좁은 특징부들에 막을 증착시키기에 유용하다. 이 막은 좁은 라인 너비(line width)에서 낮은 저항 및 탁월한 단차 피복성을 나타낸다. 본 발명의 이러한 그리고 그 외 다른 특징들 및 이점들은 첨부된 도면을 참고하여 이하에서 보다 상세히 설명될 것이다.
다음의 상세한 설명은 다음과 같은 도면을 참고하면 보다 완전히 이해될 수 있다:
도 1은 낮은 그리고 높은 가로세로비 특징부들에서의 텅스텐 증착에 관한 간단한 횡단면도를 보여준다.
도 2는 본 발명의 다양한 구체예에 따른 방법들과 관련된 작업들을 보여주는 공정 흐름도이다.
도 3a 및 3b는 본 발명의 다양한 구체예들에 따른 낮은 저항의 처리 작업의 환원제 펄스 및 휴지 시간을 나타내는 그래프이다.
도 4a 및 4b는 본 발명의 다양한 구체예들에 따른 방법들의 관련 작업들을 보여주는 공정 흐름도이다.
도 5는 본 발명에 따라 형성된 텅스텐 핵형성층 및 텅스텐 벌크층과 함께 티타늄 접착층을 포함하는 필름 스택(film stack)의 간단한 횡단면도이다.
도 6은 본 발명의 구체예에 따라 형성된 층 및 종래의 핵형성층에 관한 XRD 스펙트럼을 보여준다.
도 7은 본 발명의 구체예들에 따른 텅스텐 증착 공정의 실시에 적합한 공정 시스템의 블록 다이아그램이다.
도입
다음의 설명에서, 텅스텐 박막을 형성하는 것에 관한 본 발명의 완전한 이해를 제공하기 위하여 수많은 특수한 세부사항들이 설명된다. 이 방법들은 펄스를 통한 핵형성층 (PNL) 증착법에 관한 것인데, 이 증착법은 이하에서 자세히 설명될 것이다. 본 명세서에서 나타내어지고 논의되는 특정 방법들 및/또는 구조들의 수정, 개조 또는 변형들은 당업자에게 자명할 것이며 본 발명의 범위에 속한다.
PNL 기술에서, 환원제, 퍼지 가스, 및 텅스텐-함유 전구물질의 펄스들은 반응 챔버 내부로 순차적으로 주입되고 반응 챔버로부터 순차적으로 퍼지된다. 상기 공정은 원하는 두께가 얻어질 때까지 주기 방식으로 반복된다. PNL은 문헌에 보고된 원자층 증착기술과 유사하다. PNL은 일반적으로 보다 높은 작업 압력 범위 (1 Torr 이상) 및 보다 높은 주기 당 성장 속도 (주기 당 1개 이상의 단층막 성장)에 의해 원자층 증착(ALD)과 구별된다. 본 발명의 내용에서, PNL은 넓게는 반도체 기판 상에서의 반응을 위해 순차적으로 반응물들을 첨가하는 주기적 공정을 포함한다. 그러므로, 이러한 개념은 전형적으로 ALD라 언급되는 기술을 포함한다. PNL형 공정에 관한 추가적인 논의는 US 특허 제 6,635,965, 6,844,258, 7,005,372 및 7,141,494호, 그리고 US 특허 출원 제 11/265,531호에서 찾을 수 있으며, 이들은 본 명세서에 참고문헌으로 첨부된다.
본 발명은 텅스텐 핵형성층을 거쳐 텅스텐 막을 형성하는 것에 관계된다. 일반적으로, 핵형성층은 얇은 등각층이며, 이는 그 층 위에서의 후속적 벌크재료의 형성을 촉진시키는 기능을 한다. 이러한 핵형성층은 하나 이상의 PNL 주기를 사용하여 형성될 수 있다. 본 명세서에 설명된 방법들은 매우 얇으나 우수한 플러그필(plugfill)에 충분하고, 낮은 저항을 가지며 우수한 미소-접착성을 나타내는 핵형성층들을 제공한다. 이 방법들은 높은 가로세로비 및 작은 특징부의 텅스텐을 증착시키는데 특히 유용하다.
특징부가 작아질수록, 텅스텐 (W) 컨택 또는 라인 저항은 보다 얇은 W 막에서의 산란 효과로 인하여 증가한다. 효율적인 텅스텐 증착 공정들은 텅스텐 핵형성층들을 필요로 하지만, 이들 층들은 전형적으로 벌크 텅스텐층들보다 높은 전기 저항을 가진다. 그러므로, 전체적인 텅스텐 막 (텅스텐 핵형성층 및 벌크 텅스텐)의 전기 저항을 낮게 유지시키기 위해서는, 텅스텐 핵형성층은 가능한 한 얇아야 한다. 텅스텐 층의 총 저항을 설명하는 간단한 식은 다음과 같다 :
R총 = R벌크 + R핵형성 = ρ벌크 (L벌크/A) + ρ핵형성(L핵형성/A)
상기 간단한 식에서 총 저항 R총가 보이는데, 이 때 ρ는 물질의 저항이고, L은 전류의 방향에 따른 층의 길이이고, A는 전류에 수직한 횡단면적이다 (총 저항에 대한 특정 기여요인(contribution)들은 설명을 돕기 위해 상기 식에서 무시됨을 유념하여야 한다). 저항은 물질의 고유 성질이며 물질을 통한 전하 이동에 대한 물질의 저항의 측정치이다. 물질의 저항은 집적 회로의 전기적 작동에 영향을 준다. 낮은 저항의 텅스텐 막들은 집적 회로 디자인에서 전력 손실 및 과열을 최소화시킨다. 왜냐하면 ρ핵형성> ρ벌크이므로, 가능한 한 낮은 총 저항을 유지시키기 위해 핵형성층의 두께는 최소화되어야 하기 때문이다. 한편, 고품질의 벌크 증착에 도움을 주기 위하여 텅스텐 핵형성층은 기저 기판을 완전히 덮을 수 있을 정도로 충분히 두꺼워야 한다. 최적의 두께를 구현하기 위해, 텅스텐 핵형성층은 1회 이상의 PNL 증착 주기에서 형성될 수 있다.
좁은 너비 및/또는 높은 가로세로비 및 얇은 특징부를 위하여, 얇은 핵형성층들을 얻는 것은 더더욱 중요하다. 도 1은 비교적 낮은 가로세로비의 특징부 (101)를 비교적 높은 가로세로비의 특징부 (103)와 비교하여 보여준다 (이들 특징부들은 축적에 따라 도시되지 않았으나, 높은 그리고 낮은 가로세로비의 특징부들에서 핵형성층들 간의 질적인 차이를 도시한다). 여기서, 두께 (t)는 두 특징부들 모두에 대해 동일하지만, 특징부(103)의 너비 (W2)는 특징부 (101)의 너비 (W1)보다 훨씬 작으며 핵형성층은 특징부의 총 부피 중에서 보다 현저히 높은 백분율을 차지한다. 결과적으로, 핵형성층은 특징부의 전체 저항에 대해 매우 높은 상대 기여도를 가진다. 그러므로, 전체적인 스택 저항을 감소시키기 위하여 소형 특징부들 (예를 들면, 10:1의 가로세로비 또는 400Å의 개구를 가지는 특징부)에 대한 핵형성층 두께를 감소시키는 것 (예를 들면, 50Å의 막으로부터 <30Å으로)이 중요해진다.
낮은 저항을 가지는 텅스텐을 제공하는 것 이외에도, 본 명세서에 기재된 방법들은 우수한 균일성 및 기저 물질에 대한 우수한 접착성을 가지는 막을 제공한다. 특정 구체예들에서, 이 방법들은 우수한 미소-접착성 뿐만 아니라 거시 접착성(macroscopic adhesion)을 제공한다. 거시 접착성은 스크라이브/테이프 시험(scribe/tape test)에 의해 측정될 수 있다. 스크라이브/테이프 시험에서, 텅스텐 막을 다이아몬드 절삭기를 사용하여 스크라이빙하고, 스크라이빙된 영역 위에 테이프를 씌운 후, 테이프를 떼어낸다. 접착성에 관하여 "Pass"는 스크라이브/테이프 시험 이후 텅스텐 막이 티타늄 니트라이드 장벽층 위에 남아있음을 의미하는 반면, "Fail"은 테이프가 텅스텐 막의 일부들을 제거하였음을 나타낸다. 좋지 않은 미소-접착성은 증착된 텅스텐 막을 마이크로-크기로 벗겨지게 하는 결과를 가져온다. 스크라이브/테이프 시험에서 기저층 위에 남아있는 막은 수용가능한 마이크로-크기의 접착성을 가질 수 있으나 여전히 마이크로-필링(micro-peeling)을 나타낸다.
상기 방법들은 저온에서 펄스를 통한 핵형성층 공정을 사용하여 특징부에 텅스텐 핵형성층을 형성하는 단계 및 그 후 벌크 텅스텐 필을 증착하기에 앞서 증착된 핵형성층을 처리하는 단계를 포함한다. 도 2는 특정 구체예들에 따른 작업들의 개요를 보여주는 공정 흐름도를 나타낸다. 먼저, 공정 블록(201)에 나타내어진 바와 같이 기판이 제공되고 반응 챔버 안에 배치된다. 상기 언급한 바와 같이, 많은 구체예들에서, 기판은 부분적으로 제작된 전기 소자 (예컨대, 부분적으로 제작된 집적 회로)이다. 본 발명의 특수한 응용분야는 이하에서 상세히 설명된다. 기판은 높은 가로세로비 및/또는 좁은 너비를 가지는 특징부를 포함한다. 다양한 구체예들에 따르면, 높은 가로세로비는 5:1 - 30:1 범위이다. 특정 구체예들에서, 가로세로비는 적어도 10:1 또는 20:1이다. 또한 300-400Å 만큼 좁은 너비를 가지는 특징부들은 이 공정으로부터 이점을 얻는다. 몇몇 경우에서, 두 개의 특징부들 모두가 높은 가로세로비와 좁은 너비를 가지지만, 이러한 기하학적 특징들 중 오직 하나만을 가지는 특징부들이 공정으로부터 이점을 얻는다. 예를 들면, 한 구체예에서, 낮은 저항의 텅스텐 층은 너비 약 500 Å의 너비 및 약 30:1의 가로세로비를 가지는 특징부에 증착된다. 특정 구체예들에서, 이 방법들은 또한 평면 표면들, 및 보다 낮은 가로세로비의 특징부들 및 보다 넓은 가로세로비의 특징부들을 가지는 표면들 위에 낮은 저항의 텅스텐 막을 증착시키는데 유리하게 사용될 수도 있다.
다음으로, 공정 블록(203)에 나타낸 바와 같이, 저온에서의 펄스를 통한 핵형성층 (PNL) 공정이 실시되어 텅스텐 핵형성층을 증착시킨다. PNL 공정을 사용하여 텅스텐 핵형성층을 증착시키는 것은 환원제 및 텅스텐-함유 전구물질, 가령, WF6.의 교번 펄스들에 상기 기판을 노출시키는 단계를 포함한다. 등각 핵형성층들을 증착시키기 위한 저온의 텅스텐 핵형성층 공정들은 2005년 11월 1일에 출원된 미국 특허 출원 제 11/265,531호에 설명되어 있으며, 이는 본 명세서에 온전하게 참고문헌으로 첨부되어 있다. 기판 온도는 낮다 - 약 350 ℃ 미만, 예를 들면, 약 250 내지 350℃ 또는 250 내지 325℃. 특정 구체예들에서, 온도는 약 300℃이다. 상기 언급된 출원 제 11/265,531호는 환원제/텅스텐-함유 전구물질 펄스들의 순서를 기재하는데, 이는 낮은 저항의 막을 증착하는데 사용될 수 있다. 다양한 구체예들에 따르면, 붕소-함유 (예컨대, 다이보란) 및 비-붕소-함유 (예컨대, 실란) 환원제들이 핵형성층들을 증착시키는데 사용된다. 또한, 특정 구체예들에서, 핵형성층 증착은 저온 주기들 이후에 하나 이상의 고온 (예컨대, 395℃) PNL 주기들을 포함한다. 특정 구체예들에서, 2008년 2월 13일에 출원된 미국 특허 출원 제 12/030,645호에 설명된 바와 같은, 매우 작은/높은 가로세로비 특징부들에 텅스텐 핵형성층들을 증착하는 방법들이 핵형성층을 증착하는데 사용되는데, 상기 문헌은 본 명세서에 참고문헌으로 첨부된다. 이들 방법들은 우수한 단차 피복성을 가지는 이들 특징부들내에 매우 얇은 텅스텐 핵형성층들 (예컨대, 약 12Å)을 증착시키기 위하여 바탕에 수소 없이 붕소-함유 환원제 및 텅스텐-함유 전구물질의 PNL 주기를 사용하는 것을 포함한다. 상기 방법들을 수반하는 특정 구체예에서, 디보란 (또는 또다른 보란 또는 붕소-함유 환원제)이 핵형성층의 증착동안 사용되는 유일한 환원제이다.
다시 도 2를 보면, 다음 작업 (205)은 저항을 낮추기 위한 보다 고온의 처리(treatment) 공정에 관계된다. 도 3a 및 3b는 실시될 수 있는 처리예들을 보여주는 그래프이다. 도 3a는 2007년 12월 5일에 출원되었으며 본 명세서에 참고문헌으로 첨부되는 미국 특허 출원 제 11/951,236호에 기재되어 있는 처리 공정과 같은 처리 공정의 예를 보여준다. 상기 특허 출원에 기재되어 있는 처리 공정은 증착된 핵형성층을 (또다른 반응성 화합물의 간섭 펄스 없이) 환원제의 다중 펄스들에 노출시키는 것에 관계되어 있다. 상기 도면에서, 디보란이 환원제로서도시되어 있으나, 다른 환원제들을 사용할 수도 있다. 상기 처리는 저항을 저하시키면서도 우수한 접착성 및 저항 비-균일성(resistance non-uniformity)을 제공한다. 특히, 다중 환원제 펄스들을 사용하는 것은 단일 펄스를 사용할 때 보다 -전체 노출 시간이 동일하다 하더라도- 현저히 개선된 저항성 및 균일성을 제공하는 것으로 나타난다. 그러나, 지나치게 많은 펄스들은 기저층에 대하여 궁극적인 텅스텐 막의 열등한 접착성을 초래하는 결과를 가져온다. 상기 11/951,236 출원에서 논의된 바와 같이, 낮은 저항, 낮은 비-균일성 및 수용가능한 접착성을 얻기 위해 최적의 펄스 횟수, 예컨대, 2-8회가 사용된다.
도 3b는 또다른 처리 공정의 예를 보여주는데, 이 공정에서 증착된 핵형성층을 상부에 보유하는 기판이 환원제 및 텅스텐-함유 전구물질의 교번 펄스들의 복수 주기들에 노출된다. 환원제 및 텅스텐-함유 전구물질로서 각각 디보란, B2H6 및 텅스텐 헥사플루오라이드, WF6이 도시되어 있으나, 특정 구체예들은 그 외 다른 화합물들을 사용할 수 있다.
환원제 및 텅스텐-함유 전구물질의 교번 펄스들은 텅스텐 핵형성층을 증착시키기 위해서도 사용될 수 있으나, 처리 작업에서 통상 실질적으로 텅스텐은 전혀 증착되지 않는다. 특정 경우에서 이러한 처리 공정을 사용하는 것은 도 3a에 도시된 다중 펄스 처리를 사용할 때 보다 결점을 더 적게 가진 막을 제공함을 발견하였다. 특히, B2H6 및 WF6 를 교번시키는 것은 마이크로-필링의 발생 - 기저층으로부터 텅스텐 벌크층이 벗겨지는 마이크론-크기의 국소 부위가 발생하는 것을 상당히 감소 또는 제거하는 것으로 나타났다. 특정 이론에 구속되지 않고, 이는 WF6 또는 그 외 다른 텅스텐 전구물질이 막 위의 나머지 환원제를 제거하기 때문인 것으로 생각된다.
도 2에 나타낸 바와 같이, 처리 공정은 핵형성층 증착시보다 높은 온도에서 실시된다. 온도는 375℃ 내지 415℃ 범위, 예컨대, 약 395℃이다. 핵형성층 증착으로부터 상기 처리 작업으로의 인계는 약 350℃ 내지 415℃로, 또는 특정 구체예에서 약 375℃ 내지 415℃로 기판을 가열하여, 공정에서 복수의 환원제 또는 환원제/텅스텐-함유 전구물질의 다중 펄스들에 핵형성층을 노출시키기 이전에 기판을 안정화시키는 것에 관계되어 있다. 특정 구체예에서 나타나는 기판 온도는 약 395℃이다. 균등한 처리 효과를 달성하기 위해 보다 낮은 온도는 보다 긴 펄스 시간을 필요로 할 것이다.
펄스 동안 환원제 (그리고 사용되는 경우 텅스텐-함유 전구물질)의 기체 유속의 예는 약 100 내지 500 sccm이다. 펄스 시간은 약 0.5 내지 5초, 예컨대, 약 1 내지 2초에서 달라질 수 있다. 각 펄스 간의 휴지 시간은 전형적으로 약 2 내지 5초에서 변화한다. 도 3b에 도시된 바와 같이 텅스텐-함유 전구물질이 사용될 때, 펄스 시간은 텅스텐이 전혀 또는 실질적으로 전혀 증착하지 않도록 하기에 충분히 짧아야 한다. (특정 구체예에서, 일부 소량의 텅스텐, 예컨대, 처리하는 동안 대략 원자층 또는 원자층 미만의 텅스텐이 증착될 수 있다). 특정 구체예에서, 환원제 및 텅스텐-함유 전구물질 펄스들은 1초 미만만큼 짧을 수 있다. 한 예에서, B2H6 는 1초간 펄스된 후, 1초간 퍼지되고, 그 후 WF6이 1초간 펄스되고 2.5초간 퍼지된다. 이 때 이러한 주기가 4회 반복된다.
이러한 작업 조건들에 있어서, 환원제 펄스들의 수 (도 3a 참조) 및 또는 환원제/텅스텐 전구물질 주기의 수(도 3b 참조)는 통상적으로 2 내지 8이다. 특정 구예에서, 5회의 펄스 또는 주기가 사용된다. 다중 펄스 환원제를 처리하는 동안 챔버 압력은 약 2 내지 100 Torr, 보다 바람직하게는 약 20 내지 40 Torr에서 광범위하게 변화할 수 있다. 이러한 변수들은 300 mm의 웨이퍼에 기초한 것이며 웨이퍼 크기, 특히 공정 설미, 특히 사용되는 환원제 등에 따라 조절될 필요가 있을 수 있다.
펄스 시간, 펄스 용량, 및 휴지 시간에 따라, 원하는 텅스텐 막 성질을 얻는데 사용하기 위한 최적의 펄스 수가 존재함이 밝혀졌다. 너무 적은 수의 펄스가 사용되는 경우, 텅스텐 막의 저항 및 쉬트 저항 균일성(sheet resistance uniformity)이 좋지 않다. 너무 많은 펄스들이 사용되는 경우, 텅스텐 막의 저항 및 균일성은 우수하지만, 접착성은 좋지 않으며 마이크로-필링이 증가한다. 많은 구체예에서, 최적의 펄스 수는 2-8이지만, 최적의 펄스 수는 사용되는 작업 조건들에 따라 달라진다. 현저히 상이한 처리 조건들에 있어서는 상당히 많은 수의 펄스들이 사용될 수 있다. 기체 유속 및/또는 펄스 시간은 동일할 수도 있고 또는 펄스에 따라 달라질 수도 있다.
도 2로 돌아가서, 일단 텅스텐 핵형성층이 처리되면, 공정 작업 (207)에서 텅스텐 벌크층이 특징부에 증착된다. 많은 구체예에서, 상기 텅스텐 벌크층은 CVD 공정을 사용하여 증착된다. CVD 공정들은 낮은 저항의 막들을 신속하게 생성한다. 어떠한 적합한 CVD 공정이라도 임의의 적합한 텅스텐-함유 전구물질과 함께 사용될 수 있다. 일부 구체예들에서, 텅스텐 핵형성층을 형성하기 위하여 PNL 공정들에서 사용되는 텅스텐-함유 전구물질이 사용되며- 통상 WF6, WCl6 및 W(CO)6 중 하나이다. 종종, CVD 공정은 수소 분자와 상기 전구물질들 중 하나 이상의 혼합물을 사용하여 수행된다. 그 외 다른 구체예들에서, CVD 공정은 텅스텐 전구물질을 실란 또는 수소와 실란의 혼합물 또는 수소와 보란 (가령, 디보란)의 혼합물과 함께 사용할 수 있다. 벌크층을 형성하기 위해 비-CVD 공정 또한 사용될 수 있다. 이러한 공정들에는 ALD/PNL 및 물리적 증기 증착법(PVD)이 포함된다.
텅스텐 벌크층은 임의의 두께로 증착될 수 있다. 집적 회로 분야를 위한 텅스텐 인터커넥트 라인들은 약 20 내지 1,000 Å의 총 두께 (텅스텐 핵형성층과 텅스텐 벌크층)를 가질 수 있다. 통상의 비트 라인(bit line)에 있어서, 텅스텐 막의 총 두께는 통상적으로 약 600 Å 이하이다. 생성되는 텅스텐 막은 바람직하게는 약 30 μΩ-cm 이하의 저항을 가질 것이다. 저항은 얼마나 많은 총 두께가 핵형성층으로 인한 것인지에 따라 달라진다. 상기 도 2를 참고하여 설명된 공정을 사용하여 600A의 막 (핵형성 + CVD 텅스텐)이 증착되었으며 600A의 막에 관한 저항은 약 14 μΩ-cm 미만이고, 특정 경우에서 약 11 μΩ-cm 미만이다. 더욱이, 상기 막은 처리되지 않은 막보다 낮은 저항을 나타낸다. 텅스텐 막이 충분한 두께로 증착된 후, 도 1의 공정 흐름은 완결된다.
도 4a는 도 2에 도시된 특정한 공정 구체예를 보여주는 공정 흐름도이다. 여기서, 도 2에서와 같이, 공정(401)에서 높은 가로세로비 및/또는 좁은 너비를 가지는 기판이 증착 챔버에 제공된다. 이후 작업 (403)에서 B2H6 및 WF6의 교번 펄스들에 상기 기판을 노출시킴으로써 저온의 PNL 공정이 수행된다. 이러한 핵형성층을 증착하는 동안 수소는 전혀 존재하지 않는다. 한 예에서, B2H6가 2초간 펄스된 후, 3초간 퍼지되고, 그 후 WF6 가 0.5초간 펄스되고 3초간 퍼지된다. 이러한 작업은 특징부에 핵형성층을 등각으로 원하는 두께까지 증착시키는데 필요한 만큼 반복되었다. 이러한 저온 PNL 공정을 사용하여, 핵형성층은 약 15 Å, 예컨대, 12 Å 미만의 두께를 보유할 수 있으면서도, 우수한 플러그필에 충분하다. 이후 작업 (407)에서 낮은 저항 처리를 위해 기판 온도가 예컨대, 약 300℃ 내지 약 395℃로 상승된다. 올린다. 그 밖의 다른 온도가 사용될 수도 있다; 특정 구체예들에서, 온도는 50℃ 또는 75℃ 이상으로 상승된다. 이후 작업 (409)에서 증착된 핵형성층은 수소의 존재하에 B2H6와 WF6의 교번 펄스들에 노출된다. 상기 설명한 바와 같이, 통상적으로 이 작업에서 측정가능한 양의 텅스텐이 전혀 증착되지 않는다. 이러한 작업의 효과는 텅스텐 플러그의 저항을 저하시키는 것이다. 특정 구체예에서, 2 내지 8회의 주기, 예컨대, 5회의 주기가 수행된다. 다중 펄스 처리 후, 작업 (409)에서 텅스텐 벌크층이 증착된다. 복수 스테이션의 증착 장비에서, 핵형성층은 제 1 스테이션에서 증착될 수 있으며, 하나 이상의 또다른 스테이션들에서 낮은 저항 처리가 수행될 수 있다.
아래 실시예 부분에서 추가로 논의하게 되는 바와 같이, 도 4a에 도시된 구체예에 따른 공정들, 즉, 바탕에 수소를 흐르게 하지 않고 PNL 핵형성층을 증착시키는 것 그리고 처리 작업에서 복수의 B2H6 / WF6 주기들을 사용하는 것은 수소의 존재하에 및/또는 환원제만을 사용하는 처리 작업에서 핵형성층을 증착시키는 공정에 비해 보다 낮은 저항, 우수한 접착성을 가져오며 마이크로-필링을 전혀 일으키지 않거나 감소시킨다.
도 2-4에 기재된 방법들의 특정 구체예에서 수행된 바와 같이 수소의 부재하에 비교적 저온 (예컨대, 300℃)에서 붕소계 핵형성 화학 및 그보다 높은 온도에서 붕소계 저항 처리를 사용하는 것은 탁월한 단차 피복성 및 낮은 저항을 가지는 막을 생성하는 결과를 가져온다. 도 6은 종래의 핵형성 공정 (수소의 존재하에 실란을 환원제로 사용) 및 수소의 부재하에서 형성된 디보란계 핵형성층에 관한XRD 스펙트럼을 보여준다. 종래의 막은 W 결정성에 해당하는 피크들을 보여주는 반면, 디보란계 공정은 비정질의 W인 것으로 나타난다. 특정 이론에 한정되지 않고, 막의 비정질성은 트렌치 또는 그 외 다른 특징부들 내부에 등각의 텅스텐 충전(fill)을 촉진시키는 것으로 생각된다. 입자 경계의 부재는 또한 후속하는 공격적인 CVD 반응 동안 불소 공격으로부터 기저 장벽층을 보호한다. 그 결과, 핵형성층 자체는 종래의 PNL 공정들을 사용하여 증착된 핵형성층들보다 낮은 저항을 가진다. 더욱이, 핵형성막을 처리하기 위해 B2H6 펄스 또는 B2H6/WF6 펄스들을 사용하는 것은 CVD 충전(fill) 동안 보다 큰 W 입자 성장을 촉진시킨다.
도 4b는 또다른 구체예를 위한 작업들을 보여주는 공정 흐름도이다. 작업(451)에서 기판이 증착 챔버에 제공된다. 다양한 구체예들에 따르면, 기판은 적어도 높은 가로세로비/좁은 특징부를 보유할 수 있으나, 이러한 구체예들에 따른 방법들은 이러한 기판들에 제한되는 것은 아니다. 이후 작업(453)에서 텅스텐 핵형성층을 증착시키기 위하여 저온의 PNL 공정이 수행된다. 도 4a에 기재된 공정과 달리, 바탕으로 수소가 사용된다. 핵형성층을 증착시키는 단계는 통상적으로 WF6 및 하나 이상의 환원제의 교번 펄스들로 된 복수의 주기들을 포함한다. 한 구체예에서, 핵형성층을 증착시키는 단계는 B2H6 및 WF6의 교번 펄스의 단일 주기 및 후속하여 SiH4 및 WF6.의 복수 주기를 포함한다. 이후 작업(457)에서 낮은 저항 처리를 위해 기판 온도가 예컨대, 약 300℃에서 약 95℃로 상승된다. 그 외 다른 온도가 사용될 수도 있다; 특정 구체예에서, 온도는 50℃ 이상 또는 75℃ 이상으로 상승된다. 그 후 상기 증착된 핵형성층은 작업(459)에서 수소의 존재하에 B2H6 및 WF6 교번 펄스들에 노출된다. 상기 설명된 바와 같이, 이러한 작업에서 통상적으로 텅스텐은 측정가능한 양으로 전혀 증착되지 않는다. 이러한 작업의 효과는 텅스텐 플러그의 저항을 낮추는 것이다. 특정 구체예에서, 2 내지 8회의 주기, 예컨대, 5회의 주기가 수행된다. 다중 펄스 처리 후, 작업(459)에서 텅스텐 벌크층이 증착된다. 복수 스테이션의 증착 장비에서, 핵형성층은 제 1 스테이션에서 증착될 수 있으며, 하나 이상의 또다른 스테이션들에서 낮은 저항 처리가 수행될 수 있다 .
아래 실시예 7에서 더욱 설명되는 바와 같이, 도 4b에 설명된 공정은 다중 펄스 처리를 사용하지 않는 공정에 비하여 낮은 저항을 제공함을 보여주었다. 더욱이, 접착성은 중간에 개입하는 텅스텐 전구물질 펄스들 없이 붕소-함유 환원제의 다중 펄스 처리를 사용하는 공정들에 비해 개선된다; 이러한 공정들은 저항을 낮추어주지만, 좋지 않은 접착성을 가질 수 있는데, 예컨대, 이러한 좋지 않은 접착성은 필링에 의해 분명하게 증명된다. 도 4a의 공정에서와 같이, 작업(459)에 설명된 다중 펄스 처리는 저항을 낮추기 위한 중간 텅스텐 전구물질 펄스 (도 3a 참조) 없이 다중 펄스의 붕소-함유 제제가 사용되는 경우에 발생할 수 있는 텅스텐 마이크로-필링의 가능성을 현저히 감소시킨다. 상기 설명한 바와 같이, 특정 이론에 제한되지 않고, B2H6 펄스들 사이에 WF6 펄스들을 도입하는 것은 마이크로필링의 시작을 촉진시키는 반응하지 않은 B2H6를 막 표면으로부터 제거하는 것을 돕는 것으로 생각된다. 상기 설명한 다중-펄스의 붕소-함유 화합물/텅스텐 전구물질 처리 작업의 한 예에서, B2H6가 1초간 펄스된 후, 1초간 퍼지되고, 그 후 WF6가 1초간 펄스된 후, 2.5초간 퍼지된다. 이 공정은 이후 4회 반복된다. 특정 예에서, B2H6 유속은 300 sccm이며 WF6 유속은 100 sccm이다.
다양한 구체예들에 따르면, 상기 공정은 600 Å에서 약 14 μΩ-cm 이하의 저항, 또는 특정 구체예에서, 11 μΩ-cm 이하의 저항을 가지는 텅스텐 막들을 제공하기 위해 사용될 수 있다. 상기 막은 또한 약 5% 미만의 저항 비-균일성을 가질 수 있다.
실험
다음의 실시예들은 본 발명의 양태들 및 이점들을 추가로 설명하기 위해 제공된다. 이들 실시예들은 본 발명의 양태들을 예시하고 더욱 명확히 설명하기 위하여 제공되는 것이며 어떤 방식으로든 본 발명을 제한하는 것은 아니다.
실시예 1
아래 표에 나타나있는 텅스텐 핵형성층 증착 절차들을 사용하여 8.5:1의 AR을 가지는 특징부들에서 W 핵형성층이 형성되었으며, 상부 개구(top opening)는 300℃에서 0.14㎛였다. 공정 A 동안 약 42Å, 공정 C 동안 25Å, 그리고 공정 B 동안 35 Å의 핵형성층이 증착되었다. 이후 395℃에서 아래 설명한 절차들을 사용하여 처리 작업들이 실시되었다. (공정 A 동안, 상기 '처리'는 보다 긴 펄스 기간의 B2H6/WF6 주기에 관계되며; 텅스텐 막은 이 단계 동안 증착되었음을 주목하라.) 공정은 도 4a에 도시된 구체예들에 따른 것임을 유념하라. 텅스텐 벌크층은 이후 각각의 핵형성층 위에 증착되었다. 600 Å에서의 저항 및 3 mm 에지 익스클루전(edge exclusion)에서의 저항 비-균일성이 측정되었다. 상기 막들은 또한 마이크로-필링 부위들에 관하여 조사되었다. 공정 조건들 및 그 결과들은 아래 표 1에 나타나있다.
공정 핵형성층 증착 절차 처리 절차 600Å에서의 저항
(μΩ-cm)		 4mm EE Rs% NU 마이크로-필링 관찰여부
A 1회 B2H6/WF6+4회 SH4/WF6 주기 (H2 존재하에) 1회 B2H6/WF6 주기-텅스텐 증착 있음 13 약 9% 없음
B 1회 B2H6/WF6+3회 SH4/WF6 주기 (H2 존재하에) 5회 B2H6 펄스 10 약 3% 있음
C 5회 B2H6/WF6 주기 (H2 없음) 5회 B2H6/WF6 -텅스텐 증착 없음 10.7 약 3% 없음
다중 펄스 처리 작업이 존재하는 공정 B와 C는 공정 A보다 개선된 저항을 제공한다. 텅스텐 핵형성층 증착에서 수소를 전혀 사용하지 않으며 처리 작업에서 WF6 펄스들을 사용하는 공정 C는 마이크로-필링없이 공정 B에서 보이는 저항 이점들을 제공한다.
실시예 2
300℃에서 아래 표에 나타나있는 텅스텐 핵형성층 증착 절차들을 사용하여 W 핵형성층이 반도체 기판 (평면) 위에 형성되었다. 공정 D 동안 약 35 Å, 공정 E와 F 동안 약 25Å두께의 핵형성층이 증착되었다. 공정 D는 H2의 존재하에서 1회의 B2H6/WF6 주기 후 3회의 SiH4/WF6 주기를 사용하였으며; 공정 E와 F는 수소가 없는 낮은 저항 텅스텐 증착 공정을 사용하였다. 이후 395℃에서 아래 설명된 5회 주기 절차들을 사용하여 낮은 저항 처리 작업들이 수행되었다. 공정 D는 B2H6 펄스들을 사용하였으며 (중간 펄스들 없음); 공정 E와 F는 모두 B2H6와 WF6의 교번 펄스들을 사용하였다. 공정 E와 F는 도 4a에 도시된 구체예들에 따라 수행되었다. 이후 텅스텐 벌크층이 각각의 핵형성층 위에 증착되었다. 600 Å에서의 저항 및 4 mm 에지 익스클루전에서의 저항 비-균일성이 측정되었다. 각각의 공정에 있어서, 조건들은 마이크로-필링 및 결함들을 최소화하기 위하여 최적화되었다. 각 공정에 관한 결함들의 크기는 동일하였다. 공정 조건들과 결과들이 아래 표 2에 나타나있다:
공정
 핵형성층 증착 절차
 처리-5회 주기 4mm EE Rs% NU
 600Å에서의 저항 (μΩ-cm)
B2H6
유속/펄스 시간		 WF6
유속/펄스시간
D 1회 B2H6/WF6 주기+ 3회 SH4/WF6 주기 (H2 존재하에) 200 sccm/1초 0/0 5.97 13.59
E 5회 B2H6/WF6 주기 (H2 없음) 250 sccm/0.5초 0/0 1.83 10.09
F 5회 B2H6/WF6 주기 (H2 없음) 200 sccm/0.5초 0/0 1.65 11.42
상기 보는 바와 같이, 결함의 수로 측정된 모든 막들의 품질은 대략 동일하였다. 보다 적은 수의 결함들을 위해 최적화시킨 후, 공정 D와 F는 현저히 개선된 저항 (13.59 μΩ-cm에 비해 10.09 및 11.42 μΩ-cm) 및 저항 비-균일성 (5.97%에 비해 1.83% 및 1.65%)을 보여준다.
실시예 3
낮은 저항에 관하여 조정되었을 때, 유사하게도 도 4에 도시된 공정들은 유사한 저항에 있어서 보다 적은 입자 수 및 보다 적은 마이크로-필링을 가져오는 결과를 나타낸다:
공정
 핵형성층 증착 절차
 처리-5회 주기 600Å에서의 저항 (μΩ-cm)
마이크로-필링 관찰여부
B2H6
유속/펄스 시간		 WF6
유속/펄스시간
G 1회 B2H6/WF6 주기+ 3회 SH4/WF6 주기 (H2 존재하에) 350 sccm/1초 0/0 9.83 있음
H 5회 B2H6/WF6 주기 (H2 없음) 250 sccm/1초 0/0 9.76 없음 또는
감소됨**
(**여기서 도시된 특정 스플릿에 관하여 마이크로필링은 측정되지 않았으나; 그 외 다른 실험들로부터, 공정 H는 공정 G에 비해 마이크로필링이 전혀 없거나 감소됨을 보여주었다.)
실시예 4
텅스텐 핵형성층들을 증착하고 처리하기 위하여 도 4a에 도시된 구체예에 따른 다양한 공정들이 사용되었다. 특히, 상기 핵형성층은 공정 C, E 및 F 동안 표 1과 2에 설명된 절차에 따라 증착되었다. 텅스텐-함유 전구물질 및 붕소-함유 환원제 유속 및 펄스 시간은 다음 범위에서 변화되었다:
텅스텐-함유 전구물질 (WF6) 유속: 75-150 sccm;
텅스텐-함유 전구물질 (WF6) 펄스 시간: 0.5-1.5 초;
붕소-함유 환원제 (B2H6) 유속: 200-300 sccm;
붕소-함유 환원제 (B2H6) 펄스 시간: 0.5-1 초.
처리 공정들 동안 펄스들은 동일하였다, 즉, 특정 공정의 다중 펄스 처리들 각각에 대하여 동일한 WF6 유속, WF6 펄스 시간, B2H6 유속 및 B2H6 펄스 시간이 사용되었다. 각각의 핵형성층들 위에 CVD 층들이 증착되었으며, 저항, 저항 비-균일성 및 입자 수가 조사되었다. 생성된 실험 데이터에 기초하여, 최적의 입자 수, 저항 및 저항 비-균일성을 예측하였다. 이후 CVD 텅스텐 막이 증착되었던 텅스텐 핵형성층을 형성하기 위해 예측한 최적화 공정 (0.5초 및 125 sccm의 WF6 펄스; 0.5 초 및 270 sccm의 B2H6 펄스)이 사용되었다. 이는 펄스 시간 및 유속들에 관한 예일 뿐이며; 특정 공정 조건들 및 원하는 결과들에 따라, 다른 펄스 시간 및 유속들이 사용될 수 있다.
실시예 5
다음의 공정들이 비교되었다:
공정 I
다음에 의해 형성된 핵형성층: 300℃ 및 40 Torr의 H2 환경에서 B2H6/Ar 퍼지/WF6/Ar 퍼지 (1회 주기) 후 SiH4/Ar 퍼지/WF6/Ar 퍼지 (5회 주기). 395℃의 H2 환원대기에서 WF6 CVD에 의한 벌크필(Bulk fill).
공정 J
다음에 의해 형성된 핵형성층: H2 부재하에 B2H6/Ar 퍼지/WF6/Ar 퍼지 (5회 주기). 395℃의 H2 환경에서 B2H6/Ar 퍼지 (6회 주기)에 의한 낮은 저항 처리. 395℃의 H2 환원대기에서 WF6 CVD에 의한 벌크필(Bulk fill).
도 6은 각각의 막들로부터의 XRD 스펙트럼을 보여주는데; 공정 I은 종래의 PNL 핵형성 공정으로 라벨하였고, 공정 J는 B2H6/WF6 no H2가 없는 B2H6/WF6 공정으로 라벨하였다. 상기 논의한 바와 같이, 스펙트럼은 종래의 막이 결정질이며, 붕소에 기초하여 수소 없이 형성된 핵형성층은 비정질임을 나타낸다. 10:1 AR의 특징부들에서의 플러그필(plugfill) 실험들은 공정 I 동안, 우수한 플러그필 단차 피복성을 달성하기 위해 23 Å이상의 핵형성 막이 필요함을 보여준다. 특징부 바닥 근방의 불충분한 핵형성층은 후속하는 H2-WF6 CVD 반응을 지연시키고 특징부에서의 공극(void)을 유발시킨다. 그러나, 공정 J 동안, 12 μΩ-cm 만큼 작은 핵형성 막의 탁월한 플러그필 단차 피복성이 달성된다. 이러한 핵형성 막의 저항 (25Å에 있어서 55 μΩ-cm)은 공정 I에 의해 형성된 PNL 핵형성 막에 관한 저항 (25Å에 있어서 76 μΩ-cm)보다 작음을 또한 발견하였다.
PVD TiN 상에서 증착된 500Å 막에 있어서, 블랭킷 웨이퍼 상의 W 입자 크기는 공정 I보다 공정 J를 사용할 때 3배 더 크다.
실시예 6
전기적 성능에 대한 텅스텐 입자 크기 차이의 영향을 입증하기 위하여, 90 nm (AR 2:1) 라인들 상에서 라인 저항이 측정되었다. 75 Å의 Ti 및 120 Å의 CVD-TiN이 각각 라이너 및 장벽으로 사용되었다. 이 연구를 위하여 아래 표 4에 나타나있는 4개의 공정들이 사용되었다.
핵형성 처리 종래의 PNL로부터 중간값의 라인 저항의 저하
1 B2H6/WF6 H2 없음(5회 주기) 395℃의 H2에서 B2H6 (6회 주기) 42%
2 B2H6/WF6 H2 없음(5회 주기) 없음 32%
3 B2H6/WF6 (1회 주기) 후
SiH4/WF6 (5회 주기)		 395℃의 H2에서 B2H6 (6회 주기) 22%
4 B2H6/WF6 (1회 주기) 후
SiH4/WF6 (5회 주기)		 없음
종래의 PNL 핵형성 막에 비하여, 공정 1과 2에서 사용된 붕소계 핵형성 막은 (i) 입자 경계에서 보다 적은 전자 산란을 가져오는 보다 큰 트렌치-내(in-trench) W 입자 크기 (ii) 보다 낮은 핵형성 막의 저항 및 (iii) 보다 얇은 핵형성으로 생기는 보다 높은 CVD W 백분율들로 인하여 라인 저항을 감소시킨다. 공정 1과 3에서 사용된 낮은 저항 처리는 또한 CVD 필(fill) 동안 큰 입자의 성장을 촉진시켜 라인 저항을 감소시킨다.
실시예 7
8.5:1의 AR을 가지는 특징부들에서 300℃에서 아래 표에 나타나있는 텅스텐 핵형성층 증착 절차들을 사용하여 W 핵형성층이 형성되었으며 상부 개구는 0.14㎛였다. 공정 A* 동안 약 40Å, 공정 B* 동안 약 40Å, 그리고 공정 K 동안 약 40Å의 핵형성층들이 증착되었다 (공정 A* 와 B* 는 상이한 실험에서 실시예 1의 표 1에 나타나있는 공정 A 및 B와 동일하다). 이후 395℃에서 아래 설명된 절차들을 사용하여 처리 작업들이 수행되었다 (공정 A*에 있어서, '처리'는 보다 긴 펄스 기간의 B2H6/WF6 주기를 포함하며; 이 단계 동안 텅스텐 막이 증착되었음을 주목하라). 이후 각각의 핵형성층 위에 텅스텐 벌크층이 증착되었다. 600Å에서의 저항 및 4 mm 에지 익스클루전에서의 저항 비-균일성이 측정되었다. 또한 마상기 막의 마이크로-필링 부위에 관하여도 조사하였다. 공정 조건들과 결과들은 아래 표 5에 나타나있다.
공정 핵형성층 증착 절차 처리 절차 600Å에서의 저항 (μΩ-cm) 4mm EE Rs% NU 마이크로-필링 관찰여부
A* 1회 B2H6/WF6 주기+4회 SH4/WF6 주기 (H2 존재하에) 1회 B2H6/WF6 주기-텅스텐 증착 있음 13 * 매우 조금
또는 없음
B* 1회 B2H6/WF6 주기+3회 SH4/WF6 주기 (H2 존재하에) 5회 B2H6 펄스 10 약 2% 있음
K 1회 B2H6/WF6 주기+3회 SH4/WF6 주기 (H2 존재하에) 5회 B2H6/WF6 -텅스텐 증착 없음 10.6 약 4% 매우 조금
* 데이터 없음; 7-9% 예측
다중 펄스 처리 작업들이 존재하는 공정 B*와 K는 공정 A*에 비해 개선된 저항을 제공한다. 처리 작업에서 WF6 펄스들을 사용하는 공정 K는 공정 B*에서 나타나는 저항 이점들을 제공하지만 마이크로-필링은 전혀 없다.
장치
본 발명의 방법은 다양한 판매사로부터 구입가능한 다양한 유형의 증착 장치들에서 실시될 수 있다. 적합한 장치의 예에는 Novellus Concept-1 Altus, Concept 2 Altus, Concept-2 ALTUS-S, Concept 3 Altus 증착 시스템이 포함되거나, 상업적으로 구입가능한 그 밖의 다른 다양한 CVD 툴들이 포함된다. 일부 경우에서, 상기 공정은 순차적으로 복수의 증착 스테이션들에서 수행될 수 있다. 예컨대, 본 출원에 참고문헌으로 첨부되는 미국 특허 제 6,143,082호를 참조하라. 일부 구체예들에서, 펄스를 통한 핵형성 공정은 제 1 스테이션에서 수행되는데, 이러한 제 1 스테이션은 하나의 증착 챔버 내에 배치된 둘, 다섯 또는 그보다 더 많은 증착 스테이션들 중 하나이다. 그러므로, 환원 기체 및 텅스텐-함유 기체는 기판 표면에서 국소 대기를 생성하는 개별적인 기체 공극 시스템을 사용하여 제 1 스테이션에서 반도체 기판 표면으로 도입된다.
한 예에서, 텅스텐 핵형성층이 증착된 후, 웨이퍼는 처리 공정 중 일부 또는 전부를 위한 제 2 스테이션으로 이동되고, 새로운 웨이퍼는 제 1 스테이션 상의 장소로 이동된다. 웨이퍼들은 웨이퍼의 병행 가공을 가능하게 하기 위하여 하나의 스테이션으로부터 그 다음 스테이션으로 연동될 수 있다.
도 7은 본 발명의 구체예들에 따른 텅스텐 박막 증착 공정들을 수행하기에 적합한 처리 시스템의 블록 다이어그램이다. 시스템(700)은 전달 모듈(transfer module)(703)을 포함한다. 전달 모듈(703)은 처리되는 기판들이 다양한 반응기 모듈들 사이를 이동할 때 기판이 오염되는 위험을 최소화하기 위하여 깨끗한 가압 환경을 제공한다. 전달 모듈(703) 위에 장착되는 것은 본 발명의 구체예에 따라 PNL 증착, 다중 펄스 처리 및 CVD를 수행할 수 있는 복수 스테이션의 반응기(709)이다. 챔버(709)는 상기 작업들을 순차적으로 수행할 수 있는 복수의 스테이션들(711, 713, 715, 및 717)을 포함할 수 있다. 예를 들면, 챔버(709)는 스테이션(711)이 PNL 증착을 수행하고, 스테이션(713)은 다중 펄스 처리를 수행하고, 스테이션 (715 및 717)은 CVD를 수행할 수 있도록 구성될 수 있다.
또한 전달 모듈(703) 위에 플라즈마 또는 화학적 (비-플라즈마) 사전 세정을 수행할 수 있는 하나 이상의 단일 또는 다중 스테이션 모듈(707)이 장착될 수 있다. 상기 모듈은 또한 다양한 다른 처리들, 예컨대, 텅스텐 니트라이드 라이너 후처리 (post liner tungsten nitride treatments)와 같은 처리들을 위해 사용될 수도 있다. 시스템(700)은 또한 하나 이상의 (이 경우 두 개) 웨이퍼 공급 모듈(wafer source modules)(701)을 포함하는데, 이 모듈에서 웨이퍼들은 처리 전후에 보관된다. 대기중 전달 챔버(atmospheric transfer chamber) (719) 내부의 대기중 로봇 (atmospheric robot) (도시되지 않음)은 먼저 웨이퍼 공급 모듈 (701)로부터 로드락(loadlocks)(721)으로 웨이퍼들을 제거한다. 전달 모듈(703) 내부의 웨이퍼 전달 장치 [일반적으로 로봇암(robot arm) 유닛]는 웨이퍼들을 로드락(721)으로부터 전달 모듈(703) 상에 장착되어 있는 모듈들로 그리고 모듈들 중으로 이동시킨다.
특정 구체예에서, 증착하는 동안 공정 조건들을 제어하기 위하여 시스템 제어장치가 사용된다. 이러한 제어장치는 전형적으로 하나 이상의 메모리 장치와 하나 이상의 프로세서(processor)들을 포함할 것이다. 프로세서는 CPU 또는 컴퓨터, 아날로그 및/또느 디지털 입력/출력 연결부, 스텝퍼 모터 컨트롤러 보드(stepper motor controller boards) 등을 포함할 수 있다.
상기 제어장치는 증착 장치의 모든 작동들을 제어할 수 있다. 상기 시스템 제어장치는 시간, 기체 혼합물, 챔버 압력, 챔버 온도, 웨이퍼 온도, RF 전력 레벨, 웨이퍼 척 또는 축받이 배치(pedestal position)를 제어하기 위한 지시사항들의 설정(set), 그리고 특정 공정의 그 외 다른 변수들을 포함하는 시스템 제어 소프트웨어를 실행한다. 일부 구체예들에서, 제어장치와 결합되는 메모리 장치에 저장된 그 외 다른 컴퓨터 프로그램들이 사용될 수도 있다.
통상적으로 상기 제어장치와 결합된 사용자 인터페이스가 존재할 것이다. 사용자 인터페이스는 디스플레이 스크린, 장치 및/또는 공정 조건들에 관한 그래픽 소프트웨어 디스플레이, 및 사용자 입력 장치, 가령, 포인트 장치, 키보드, 터치 스크린, 마이크 등을 포함할 수 있다.
공정 절차에서 증착 및 그 외 다른 공정들을 제어하기 위한 컴퓨터 프로그램 코드는 종래의 어떠한 컴퓨터 판독가능한 프로그래밍 언어: 예를 들면, 어셈블리 언어, C, C++, 파스칼, 포트란 또는 그 외 다른 언어로도 기록될 수 있다. 컴파일된 목적 코드 또는 스크립트는 프로그램에서 확인된 업무들을 수행하기 위하여 프로세서들에 의해 실행된다.
제어장치 변수들은 공정 조건들, 가령, 예를 들면, 공정 기체 조성 및 유속, 온도, 압력, RF 전력 레벨 및 저주파 RF 주파수와 같은 플라즈마 조건, 냉각 기체 압력 및 챔버 벽 온도에 관계된다. 이러한 변수들은 레시피(recipe)의 형태로 사용자에게 제공되며, 사용자 인터페이스를 이용하여 입력될 수 있다.
공정을 모니터링하기 위한 신호들은 시스템 제어장치의 아날로그 및/또는 디지털 입력 연결부에 의해 제공될 수 있다. 상기 공정을 제어하기 위한 신호들은 증착 장치의 아날로그 및 디지털 출력 연결부 상에서 출력된다.
시스템 소프트웨어는 많은 상이한 방식으로 고안되거나 구성될 수 있다. 예를 들면, 본 발명의 증착 공정들을 실시하는데 필요한 챔버 구성요소들의 작업을 제어하기 위하여 다양한 챔버 요소 서브루틴 또는 제어 대상들이 기록될 수 있다. 이러한 목적을 위한 프로그램들 또는 프로그램의 섹션들의 예에는 기판 배치 코드, 공정 기체 제어 코드, 압력 제어 코드, 가열장치 제어 코드, 및 플라즈마 제어 코드가 포함된다.
기판 배치 프로그램은 축받이 또는 척 위에 기판을 적재하기 위하여 그리고 기판들과 챔버의 다른 부분들, 가령, 기체 유입구 및/또는 표적 사이의 간격을 제어하기 위하여 사용되는 챔버 구성요소들을 제어하기 위한 프로그램 코드를 포함할 수 있다. 공정 기체 제어 프로그램은 기체 조성 및 유속을 제어하기 위한, 그리고 챔버내부의 압력을 안정화하기 위해 증착에 앞서 기체를 챔버 내부로 흐르게 하기 위한 코드를 포함할 수 있다. 압력 제어 프로그램은 예컨대, 챔버의 배기 시스템에 있는 스로틀 밸브(throttle valve)를 조절함으로써 챔버 내부의 압력을 제어하기 위한 코드를 포함할 수 있다. 가열장치 제어 프로그램은 기판을 가열하기 위하여 사용되는 가열 유닛으로 향하는 전류를 제어하기 위한 코드를 포함할 수 있다. 대안적으로, 가열장치 제어 프로그램은 헬륨과 같은 열 전달 기체를 웨이퍼 척으로 전달하는 것을 제어할 수 있다.
증착하는 동안 모니터될 수 있는 챔버 센서들의 예는 유량 제어장치(mass flow controllers), 압력 센서, 가령, 대기압계(manometers), 그리고, 축받이나 척에 배치된 열전대를 포함한다. 원하는 공정 조건들을 유지시키기 위하여 적절하게 프로그램된 피드백 및 제어 알고리즘이 이들 센서들로부터 얻은 데이터와 함께 사용될 수 있다.
전술한 내용들은 단일 또는 다중 챔버의 반도체 가공 툴에서 본 발명의 구체예들을 실시하는 것을 설명한 것이다.
응용분야
본 발명은 많은 상이한 응용분야들을 위한 낮은 저항의 얇은 텅스텐 층들을 증착시키기 위하여 사용될 수 있다. 하나의 바람직한 응용분야는 메모리 칩 및 마이크로프로세서와 같은 집적 회로에서의 인터커넥트에 관한 분야이다. 인터커넥트들은 하나의 금속화 층(metallization layer) 상에서 발견되는 전류 라인들이며 일반적으로 길고 얇은 평평한 구조물이다. 이들은 텅스텐 층의 비선택적 증착 (상기 설명한 공정에 의함) 후, 전류를 운반하는 텅스텐 라인들의 배치를 정의하는 패터닝 작업과 텅스텐 라인 밖의 영역들로부터 텅스텐을 제거하는 작업에 의해 형성될 수 있다.
인터커넥트 응용분야의 중요한 실시예는 메모리 칩에 있는 비트 라인(bit line)이다. 물론, 본 발명은 인터커넥트 분야에 제한되는 것은 아니며,비아, 컨택 및 전기 소자에서 통상적으로 발견되는 그 외 다른 텅스텐 구조물들에까지 확장된다. 일반적으로, 본 발명은 얇고, 낮은 저항의 텅스텐 층들이 필요한 어떠한 환경에서라도 그 용도를 찾을 수 있다.
많은 응용분야를 위한 또다른 관심있는 변수는 궁극적으로 증착된 텅스텐 층의 ㅂ비교적 낮은 조도(roughness)이다. 바람직하게는, 텅스텐 층의 조도는 증착된 텅스텐 층의 총 두께의 약 10% 이하, 더욱 바람직하게는 증착된 텅스텐 층의 총 두께의 약 5% 이하이다. 텅스텐 층의 조도는 원자간력 현미경과 같은 다양한 기술들로 측정될 수 있다.
도 5는 본 발명의 방법들을 사용하여 형성될 수 있는 막 스택(film stack)의 횡단면도이다. 막 스택은 이미 설명한 인터커넥트 응용분야를 대표할 수 있다. 도 5의 막 스택은 텅스텐이 증착되어야 하는 특징부를 가지는 기저 기판에서 형성된다. 특징부는 하나의 요소이거나 더욱 통상적으로는 다양한 전도 요소, 절연 요소, 및 반도체 요소들을 보유하는 복수-특징부의 복합 구조물일 수 있다. 예를 들면, 기판은 규소 또는 유전물질, 가령, 이산화규소를 포함하는 상부 층을 가질 수 있다. 기판은 티타늄층(503), 티타늄 니트라이드 층 (505), 텅스텐 핵형성층(507) (본 발명에 따라 형성됨) 및 텅스텐 벌크층(509)을 이러한 순서로 접촉한다. 티타늄층(503)은 통상적으로 CVD 공정에 의하여 증착되며 상당히 우수한 접착성을 기저 기판(501)에 제공한다. 티타늄 니트라이드 층(505)은 통상적으로 CVD 또는 PVD 법을 사용하여 증착되며 후속하는 텅스텐 증착과정 동안 텅스텐 헥사플루오라이드 (WF6)에 대한 노출로부터 기저의 티타늄 및/또는 규소를 보호하기 위하여 사용된다. WF6은 티타늄과 매우 공격적으로 그리고 때때로 폭발적으로 반응함이 밝혀졌다. 텅스텐 핵형성층(507) 및 텅스텐 벌크층 (509)은 상기 설명한 본 발명의 방법들에 따라 형성된다. 상기 설명한 인터커넥트 응용분야에서, 층들 (503, 505, 507 및 509)은 모두 인터커넥트 라인을 형성하기 위하여 식각된다. 또다른 구체예에서, Ti/TiN 층 대신에 텅스텐 니트라이드 층이 사용된다.
그 밖의 다른 구체예들
본 발명을 몇가지 구체예들과 관련하여 설명하였으나, 이들의 변형, 수정, 치환 및 대체가능한 균등예들이 존재하며, 이들은 본 발명의 범위에 속한다. 또한 본 발명의 방법들 및 장치들을 실시하는 많은 대안적인 방법들이 존재함을 유의하여야 한다. 그러므로 다음에 첨부되는 청구범위는 이러한 모든 변형, 수정, 치환 및 대체가능한 균등예들을 포함하며 본 발명의 진정한 사상 및 범위에 속하는 것으로 해석되어야 한다.

Claims (28)

  1. 다음 단계들을 포함하는, 반응 챔버 내의 기판 위에 텅스텐 막을 형성하는 방법:
    텅스텐-함유 전구물질 및 환원제의 교번 펄스의 1차 다회 주기에 기판을 노출시켜 기판 위에 텅스텐 핵 형성층을 증착시키는 단계;
    상기 증착된 텅스텐 핵 형성층에 대한 처리 작업을 수행하는 단계, 여기서 상기 처리 작업은 환원제 및 텅스텐-함유 전구물질의 교번 펄스의 2차 다회 주기에 상기 텅스텐 핵 형성층을 노출하는 단계를 포함하고, 여기서 2차 다회 주기의 각각의 펄스에서 반응 챔버로 도입되는 텅스텐-함유 전구물질의 농도는 1차 다회 주기 중 어느 하나에서 반응 챔버로 도입되는 텅스텐-함유 전구물질의 농도보다 더 적음.
  2. 제1항에 있어서, 상기 처리된 텅스텐 핵 형성층 위에 텅스텐 벌크층을 증착시켜 텅스텐 막을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는, 반응 챔버 내의 기판 위에 텅스텐 막을 형성하는 방법.
  3. 제2항에 있어서, 상기 증착된 텅스텐 핵형성층을 처리하는 단계는 증착된 막의 저항을 저하시킴을 특징으로 하는, 반응 챔버 내의 기판 위에 텅스텐 막을 형성하는 방법.
  4. 제1항에 있어서, 상기 처리 작업은 350℃-415℃의 기판 온도에서 수행됨을 특징으로 하는, 반응 챔버 내의 기판 위에 텅스텐 막을 형성하는 방법.
  5. 삭제
  6. 제1항에 있어서, 상기 텅스텐 핵형성층의 증착은 250℃-310℃의 기판 온도에서 수행되며, 처리 작업은 350℃-415℃의 온도에서 수행됨을 특징으로 하는, 반응 챔버 내의 기판 위에 텅스텐 막을 형성하는 방법.
  7. 제1항에 있어서, 상기 처리 작업은 환원제 및 텅스텐-함유 전구물질의 2 내지 8회의 교번 펄스들을 포함함을 특징으로 하는, 반응 챔버 내의 기판 위에 텅스텐 막을 형성하는 방법.
  8. 제1항에 있어서, 상기 텅스텐 핵형성층의 증착은 250℃-350℃의 기판 온도에서 수행됨을 특징으로 하는, 반응 챔버 내의 기판 위에 텅스텐 막을 형성하는 방법.
  9. 삭제
  10. 제 1항에 있어서, 상기 텅스텐 핵형성층의 증착은 약 250-325℃의 기판 온도에서 수행되며, 여기서 펄스들 동안 또는 펄스들 사이에 수소가 전혀 흐르지 않음을 특징으로 하는, 반응 챔버 내의 기판 위에 텅스텐 막을 형성하는 방법.
  11. 제10항에 있어서, 상기 처리 작업은 상기 챔버에 수소를 흐르게 하여 350℃-415℃의 온도에서 수행됨을 특징으로 하는, 반응 챔버 내의 기판 위에 텅스텐 막을 형성하는 방법.
  12. 제1항에 있어서, 텅스텐 핵형성층의 증착으로부터 처리 작업으로의 전이(transition)는 수소의 유동을 개시하는 것을 포함함을 특징으로 하는, 반응 챔버 내의 기판 위에 텅스텐 막을 형성하는 방법.
  13. 제1항에 있어서, 600 Å에서 텅스텐 막의 저항은 11 μΩ-cm 이하임을 특징으로 하는, 반응 챔버 내의 기판 위에 텅스텐 막을 형성하는 방법.
  14. 제1항에 있어서, 상기 텅스텐 핵형성층의 증착은 텅스텐-함유 전구물질과 환원제의 펄스들 동안 또는 펄스들 사이에 수소를 흐르게 하여 250℃-325℃의 기판 온도에서 수행됨을 특징으로 하는, 반응 챔버 내의 기판 위에 텅스텐 막을 형성하는 방법.
  15. 삭제
  16. 다음 단계들을 포함하는, 반응 챔버 내의 기판 위에 텅스텐 막을 형성하는 방법:
    환원제 및 텅스텐 함유 전구물질의 교번 펄스의 1차 다회에 기판을 노출시켜 기판 위에 텅스텐 핵 형성층을 증착시키는 단계;
    상기 증착된 텅스텐 핵 형성층에 대한 처리 작업을 수행하는 단계, 여기서 상기 처리 작업은 상기 텅스텐 핵 형성층을 2차 다회의 환원제 및 텅스텐-함유 전구물질의 교번 펄스에 노출하는 단계를 포함하고, 여기서 2차 다회 주기의 각각의 텅스텐-함유 전구물질 펄스에 대한 펄스 시간은 1차 다회 주기의 각각의 텅스텐-함유 전구물질 펄스에 대한 펄스 시간보다 짧음.
  17. 제16항에 있어서, 600 Å에서 텅스텐 막의 저항은 11 μΩ-cm 이하임을 특징으로 하는, 반응 챔버 내의 기판 위에 텅스텐 막을 형성하는 방법.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 다음을 포함하는, 기판 위에 텅스텐 막을 증착시키는 장치:
    a) 다음을 포함하는 복수 스테이션의 기판 증착 챔버:
    i) 텅스텐 핵형성층 증착 스테이션, 기체 펄스들에 기판을 노출시키기 위하여 구성된 하나 이상의 기체 유입구 및 기판 지지부를 포함하는 증착 스테이션;
    ii) 처리 스테이션, 기체 펄스들에 기판을 노출시키기 위하여 구성된 하나 이상의 기체 유입구 및 기판 지지부를 포함하는 환원제 노출 스테이션; 및
    b) 다음을 위한 지시사항들을 포함하며, 복수 스테이션의 증착 챔버에서의 작업들을 제어하기 위한 제어장치:
    i) 환원제 및 텅스텐 함유 전구물질의 교번 양(dose)으로 펄스처리하는 것;
    ii) 환원제 및 텅스텐 함유 전구물질의 교번 양으로 펄스처리하는 것, 여기서 (ii)의 텅스텐-함유 양의 각각의 펄스 시간은 (i)의 텅스텐-함유 전구물질 양 중 어느 하나의 펄스 시간보다 더 짧음.
  24. 제 1항에 있어서, 2차 다회 주기 동안 비-붕소-함유 환원제가 펄스처리됨을 특징으로 하는, 반응 챔버 내의 기판 위에 텅스텐 막을 형성하는 방법.
  25. 제 1항에 있어서, 2차 다회 주기 동안 붕소-함유 환원제가 펄스처리됨을 특징으로 하는, 반응 챔버 내의 기판 위에 텅스텐 막을 형성하는 방법.
  26. 제16항에 있어서, 상기 처리된 텅스텐 핵 형성층 위에 텅스텐 벌크층을 증착시켜 텅스텐 막을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는, 반응 챔버 내의 기판 위에 텅스텐 막을 형성하는 방법.
  27. 제16항에 있어서, 텅스텐 핵형성층의 증착으로부터 처리 작업으로의 전이는 수소의 유동을 개시하는 것을 포함함을 특징으로 하는, 반응 챔버 내의 기판 위에 텅스텐 막을 형성하는 방법.
  28. 다음을 포함하는, 기판 위에 텅스텐 막을 증착시키는 장치:
    a) 다음을 포함하는 복수 스테이션의 기판 증착 챔버:
    i) 기체 펄스들에 기판을 노출시키기 위하여 구성된 하나 이상의 기체 유입구 및 기판 지지부를 포함하는, 텅스텐 핵형성층 증착 스테이션;
    ii) 처리 스테이션, 기체 펄스들에 기판을 노출시키기 위하여 구성된 하나 이상의 기체 유입구 및 기판 지지부를 포함하는 환원제 노출 스테이션; 및
    b) 다음을 위한 지시사항들을 포함하며, 복수 스테이션의 증착 챔버에서의 작업들을 제어하기 위한 제어장치:
    i) 환원제 및 텅스텐 함유 전구물질의 교번 양을 펄스처리하는 것;
    ii) 환원제 및 텅스텐 함유 전구물질의 교번 양을 펄스처리하는 것, 및 (i) 및 (ii) 사이에 수소의 유동을 개시하는 것.
KR1020100024905A 2010-03-19 2010-03-19 낮은 저항 및 강한 미소-접착 특성을 가진 텅스텐 박막의 증착 방법 KR101356332B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100024905A KR101356332B1 (ko) 2010-03-19 2010-03-19 낮은 저항 및 강한 미소-접착 특성을 가진 텅스텐 박막의 증착 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100024905A KR101356332B1 (ko) 2010-03-19 2010-03-19 낮은 저항 및 강한 미소-접착 특성을 가진 텅스텐 박막의 증착 방법

Publications (2)

Publication Number Publication Date
KR20110105645A KR20110105645A (ko) 2011-09-27
KR101356332B1 true KR101356332B1 (ko) 2014-02-04

Family

ID=44955951

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100024905A KR101356332B1 (ko) 2010-03-19 2010-03-19 낮은 저항 및 강한 미소-접착 특성을 가진 텅스텐 박막의 증착 방법

Country Status (1)

Country Link
KR (1) KR101356332B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102397797B1 (ko) * 2015-05-27 2022-05-12 램 리써치 코포레이션 순차적인 cvd 프로세스에 의한 저 불소 텅스텐의 증착
US11348795B2 (en) 2017-08-14 2022-05-31 Lam Research Corporation Metal fill process for three-dimensional vertical NAND wordline
CN112262457A (zh) 2018-05-03 2021-01-22 朗姆研究公司 在3d nand结构中沉积钨和其他金属的方法
US11972952B2 (en) 2018-12-14 2024-04-30 Lam Research Corporation Atomic layer deposition on 3D NAND structures
SG11202111277UA (en) 2019-04-11 2021-11-29 Lam Res Corp High step coverage tungsten deposition

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050022261A (ko) * 2003-08-26 2005-03-07 노벨러스 시스템즈, 인코포레이티드 텅스텐 박막의 거칠기를 감소시키며 스텝 커버리지를개선하는 방법
US20090149022A1 (en) 2007-12-05 2009-06-11 Novellus Systems, Inc. Method for improving uniformity and adhesion of low resistivity tungsten film
US7655567B1 (en) 2007-07-24 2010-02-02 Novellus Systems, Inc. Methods for improving uniformity and resistivity of thin tungsten films

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050022261A (ko) * 2003-08-26 2005-03-07 노벨러스 시스템즈, 인코포레이티드 텅스텐 박막의 거칠기를 감소시키며 스텝 커버리지를개선하는 방법
US7655567B1 (en) 2007-07-24 2010-02-02 Novellus Systems, Inc. Methods for improving uniformity and resistivity of thin tungsten films
US20090149022A1 (en) 2007-12-05 2009-06-11 Novellus Systems, Inc. Method for improving uniformity and adhesion of low resistivity tungsten film
JP2009144242A (ja) * 2007-12-05 2009-07-02 Novellus Systems Inc 低抵抗率タングステン膜の均一性および接着性を高める方法

Also Published As

Publication number Publication date
KR20110105645A (ko) 2011-09-27

Similar Documents

Publication Publication Date Title
KR102386744B1 (ko) 작은 임계 치수의 피쳐에서 텅스텐 컨택 저항을 개선하는 방법
US8058170B2 (en) Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
JP5376361B2 (ja) タングステン膜の製造方法および装置
KR102603859B1 (ko) 매우 낮은 저항률의 텅스텐을 증착하는 방법
KR102466639B1 (ko) 몰리브덴을 함유하는 저 저항률 막들
US9159571B2 (en) Tungsten deposition process using germanium-containing reducing agent
US8501620B2 (en) Method for depositing tungsten film having low resistivity, low roughness and high reflectivity
US8853080B2 (en) Method for depositing tungsten film with low roughness and low resistivity
KR101287271B1 (ko) 저저항률 텅스텐/텅스텐 니트라이드 레이어의 접착 개선 방법
JP5656140B2 (ja) 純タングステンコンタクトおよびラインを形成する方法及び半導体基板の製造方法
JP5729911B2 (ja) タングステン膜の製造方法およびタングステン膜を堆積させる装置
KR20220129098A (ko) 순수 금속 막의 증착
KR20220024266A (ko) 저 저항 텅스텐 피처 충진을 가능하게 하는 텅스텐 핵생성 프로세스
KR101356332B1 (ko) 낮은 저항 및 강한 미소-접착 특성을 가진 텅스텐 박막의 증착 방법
KR20230104542A (ko) 텅스텐 저 저항 펄싱된 cvd
WO2021035254A1 (en) Reducing line bending during metal fill process
TWI541836B (zh) 用於沉積具有低電阻率及堅固微黏附特性之鎢薄膜之方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170113

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180108

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190109

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200109

Year of fee payment: 7