TWI541836B - 用於沉積具有低電阻率及堅固微黏附特性之鎢薄膜之方法 - Google Patents
用於沉積具有低電阻率及堅固微黏附特性之鎢薄膜之方法 Download PDFInfo
- Publication number
- TWI541836B TWI541836B TW099107504A TW99107504A TWI541836B TW I541836 B TWI541836 B TW I541836B TW 099107504 A TW099107504 A TW 099107504A TW 99107504 A TW99107504 A TW 99107504A TW I541836 B TWI541836 B TW I541836B
- Authority
- TW
- Taiwan
- Prior art keywords
- tungsten
- nucleation layer
- substrate
- reducing agent
- pulse
- Prior art date
Links
Landscapes
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本發明係關於用於製備鎢膜之方法。本發明之實施例用於積體電路應用,該等積體電路應用要求具有良好均勻性及良好黏附性之低電阻率的鎢薄膜。
使用化學氣相沉積(CVD)技術之鎢膜的沉積係許多半導體製程的一整合部分。鎢膜可使用為呈水平互連、相鄰金屬層之間的導孔及矽基板上之一第一金屬層與器件之間的接觸之形式的低電阻率電連接。在習知鎢沉積製程中,將晶圓加熱至一真空腔室中之製程溫度,且接著沉積用作一晶種或成核層之鎢膜的一非常薄部分。隨後,鎢膜(塊層)之剩餘物沉積於成核層上。習知上而言,鎢塊層係藉由六氟化鎢(WF6)經生長鎢層上之氫氣(H2)還原而形成。鎢塊層通常比成核層沉積得更快,但只有首先形成成核層才能簡單及可靠地產生鎢塊層。
提供形成具有良好均勻性及與下伏層具有良好黏附性之低電阻率鎢膜的方法。該等方法涉及在低溫下使用一脈衝成核層製程形成一鎢成核層且接著在沉積塊鎢填充之前處理經沉積之成核層。處理操作降低經沉積之鎢膜的電阻率。在某些實施例中,沉積成核層涉及在不存在氫氣下一基於硼之化學方法。同樣在某些實施例中,處理操作涉及將成核層曝露於一還原劑及一含有鎢之前驅物的交替循環下。該等方法用於將膜沉積於高縱橫比及/或窄特徵部中。該等膜展現窄線寬度處之低電阻率及極佳階部覆蓋度。
下文將參考相關之圖式詳細描述本發明之此等及其他特徵及優點。
當連同圖式考慮時,可更完全地理解以下詳細描述。
在以下描述中,提出許多特定細節以提供關於形成鎢薄膜之本發明的一徹底理解。方法涉及將在下文詳細描述之脈衝成核層(PNL)沉積技術。本文顯示及描述之特定方法的修改、改編或變動顯然為熟悉此項技術者知曉且係在本發明之範疇內。
在一PNL技術中,還原劑、清淨氣體及含有鎢之前驅物之脈衝將順次注入至反應腔室及從反應腔室清出。以一循環方式重複製程直至達成所需厚度。PNL類似於在文獻中所報告之原子層沉積技術。PNL通常在其需較高操作壓力範圍(大於1托)及每循環較高生長率(每循環大於1單層膜生長)方面不同於原子層沉積(ALD)。在本發明之背景內容中,PNL廣泛地體現順次添加用於一半導體基板上之反應的反應物的任何循環製程。如此,本概念體現習知上指稱為ALD的技術。可在美國專利案6,635,965、6,844,258、7,005,372及7,141,494以及美國專利申請案11/265,531中找到關於PNL類型製程的額外討論,其等以引用方式併入本文中。
本發明係關於藉由一鎢成核層形成一鎢膜。通常而言,一成核層係用於促進一塊材隨後形成於其上的一均質薄層。可使用一或更多個PNL循環形成成核層。本文描述之方法提供非常薄但仍足夠用於良好栓塞填充(plugfill)、具有低電阻率及展現良好微黏附性的成核層。該等方法特定用於將鎢沉積於高縱橫比及小特徵部中。
隨著特徵部變得較小,由於在較薄鎢(W)膜中之散射效應,W接觸或線電阻增加。雖有效鎢沉積製程要求鎢成核層,但此等層通常具有高於塊鎢層之電阻率。如此,為了使整體鎢膜(鎢成核層及塊鎢)之電阻保持低,鎢成核層應盡可能保持薄。描述一鎢層之總電阻的一簡化方程式係:
R總=R塊+R成核=ρ塊(L塊/A)+ρ成核(L成核/A)
上文顯示總電阻R總之簡化方程式,其中ρ係材料之電阻率,L係電流方向上之層的長度且A係垂直於電流之橫截面面積。(應注意為了便於解釋,在以上方程式中忽略總電阻之某些方面)。電阻率係一材料之一固有性質且係一材料對電荷通過材料移動之阻力的一量測。一材料之電阻率影響一積體電路之電操作。低電阻率鎢膜最小化積體電路設計中之電力損耗及過熱。因為ρ成核>ρ塊,所以應最小化成核層之厚度以使總電阻保持盡可能低。另一方面,鎢成核應足夠厚以完全覆蓋下伏基板來支援高品質塊沉積。為了達成一最佳厚度,鎢成核層可形成於一或更多個PNL沉積循環中。
對於窄寬度及/或高縱橫比及薄特徵部,獲得薄成核層甚至更為關鍵。圖1顯示相較於一較高縱橫比特徵部103而顯示的一較低縱橫比特徵部101。(此等特徵部並不按比例繪製,且此等特徵部僅圖解說明在高及低縱橫比特徵部中之成核層之間的性質上差別)。此處,對於兩個特徵部,厚度t係相同的,但特徵部103之寬度W2比特徵部101之寬度W1小得多且成核層佔據特徵部之總體積的一明顯較高百分比。結果,成核層相對於特徵部之整體電阻具有一相當高的比重。如此,重要的是減少小特徵部(例如具有一10:1縱橫比或400 之開口的一特徵部)之成核層厚度(例如從一50 的膜減少至<30 )以減少整體堆疊電阻率。
除了提供具有低電阻率之鎢膜外,本文描述之方法將具有良好均勻性及黏附性之膜提供至下伏材料。在某些實施例中,上述方法提供良好微黏附性以及宏觀黏附性。可藉由一劃刻/膠帶測試量測宏觀黏附性。在一劃刻/膠帶測試中,用一金剛石切割器劃刻鎢膜,膠帶放置於經劃刻區域上,且接著拉下膠帶。黏附性之「通過」指示鎢膜在一劃刻/膠帶測試之後殘留於氮化鈦阻障層上,而「失敗」指示膠帶移除鎢膜之部分。較差之微黏附性導致經沉積之鎢膜的微米級剝離。一膜可具有可接受之宏觀級黏附性,在一劃刻/膠帶測中殘留於下伏層上之同時仍展現微剝離(micro-peeling)。
上述方法涉及在低溫下使用一脈衝成核層製程於一特徵部中形成一鎢成核層且接著在沉積塊鎢填充之前處理經沉積之成核層。圖2代表顯示根據某些實施例之操作的一概覽的一製程流程圖。最初,如由一製程方塊201所指示,一基板提供及放置於一反應腔室中。如先前提及,在許多實施例中,基板係一部分製造電子器件(舉例來說一部分製造積體電路)。將在下文中進一步描述本發明之特定應用。基板含有具有一高縱橫比及/或窄寬度之一特徵部。根據本發明之多種實施例,高縱橫比係在5:1至30:1之範圍內。在某些實施例中,縱橫比至少係10:1或20:1。具有窄至300-400埃之特徵部亦從此製程獲益。在一些案例中,特徵部具有一高縱橫比及一窄寬度二者,但僅具有此等幾何特性之一者的特徵部從該等製程中獲益。例如,在一實施例中,一低電阻率鎢層沉積於具有約500埃之一寬度及約30:1之縱橫比的一特徵部中。在某些實施例中,方法亦可有利地用於將低電阻率鎢膜沉積於平坦表面及具有較低縱橫比特徵部及較寬特徵部的表面上。
接下來,如由一製程方塊203所指示,執行一低溫脈衝成核層(PNL)製程以沉積一鎢成核層。使用一PNL製程沉積鎢成核層涉及將基板曝露於一還原劑及一含有鎢之前驅物(諸如WF6)的交替循脈衝下。沉積均質成核層之低溫鎢成核層製程描述於在2005年11月1日申請之美國專利申請案第11/265,531號中,該案之全文及所有目的以引用方式併入本文中。基板溫度低於約350℃,例如在約250℃與350℃或250℃與325℃之間。在某些實施例中,溫度為約300℃。上文引用之申請案第11/265,531號描述還原劑/含有鎢之前驅物脈衝之順序,結果可用於沉積低電阻率膜。根據多種實施例,含有硼(舉例來說乙硼烷)及不含有硼(舉例來說矽烷)之還原劑用於沉積成核層。同樣,在多種實施例中,成核層沉積包含在低溫循環之後的一或更多個高溫(舉例來說395℃)PNL循環。在某些實施例中,如在2008年2月13日申請之美國專利申請案第12/030,645號中描述(該案之全文及所有目的以引用方式併入本文中)之用於沉積呈非常小/高縱橫比特徵部之鎢成核層的方法可用於沉積成核層。此等方法涉及使用一含有硼之還原劑及一含有鎢之前驅物的PNL循環(背景中無氫氣)以將非常薄之鎢成核層(舉例來說約12埃)沉積於具有良好階部覆蓋度之此等特徵中。在此等方法之後的某些實施例中,乙硼烷或另一硼烷或含有硼之還原劑係在成核層之沉積期間使用之僅有的還原劑。
轉回圖2,下一操作205涉及一較高溫度處理製程以降低電阻率。圖3a及圖3b係顯示可執行之處理之實例的圖。圖3a顯示諸如描述於2007年12月5日申請之美國專利申請案第11/951,236號中(諸如)描述之一處理製程的一實例,該案之全文及所有目的以引用方式併入本文中。其中描述之處理製程涉及將所沉積之成核層曝露於一還原劑之多個脈衝(無另一反應性化合物之干擾脈衝)下。在圖中,乙硼烷描繪為還原劑,但亦可使用其他還原劑。該處理在降低電阻率之同時提供良好黏附性及電阻非均勻性。值得注意的是,顯示使用多個還原劑脈衝以甚至在相同總曝露時間下,相較於一單脈衝,提供明顯經改良之電阻率及均勻性。但是,太多脈衝可導致最後鎢膜與下伏層之較差黏附性。如在11/951,236申請案中所描述,一最佳數量之脈衝(舉例來說介於2-8個之間)用於獲得低電阻率、低非均勻性及可接受黏附性。
圖3b顯示一處理製程之另一實例,在該處理製程中,將具有沉積於其上之成核層的基板曝露於交替還原劑及一含有鎢之前驅物脈衝的多個循環下。乙硼烷(B2H6)及六氟化鎢(WF6)各自顯示為還原劑及含有鎢之前驅物,但某些實施例亦可使用其他化合物。
一還原劑及含有鎢之前驅物的交替脈衝亦可用於沉積鎢成核層,但在處理操作中,通常大體上不沉積鎢。已發現在某些案例中,使用此一處理操作提供具有少於圖3a中圖解說明之多個脈衝處理顯示之缺陷的膜。特定而言,交替B2H6及WF6已顯示為大體上減少或消除微剝離的實例-將鎢塊層從下伏表面剝離的微米級、局部化區域。在不必受特定理論之約束下,據信此係由於WF6或其他鎢前驅物清除膜上之殘餘還原劑。
如在圖2中所指示,在比成核層沉積更高之溫度下執行處理製程。溫度可在375℃至415℃之範圍內,舉例來說,約395℃。從成核層沉積至此處理操作之轉變可涉及加熱基板至約350℃與415℃之間,或在某些實施例中加熱至約375℃至415℃及在製程中將成核層曝露於複數個還原劑或還原劑/含有鎢之前驅物脈衝之前容許基板穩定。如在某些實施例中所指示,基板溫度係約395℃。降低溫度將要求較長脈衝時間以達成相等處理效果。
在一脈衝期間還原劑(及(若使用)含有鎢之前驅物)之氣流速率的實例係介於約100至500 sccm之間。脈衝時間可從約0.5秒至5秒之間變化(舉例來說約1秒至2秒之間)。每一脈衝之間的間隔時間通常在約2秒至5秒之間變化。如圖3b中所描繪,當使用含有鎢之前驅物時,脈衝時間應足夠短以確保無或大體上無鎢沉積。(在某些實施例中,在處理期間可沉積一些少量鎢,舉例來說約或少於一原子層)。在某些實施例中,還原劑及含有鎢之前驅物脈衝可短至小於1秒。在一實施例中,施加B2H6脈衝1秒,之後係1秒清淨,接著係1秒之一WF6脈衝,然後係一2.5秒清淨。接著重複此循環四次。
對於此等操作條件,還原劑脈衝(如圖3a中)及或還原劑/鎢前驅物循環(如圖3b中)之數量通常介於2個與8個之間。在特定實施例中使用五個脈衝或循環。腔室壓力在多脈衝還原劑處理期間可於約2托與100托之間廣泛地變化,且更較佳地於約20托與40托之間變化。此等參數係基於300 mm晶圓且需取決於使用之晶圓大小、特定處理設備、特定還原劑等等進行調整。
已發現取決於脈衝時間、脈衝量及間隔時間,存在待使用之脈衝的一最佳數量以獲得所需鎢膜性質。若使用太少脈衝,則鎢膜之電阻率及薄層電阻均勻性較差。若使用太多脈衝,則鎢膜之電阻率及均勻性良好,但黏附性較差且微剝離增加。在許多實施例中,最佳脈衝數量係介於2-8個之間,但脈衝之最佳數量取決於使用之操作條件。一明顯較高數量之脈衝可用於明顯不同之處理條件。氣流速率及/或脈衝時間可為相同或脈衝與脈衝之間可變化。
返回至圖2,處理鎢成核層之後,在一處理操作207中將一塊鎢層沉積於特徵部中。在許多實施例中,使用一CVD製程沉積塊鎢。CVD製程迅速產生低電阻率膜。任何適當CVD製程均可搭配任何適當含有鎢之前驅物使用。在一些實施例中,使用用於形成鎢成核層之PNL製程中使用的相同含有鎢之前驅物-通常為WF6、WCl6及W(CO)6之一者。經常,使用分子氫及一或更多個此等前驅物之一混合物執行CVD製程。在其他實施例中,CVD製程可採用與矽烷或氫氣及矽烷之一混合物或氫氣及硼烷(諸如乙硼烷)之一混合物一起的鎢前驅物。亦可採用非CVD製程以形成塊層。此等包含ALD/PNL及物理氣相沉積(PVD)。
塊鎢可沉積成任何厚度。用於積體電路應用之鎢互連線可具有介於約20埃與1000埃之間的一總厚度(鎢成核層及塊鎢)。對於一典型位元線,總鎢膜厚度通常不超過約600埃。所形成之鎢膜將較佳地具有不大於約30 μΩ-cm之一電阻率。電阻率取決於成核層佔據總厚度之多少。上文已參考圖2描述使用製程沉積之600 的膜(成核+CVD鎢)的電阻率,600 的膜之電阻率小於約14 μΩ-cm,且在某些案例中小於約11 μΩ-cm。而且,該膜展現低於未經處理之膜的電阻率。在鎢膜沉積成一足夠厚度之後,完成圖1之製程流程。
圖4a係顯示圖2中描繪之製程之一特定實施例的一製程流程圖。此處,如圖2中所示,在一操作401中將具有一高縱橫比及/或一窄寬度之一基板提供至一沉積室。接著在一操作403中藉由將基板曝露於B2H6及WF6之交替脈衝下而執行一低溫PNL處理。在此成核層之沉積期間不存在氫氣。在一實例中,施加B2H6脈衝2秒,之後係3秒清淨,接著係0.5秒WF6脈衝及3秒清淨。有必要重複此步驟以在特徵部中將成核層保形地沉積成所需厚度。使用此低溫PNL製程,成核層可具有小於約15埃(舉例來說12埃)之厚度但仍足夠用於良好栓塞填充。接著將基板溫度(舉例來說)從約300℃上升至約395℃,以達成一操作407中之低電阻率處理。可使用其他溫度;在某些實施例中,溫度上升至少50℃或至少75℃。接著在一操作407中,在存在氫氣下將所沉積之成核層曝露於交替B2H6及WF6脈衝下。如上文所描述,此操作中通常不沉積可量測數量之鎢。此操作之效果係降低鎢栓塞之電阻率。在某些實施例中,執行介於2個至8個之間的循環,舉例來說5個循環。在多個脈衝處理之後,接著在一操作409中沉積一塊鎢層。在多台沉積裝置中,在一第一台中沉積成核層,其中在一或更多個額外台中執行低電阻率處理。
如下文在實驗部分中所進一步討論,根據圖4a中所示之實施例的處理(即沉積一PNL成核層(背景中無氫氣流入)及在處理操作中使用多個循環B2H6/WF6)相較於在氫氣存在下沉積成核層及/或僅使用還原劑處理操作的製程,其等導致較低電阻率、良好黏附性及無或經減少之微剝離。
如圖2至圖4中描述之方法的某些實施例中所完成,在不存在氫氣下於較低溫度(舉例來說300℃)使用一基於硼之成核化學及於一較高溫度使用一基於硼之電阻率處理導致具有極佳階部覆蓋度及低電阻率之膜。圖6顯示一習知成核處理(存在氫氣下使用矽烷作為一還原劑)及不存在氫氣下形成的基於乙硼烷之成核層的XRD光譜。習知膜顯示相對應於W結晶度之峰值,而基於乙硼烷之製程看似成非晶態W。在不受一特定理論之約束下,據信膜之非晶態本質促進一溝渠或其他特徵部中之保形鎢填充。不存在晶粒邊界亦在一隨後侵害性CVD反應期間保護下伏阻障層免受氟攻擊。結果,成核層自身具有低於使用習知PNL處理沉積之成核層的電阻率。而且,使用B2H6脈衝或B2H6/WF6脈衝來處理成核膜可在CVD填充期間促進較大之W晶粒生長。
圖4b係顯示用於另一實施例之操作的一製程流程圖。在一操作451中將一基板提供至一沉積腔室。根據多種實施例,該基板可具有至少一高縱橫比/窄特徵部,儘管在該等實施例中,方法並不限於此等基板。接著在操作453中執行一低溫PNL製程以沉積一鎢成核層。不同於圖4a中描述之製程,在背景中流入氫氣。沉積成核層通常涉及WF6及一或更多個還原劑之交替脈衝的多個循環。在一實施例中,沉積成核層涉及B2H6及WF6交替脈衝之一單循環,之後則係SiH4及WF6的多個循環。接著將基板溫度(舉例來說)從約300℃上升至約395℃,以達成一操作457中之低電阻率處理。可使用其他溫度;在某些實施例中,溫度上升至少50℃或至少75℃。接著在一操作457中,在存在氫氣下將所沉積之成核層曝露於交替B2H6及WF6脈衝下。如上文所描述,此操作中通常不沉積可量測數量之鎢。此操作之效果係降低鎢栓塞之電阻率。在某些實施例中,執行介於2個與8個之間的循環,舉例來說5個。在多個脈衝處理之後,接著在一操作459中沉積一塊鎢層。在多台沉積裝置中,可在一第一台中沉積成核層,其中在一或更多個額外台中執行低電阻率處理。
如下文參考實例7所進一步描述,相較於並不使用多脈衝處理之一製程,圖4b中描述之製程已顯示為提供較低電阻率。而且,已經由不存在干擾鎢前驅物脈衝下使用一含有硼之還原劑的多脈衝處理的製程改良黏附性;此等處理降低電阻率,但可卻具有舉例來說由剝離體現之較差的黏附性。如圖4a中之處理,操作459中描述之多脈衝處理明顯減少鎢微剝離之可能性,該鎢微剝離可在沒有一干擾鎢前驅物下(如圖3a中所示)使用含有硼之劑的多脈衝來降低電阻率之情況下發生。如上文所指示,在沒有一特定理論之約束下,據信在B2H6脈衝之間引入WF6有助於清除未反應之B2H6,若不清除,則促進從膜表面發生微剝離。在上文描述之多脈衝含有硼之化合物/鎢前驅物處理操作的一實例中,施加B2H6脈衝1秒,之後係1秒清淨,接著係1秒WF6脈衝,然後係2.5秒清淨。接著重複四次處理。在一特定實例中,B2H6之流速係300 sccm且WF6之流速係100 sccm。
根據本發明之多種實施例,製程可用於提供600埃之鎢膜,該鎢膜具有不超過約14 μΩ-cm或在某些實施例中,不超過約11 μΩ-cm的電阻率。該等膜亦可具有小於約5%的電阻非均勻性。
提供以下實例以進一步圖解說明本發明之態樣及優點。提供此等實例以簡化及更清楚地圖解說明本發明之態樣且絕非意欲限制本發明。
在300℃下使用以下表格中顯示之鎢成核層沉積順序,W成核層形成於具有8.5:1之AR的特徵部中且一頂部開口為0.14 μm。對於製程A,沉積約42 之成核層,對於製程C,沉積約25 之成核層,對於製程B,沉積約35 之成核層。接著於395℃下使用以下所示之順序執行處理操作。(請注意對於製程A,「處理」涉及具有較長脈衝持續時間之一B2H6及WF6循環;在此步驟期間鎢膜沉積。)請注意,製程係根據圖4a中描述之實施例。接著將一塊鎢層沉積於每一成核層上。量測600埃時的電阻率及3 mm邊緣排除量時的電阻非均勻性。亦檢查膜之微剝離區域。在以下表格1中顯示製程條件及結果。
相較於製程A,具有多脈衝處理操作之製程B及C提供經改良之電阻率。參照製程B,在鎢成核層沉積中不使用氫氣及在處理操作中使用WF6脈衝之製程C提供電阻率優點,而無任何微剝離。
在300℃下使用以下表格中顯示之鎢成核層沉積順序將W成核層形成於半導體基板(平面)上。對於製程D,沉積約35 之成核層厚度,對於製程E及F,沉積約25 之成核層厚度。製程D在H2存在下使用一單個B2H6/WF6循環,之後係三個SiH4/WF6循環;製程E及F在無氫氣下使用一低電阻率鎢沉積製程。接著於395℃下使用以下所示之順序的5個循環執行處理低電阻率處理操作。製程D使用B2H6脈衝(無干擾脈衝);製程E及F二者使用交替B2H6及WF6脈衝。根據圖4a中描述之實施例執行製程E及F。接著將一塊鎢層沉積於每一成核層上。量測600埃時的電阻率及4 mm邊緣排除量時的電阻非均勻性。對於每一製程,最佳化條件以最小化微剝離及缺陷。對於每一製程,缺陷之量值係相同的。在表格2中顯示製程條件及結果。
如上文所指示,由缺陷數量量測之所有膜的品質大約係相同的。最佳化較少缺陷,製程E及F顯示明顯經改良之電阻率(相較於13.59 μΩ-cm的10.09 μΩ-cm及11.42 μΩ-cm)及電阻非均勻性(相較於5.97%之1.83%及1.65%)。
類似地,當調節為低電阻率時,對於類似電阻率,如圖4a中所示之製程導致較低微粒計數及微剝離。
(**對於此處所示之特定分解,並不量測微剝離;但是從其他實驗顯示相較於製程G,製程H不導致微剝離或導致經減少之微剝離。)
根據圖4a中所示之實施例的多個製程用於沉積及處理鎢成核層。特定而言,對於製程C、E及F,根據表格1及2中描述之順序沉積成核層。含有鎢之前驅物及含有硼之還原劑的流速及脈衝時間係在以下範圍中變化:含有鎢之前驅物(WF6)的流速:75-150 sccm;含有鎢之前驅物(WF6)的脈衝時間:0.5-1.5秒;含有硼之還原劑(B2H6)的流速:200-300 sccm;含有硼之還原劑(B2H6)的脈衝時間:0.5-1秒。
對於處理製程,脈衝係均勻的,即相同的WF6流速、WF6脈衝時間、B2H6流速及B2H6脈衝時間用於一特定製程之多個處理脈衝的每一者。CVD層沉積於成核層之每一者上且檢查電阻率、電阻均勻性及微粒計數。基於所得實驗資料,作出預測以最佳化微粒計數、電阻率及電阻非均勻性。接著使用經預測之最佳製程(0.5秒及125 sccm的WF6脈衝;0.5秒及270 sccm的B2H6脈衝)來形成鎢成核層,在該鎢成核層上已沉積CVD鎢膜。此僅為脈衝時間及流速之一實例;可取決於特定製程條件及所需結果而使用其他脈衝時間及流速。
比較以下製程:
藉由以下形成成核層:在H2環境中於300℃及40托下進行B2H6/Ar清淨/WF6/Ar清淨(1個循環),之後係SiH4/Ar清淨/WF6/Ar清淨(5個循環)。於395℃下藉由經H2還原之WF6進行塊填充。
藉由以下形成成核層:在不存在H2下進行B2H6/Ar清淨/WF6/Ar清淨(5個循環)。在H2環境中於395℃下由B2H6/Ar清淨(6個循環)完成低電阻率處理。於395℃下藉由經H2還原之WF6 CVD進行塊填充。
圖6顯示來自膜之每一者的XRD光譜;製程I標記為習知PNL成核製程及製程J標記為B2H6/WF6(無H2)的製程。如上文所討論,光譜指示習知膜係結晶的且成核層係由基於硼之無氫氣製程非晶態形成。關於10:1 AR特徵部之栓塞填充實驗顯示對於製程I,要求至少23 之一成核膜來達成良好栓塞填充階部覆蓋度。特徵部底部附近不足的成核層引起確保H2-WF6 CVD反應及特徵部中之氣孔的延遲。但是,對於製程J,用少至12 μΩ-cm之成核膜達成極佳栓塞填充階部覆蓋度。亦發現此成核膜之電阻率(25 對應55 μΩ-cm)低於由製程I形成之PNL成核膜的電阻率(25 對應76 μΩ-cm)。
對於沉積於PVD TiN上之500 的膜,使用製程J之空白晶圓上之W晶粒大小係使用製程I的三倍大。
為了驗證鎢晶粒大小差別對電效能之影響,需在90 nm(AR 2:1)線上執行線電阻量測。75 的Ti及120 的CVD-TiN分別用作為襯墊及阻障物。如以下表格4中所示,四個製程用於此研究。
相較於習知PNL成核膜,製程1及2中使用之基於硼之成核膜由於以下原因導致線電阻率下降:(i)較大溝渠中W晶粒大小導致晶粒邊界處之較少電子散射;(ii)成核膜之較低電阻率;及(iii)由於較薄成核之較高百分比的CVD W填充。製程1及3中使用之低電阻率處理亦引起藉由在CVD填充期間促進大晶粒生長之線電阻率的下降。
在300℃下使用以下表格中顯示之鎢成核層沉積順序,W成核層形成於具有8.5:1之AR的特徵部中且一頂部開口為0.14 μm。對於製程A*,沉積約40 之成核層,對於製程B*,沉積約40 之成核層,且對於製程K,沉積約40 之成核層。(製程A*及B*係相同於不同實驗中之實例1之表格1中所示的製程A及B)。接著於395℃下使用以下所示之順序執行處理操作。(請注意對於製程A*,「處理」涉及具有較長脈衝持續時間之一B2H6/WF6循環;在此步驟鎢膜沉積。)接著將一塊層沉積於每一成核層上。量測600埃時的電阻率及4 mm邊緣排除量時的電阻非均勻性。亦檢查膜之微剝離區域。在以下表格5中顯示製程條件及結果。
*無資料;7-9%之預測
具有多個脈衝處理操作之製程B*及K相較於製程A*,提供經改良之電阻率。參照製程B*,在處理操作中使用WF6脈衝之製程K提供電阻率優點,而無任何微剝離。
本發明之方法可執行於從許多供應商購得之不同類型的沉積裝置中。適當裝置之實例包含Novellus的Concept-1 Altus、Concept-2 Altus、Concept-2 ALTUS-S、Concept 3 Altus沉積系統或多種其他商用CVD工具之任一者。在一些案例中,製程可順次執行於多個沉積台上。舉例來說參見美國專利案第6,143,082號,該案之所有目的以引用方式併入本文中。在一些實施例中,五個或甚至更多個沉積台放置於一單個沉積腔室中。如此,在第一台,使用在基板表面處產生局部化氣體之一個別氣體供應系統,將還原氣體及含有鎢之氣體交替引入至半導體基板之表面。
在一實例中,在沉積鎢成核層之後,將晶圓移至第二台以用於一處理製程之部分或所有且將新晶圓移至第一台上之位置。可從一台至下一台標示晶圓以致能並行晶圓處理。
圖7係適於根據本發明之實施例進行鎢薄膜沉積製程的一處理系統的一方塊圖。系統700包含一轉移模組703。轉移模組703提供一乾淨、加壓之環境以在基板於多種反應器模組之間移動時最小化正受處理之基板受沾污的風險。安裝於轉移模組703上的是多台反應器709,該多台反應器709能夠根據本發明之實施例執行PNL沉積、多脈衝處理及CVD。腔室709可包含可順次執行此等操作之多重台711、713、715及717。例如,腔室709可經組態使得台711執行PNL沉積,台713執行多脈衝處理且台715及717執行CVD。
同樣安裝於轉移模組703上的可為能夠執行電漿或化學(無電漿)預清潔之一或更多個單或多台模組707。該模組亦可用於多種其他處理,舉例來說,後襯墊氮化物處理。系統700亦包含處理之前及處理之後儲存晶圓的一或更多個(在此案例中為2個)晶圓源模組701。大氣轉移腔室719中之一大氣機器人(未顯示)首先將晶圓從源模組701移至真空進樣室(loadlock) 721。轉移模組703中之一晶圓轉移器件(通常為機械手臂單元)將晶圓從真空進樣室721移動至安裝於轉移模組703上之模組及移動至安裝於轉移模組703上之模組之間。
在某些實施例中,採用一系統控制器來控制沉積期間的製程條件。控制器將通常包含一或更多個記憶體器件及一或更多個處理器。處理器可包含一CPU或電腦、類比及/或數位輸入/輸出連接、步進馬達控制器板等。
控制器可控制所有沉積裝置之活動。系統控制器執行系統控制軟體,該系統控制軟體包含用於控制時序、氣體之混合、腔室壓力、腔室溫度、晶圓溫度、RF功率位準、晶圓夾盤或台座位置及一特定製程之其他參數的指令組。可在一些實施例中採用儲存於與控制器相關聯之記憶體器件上的其他電腦程式。
通常而言,將存在與控制器相關聯之一使用者介面。使用者介面可包含一顯示螢幕、裝置及/或製程條件之圖形軟體顯示器及諸如指向器件、鍵盤、觸控螢幕、麥克風等等的使用者輸入器件。
可以任何習知電腦可讀程式語言(例如,組合語言、C、C++、Pascal、Fortran或其他)寫入用於控制一製程順序中之沉積及其他製程的電腦程式碼。藉由處理器執行經編譯之目的碼或腳本以執行程式中識別之任務。
控制器參數係關於製程條件,諸如例如製程氣體組合物及流速、溫度、壓力、電漿條件(諸如RF功率位準及低頻率RF頻率)、冷卻氣體壓力及腔室壁溫度。此等參數可以配方形式提供至使用者,且可利用使用者介面輸入此等參數。
可藉由系統控制器之類比及/或數位輸入連接提供用於監測製程之信號。用於控制製程之信號輸出於沉積裝置之類比及數位輸出連接上。
可以許多不同方式設計或組態系統軟體。例如,可寫入多種腔室組件次常式或控制目標以控制執行本發明之沉積製程所必需之腔室組件的操作。為此目的之程式實例或程式之部分包含基板定位碼、製程氣體控制碼、壓力控制碼、加熱器控制碼及電漿控制碼。
一基板定位程式可包含用於控制腔室組件之程式碼,該等腔室組件用於將基板裝載至一台座或夾盤及控制基板與腔室之其他部分(諸如氣體入口及/或目標)之間的間距。一製程氣體控制程式可包含用於控制氣體組合物及流速,且可視情況而用於在沉積之前使氣體流入腔室中以穩定腔室中之壓力的編碼。一壓力控制程式可包含用於藉由調控(舉例來說)腔室之排氣系統中之節流閥而控制腔室中之壓力的碼。一加熱器控制程式可包含用於控制至一加熱單元之電流的碼,該加熱單元用於加熱基板。或者,加熱器控制程式可控制一傳熱氣體(諸如氦)至晶圓夾盤的傳送。
在沉積期間可被監測之腔室感測器的實例包含位於台座或夾盤中之質量流控制器、壓力感測器(諸如氣壓計)及熱電偶。適當地,可對來自此等感測器之資料使用適當之程式化回饋及控制演算法以維持所需製程條件。
上文描述一單或多腔室半導體處理工具中本發明之實施例的實施方案。
本發明可用以沉積用於許多不同應用之薄、低電阻率的鎢層。一較佳應用係用於積體電路(諸如記憶體晶片及微處理器)中之互連接。互連接係於一單金屬化層上所見之電流線且通常為長薄、扁平結構。可藉由一鎢層之毯覆式沉積(藉由如上文描述之製程),之後係界定載流鎢線之位置的圖案化操作及將鎢線之外區域的鎢移除來形成此等互連接。
一互連接應用之一主要實例為一記憶體晶片中之位元線。當然,本發明並不限於互連接應用且可延伸至通常可在電子器件中出現之導孔、接觸件及其他鎢結構。通常而言,本發明發現需要薄、低電阻率鎢層之任何環境中的應用。
許多應用關注之另一參數係最終沉積鎢層之較低粗糙度。較佳的是,鎢層之粗糙度不大於所沉積之鎢層總厚度的約10%,且更佳的是不大於所沉積之鎢層總厚度的約5%。鎢層之粗糙度可藉由多種技術量測,諸如原子力顯微鏡。
圖5係可使用本發明之方法形成之一膜堆疊的橫截面圖解。膜堆疊可表示如先前所描述之互連接應用。圖5之膜堆疊形成於一下伏基板中,該下伏基板具有鎢沉積於其中的一特徵部。該特徵部可為一單個組件或更一般而言為具有多種導電、絕緣及半導體組件的一複雜多特徵結構。例如,基板可具有包括矽或電介質(諸如二氧化矽)的一頂層。按照以下順序,接觸基板的是鈦層503、氮化鈦層505、(根據本發明形成之)鎢成核層507及鎢塊層509。通常藉由一CVD製程沉積鈦層503,該CVD製程提供與下伏基板501之適度良好之黏附性。通常使用CVD或PVD方法沉積氮化鈦層505且該氮化鈦層505用於在隨後鈦沉積期間保護下伏鈦及/或矽免於曝露於六氟化鎢(WF6)下。已發現WF6反應非常激烈且有時與鈦爆炸性地反應。如上文描述之本發明之方法形成鎢成核層507及鎢塊層509。在如上文描述之互連接應用中,層503、505、507及509都經蝕刻以形成互連接線。在另一實施例中,採用氮化鎢層,而非Ti/TiN層。
雖然本發明已就若干實施例進行描述,但存在屬於本發明之範疇內之變更、修改、置換及替代等效物。亦應注意,存在實施本發明之方法及裝置的許多替代方法。因此,期望以下附加申請專利範圍可解釋為包含屬於本發明之真正精神及範疇內的所有此等變更、修改、置換及替代等效物。
101...特徵部
103...特徵部
503...鈦層
505...氮化鈦層
507...鎢成核層
509...鎢塊層
700...系統
701...晶圓源模組
703...轉移模組
707...單或多台模組
709...多台反應器/腔室
711、713、715、717...台
719...大氣轉移腔室
721...真空進樣室
t...厚度
W1...寬度
W2...寬度
圖1顯示鎢沉積於低及高縱橫比特徵部中之簡單橫截面圖;
圖2係顯示根據本發明之多種實施例之方法的有關操作的一製程流程圖;
圖3a及圖3b係代表根據本發明之多種實施例之低電阻率處理操作之還原劑脈衝及間隔時間的圖;
圖4a及圖4b係顯示根據本發明之多種實施例之方法的有關操作的製程流程圖;
圖5係包含與根據本發明形成之一鎢成核層及一鎢塊層一起之一鈦黏附層的一膜堆疊的一簡單橫截面圖;
圖6顯示一習知成核層及根據本發明之一實施例形成之一層的XRD光譜;及
圖7係適於根據本發明之實施例進行鎢沉積製程的一處理系統的一方塊圖。
(無元件符號說明)
Claims (12)
- 一種在一反應腔室中之一基板上形成一鎢膜的方法,該方法包括:將該基板曝露於一含有鎢之前驅物及一還原劑的交替脈衝之一第一複數個循環下,以藉此將一鎢成核層沉積於該基板上;在該所沉積之鎢成核層上執行一處理操作,其中該處理操作包括將該鎢成核層曝露於一還原劑及一含有鎢之前驅物的交替脈衝之一第二複數個循環下,其中在該第二複數個循環之各者中經引進至該反應腔室之該含有鎢之前驅物之濃度低於在該第一複數個循環之任一者中經引進至該反應腔室之該含有鎢之前驅物之濃度。
- 如請求項1之方法,進一步包含將一鎢塊層沉積於該經處理之鎢成核層上以形成該鎢膜。
- 如請求項1之方法,其中一含有硼之還原劑在該第一複數個循環期間被脈衝化(pulsed)。
- 如請求項1之方法,其中一不含硼之還原劑在該第一複數個循環期間被脈衝化。
- 如請求項1之方法,其中一含有硼之還原劑及一不含硼之還原劑在該第一複數個循環期間被脈衝化。
- 如請求項1之方法,其中一含有硼之還原劑在該第二複數個循環期間被脈衝化。
- 如請求項1之方法,其中一不含硼之還原劑在該第二複數個循環期間被脈衝化。
- 如請求項1之方法,其中從該鎢成核層沉積至該處理操作之轉變包括開啟一氫氣流。
- 一種方法,包括:將一基板曝露於一含有鎢之前驅物及一還原劑的交替脈衝之一第一複數個循環下,以藉此將一鎢成核層沉積於該基板上;以及在該所沉積之鎢成核層上執行一處理操作,其中該處理操作包括將該鎢成核層曝露於一還原劑及一含有鎢之前驅物的交替脈衝之一第二複數個循環下,其中該第二複數個循環之該含有鎢之前驅物之各個脈衝之脈衝時間小於該第一複數個循環之該含有鎢之前驅物之各個脈衝之脈衝時間。
- 如請求項9之方法,其中從該成核層沉積至該處理操作之轉變包括開啟一氫氣流。
- 一種用於將鎢膜沉積於一基板上之裝置,該裝置包括:a)一多台基板沉積腔室,其包括:i)一鎢成核層沉積台,該沉積台包括一基板支撐物及經組態以將該基板曝露於氣體脈衝下的一或更多個氣體入口;ii)一處理台,該還原劑曝露台包括一基板支撐物及經組態以將該基板曝露於氣體脈衝下的一或更多個氣體入口;及b)一控制器,其用於控制在該多台沉積腔室中之該等操作,該控制器包括用於以下之指令: i)脈衝化一還原劑及一含有鎢之前驅物之交替劑量;ii)脈衝化一還原劑及一含有鎢之前驅物之交替劑量,其中(ii)中該含有鎢之前驅物之劑量之各者之脈衝時間短於(i)中該含有鎢之前驅物之劑量之任一者之脈衝時間。
- 一種用於將鎢膜沉積於一基板上之裝置,該裝置包括:a)一多台基板沉積腔室,其包括:i)一鎢成核層沉積台,該沉積台包括一基板支撐物及經組態以將該基板曝露於氣體脈衝下的一或更多個氣體入口;ii)一處理台,該還原劑曝露台包括一基板支撐物及經組態以將該基板曝露於氣體脈衝下的一或更多個氣體入口;及b)一控制器,其用於控制在該多台沉積腔室中之該等操作,該控制器包括用於以下之指令:i)脈衝化一還原劑及一含有鎢之前驅物之交替劑量;ii)脈衝化一還原劑及一含有鎢之前驅物之交替劑量,且在步驟(i)及(ii)間開啟一氫氣流。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099107504A TWI541836B (zh) | 2010-03-15 | 2010-03-15 | 用於沉積具有低電阻率及堅固微黏附特性之鎢薄膜之方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099107504A TWI541836B (zh) | 2010-03-15 | 2010-03-15 | 用於沉積具有低電阻率及堅固微黏附特性之鎢薄膜之方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201131586A TW201131586A (en) | 2011-09-16 |
TWI541836B true TWI541836B (zh) | 2016-07-11 |
Family
ID=50180430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099107504A TWI541836B (zh) | 2010-03-15 | 2010-03-15 | 用於沉積具有低電阻率及堅固微黏附特性之鎢薄膜之方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI541836B (zh) |
-
2010
- 2010-03-15 TW TW099107504A patent/TWI541836B/zh active
Also Published As
Publication number | Publication date |
---|---|
TW201131586A (en) | 2011-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI831756B (zh) | 形成金屬薄膜的方法及儀器 | |
US8058170B2 (en) | Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics | |
KR102466639B1 (ko) | 몰리브덴을 함유하는 저 저항률 막들 | |
JP5376361B2 (ja) | タングステン膜の製造方法および装置 | |
TWI536458B (zh) | 沈積超薄低電阻率鎢膜用於小臨界尺寸接點及互連線之方法 | |
TWI709656B (zh) | 具有低氟含量之鎢膜 | |
TWI605522B (zh) | 用以沉積具有低表面粗糙度及低電阻率之鎢膜的方法 | |
US9159571B2 (en) | Tungsten deposition process using germanium-containing reducing agent | |
KR20210027507A (ko) | 순수 금속 막의 증착 | |
JP5729911B2 (ja) | タングステン膜の製造方法およびタングステン膜を堆積させる装置 | |
TW201525174A (zh) | 極低電阻率鎢之沉積方法 | |
JP2015221940A (ja) | 塩化タングステン前駆体を使用してタングステンおよび窒化タングステン薄膜を準備する方法 | |
TW201526090A (zh) | 允許低電阻率鎢特徵物填充之鎢成核程序 | |
JP2022180422A (ja) | 金属膜の蒸着 | |
US20220254685A1 (en) | Nucleation-free tungsten deposition | |
KR101356332B1 (ko) | 낮은 저항 및 강한 미소-접착 특성을 가진 텅스텐 박막의 증착 방법 | |
US20240006180A1 (en) | Low resistance pulsed cvd tungsten | |
TWI541836B (zh) | 用於沉積具有低電阻率及堅固微黏附特性之鎢薄膜之方法 |