CN101154576A - 形成具有低电阻的钨多金属栅极的方法 - Google Patents
形成具有低电阻的钨多金属栅极的方法 Download PDFInfo
- Publication number
- CN101154576A CN101154576A CNA2007100967522A CN200710096752A CN101154576A CN 101154576 A CN101154576 A CN 101154576A CN A2007100967522 A CNA2007100967522 A CN A2007100967522A CN 200710096752 A CN200710096752 A CN 200710096752A CN 101154576 A CN101154576 A CN 101154576A
- Authority
- CN
- China
- Prior art keywords
- gas
- layer
- tungsten
- deposition
- tungsten nucleating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052721 tungsten Inorganic materials 0.000 title claims abstract description 150
- 239000010937 tungsten Substances 0.000 title claims abstract description 149
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims abstract description 128
- 238000000034 method Methods 0.000 title claims abstract description 56
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 38
- 229920005591 polysilicon Polymers 0.000 claims abstract description 38
- 230000004888 barrier function Effects 0.000 claims abstract description 31
- 238000000151 deposition Methods 0.000 claims abstract description 28
- 230000008569 process Effects 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 230000008021 deposition Effects 0.000 claims description 24
- KAKZBPTYRLMSJV-UHFFFAOYSA-N Butadiene Chemical compound C=CC=C KAKZBPTYRLMSJV-UHFFFAOYSA-N 0.000 claims description 16
- 238000005229 chemical vapour deposition Methods 0.000 claims description 9
- VYXHVRARDIDEHS-QGTKBVGQSA-N (1z,5z)-cycloocta-1,5-diene Chemical compound C\1C\C=C/CC\C=C/1 VYXHVRARDIDEHS-QGTKBVGQSA-N 0.000 claims description 8
- YWAAKSBJISUYNU-UHFFFAOYSA-N buta-1,2-dien-1-one Chemical compound CC=C=C=O YWAAKSBJISUYNU-UHFFFAOYSA-N 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 8
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 7
- 238000003475 lamination Methods 0.000 claims description 6
- 238000005137 deposition process Methods 0.000 claims 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 2
- 230000006911 nucleation Effects 0.000 abstract 3
- 238000010899 nucleation Methods 0.000 abstract 3
- 238000009413 insulation Methods 0.000 abstract 2
- 239000007789 gas Substances 0.000 description 139
- 239000010936 titanium Substances 0.000 description 25
- -1 tungsten nitride Chemical class 0.000 description 21
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 12
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 238000010406 interfacial reaction Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000010926 purge Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种形成钨多金属栅极的方法，包括步骤：依次在半导体衬底上形成栅极绝缘层和多晶硅层；在该多晶硅层上沉积阻挡层；通过原子层沉积工艺在该阻挡层上沉积钨成核层；通过化学气相沉积工艺在该钨成核层上沉积钨层；在该钨层上沉积硬掩模层；以及蚀刻该硬掩模层、钨层、钨成核层、阻挡层、多晶硅层和栅极绝缘层。
Description
技术领域
本发明涉及在半导体装置中形成栅极的方法，更具体地涉及形成具有低电阻的钨多金属(polymetal)栅极的方法。
背景技术
在CMOS装置中，n+多晶硅栅极可以同时形成于NMOS装置和PMOS装置中，藉此，由此相反的掺杂，该NMOS装置具有表面沟道而PMOS装置具有掩埋沟道。然而掩埋沟道促进了短沟道效应增大。
人们提出双栅极形成方法，通过在NMOS装置中形成n+多晶硅栅极且在PMOS装置中形成p+多晶硅栅极以解决这个问题。由于掩埋沟道引起的短沟道效应则不复存在，因为表面沟道同时形成于NMOS装置和PMOS装置内。
然而，双栅极结构也存在问题。首先是由于硼泄漏到沟道区域内而引起的阈值电压偏移现象。其次为由于例如硼的p型杂质从PMOS装置的p+多晶硅层向外扩散而引起的栅极耗尽现象，导致多晶硅层内掺杂浓度不足。
针对由于硼泄漏到沟道区域内引起的阈值电压偏移现象，提出了对栅极绝缘层表面进行氮化处理的技术，但是尚未提出有关防止由于硼向外扩散引起的栅极耗尽现象的技术。
另一方面，当MOSFET设计规则缩小到亚100nm水平时，字线内与电阻电容延迟(RC延迟)有关的问题成为严重的问题。作为解决字线RC延迟问题的一个方法，人们尝试采用低比电阻材料作为栅极材料。
具体而言，栅极材料/结构的选择从具有多晶硅(Si)层和金属硅化物层的叠层的多硅化物(polycide)栅极结构转变到具有多晶硅层和金属层的叠层的多金属栅极结构。对于这种多金属栅极结构，人们研究了将钨(W)作为多金属栅极(即，钨多金属栅极)的金属层的材料的方法。
在钨多金属栅极中，多晶硅层和钨层设为直接接触。这于是导致在退火工艺中在多晶硅层和钨层之间形成硅化钨层，这致使体积膨胀且由此产生应力。为了防止这种不期望的效果，在多晶硅层和钨层之间形成扩散阻挡被认为是必须的。
因此，氮化钨(WN)作为扩散阻挡形成于钨多金属栅极的多晶硅层上，且钨层随后沉积在该WN层上。
这种情况下，在温度高于600℃时WN层和多晶硅层之间的界面反应导致形成SiNx绝缘层，在钨多金属栅极的结构内引入不稳定性。此外，由于界面反应导致界面电阻增大，因此钨多金属栅极的电阻增大。
更具体而言，WN与Si反应，形成W和Si3N4。W随后与Si反应形成WSi2。这些界面反应导致形成SiNx绝缘层，增大了钨多金属栅极的电阻。
为了防止界面反应，人们提议在氮化钨层和多晶硅层之间形成WSix层或Ti层或Ti/TiN层。
然而，通过在氮化钨层和多晶硅层之间形成WSix层，可以获得低电阻的钨多金属栅极，但是由于PMOS栅极内多晶硅和氮化钨之间高的界面接触电阻而出现其他问题，其导致环形振荡延迟现象。
对于在氮化钨层和多晶硅层之间形成Ti层或Ti/TiN层的情形，与PMOS或NMOS栅极中多晶硅和氮化钨之间高的界面接触电阻相关的问题可能不会发生；然而，由于沉积在Ti层或Ti/TiN层上的氮化钨层的晶化引起沉积在氮化钨层上的钨层的晶粒尺寸减小(如图1所示)，因此钨多金属栅极无法获得低电阻。
发明内容
本发明的实施例涉及形成具有低电阻的钨多金属栅极的方法。
根据本发明的实施例，形成钨多金属栅极的方法包括步骤：依次在半导体衬底上形成栅极绝缘层和多晶硅层；在多晶硅层上沉积阻挡层；通过原子层沉积(ALD)工艺在阻挡层上沉积钨成核层；通过化学气相沉积(CVD)工艺在钨成核层上沉积钨层；在钨层上沉积硬掩模层；以及蚀刻该硬掩模层、钨层、钨成核层、阻挡层、多晶硅层和栅极绝缘层。
该阻挡层包括Ti层和WN层的叠层，或者Ti层、TiN层和WN层的叠层。
Ti层、WN层和TiN层每个的厚度均为20至150。
在沉积阻挡层的步骤之后且在阻挡层上沉积钨成核层的步骤之前，该方法还包括向其上形成阻挡层的所得到的衬底供给B2H6气体1至10秒，以促进成核反应。
在沉积阻挡层的步骤之后且在阻挡层上沉积钨成核层的步骤之前，该方法还包括向其上形成阻挡层的结果的衬底供给B2H6气体和WF6气体，以促进成核反应。
供给B2H6气体和WF6气体的步骤按照下述方式实施：B2H6气体供给1至10秒，随后赶气(purge)0.5至10秒，WF6气体供给1至10秒，随后赶气0.5至10秒，如此依次执行。
沉积钨成核层的步骤包括步骤：在阻挡层上形成第一钨成核层；以及在第一钨成核层上形成第二钨成核层。
第一和第二钨成核层每个都形成为具有10至100的厚度。
第一和第二钨成核层在250至400℃的温度下形成。
第一钨成核层通过ALD工艺沉积，其中使用SiH4气体或Si2H6气体作为反应气体和包含W的气体作为源气体。
SiH4气体或Si2H6气体在其气体状态下或者通过形成等离子体而使用。
包含W的气体为选自WF6气体、WCl6气体、WBr6气体、W(Co)6气体、W(C2H6)6气体、W(PF3)6气体、W(烯丙基)4气体、(C2H5)WH2气体、[(CH3)(C5H4)]2WH2气体、(C2H5)W(CO)3(CH3)气体、W(丁二烯)3气体、W(甲基乙烯基-酮)3气体、(C5H5)HW(CO)3气体、(C7H8)W(CO)3气体和(1，5-COD)W(CO)4气体组成的组之一。
通过重复沉积周期而沉积该第一钨成核层，该沉积周期包括供给反应气体0.2至5秒，赶气0.5至10秒，供给源气体1至10秒，赶气0.5至10秒，直至得到期望的厚度。
第二钨成核层通过ALD工艺沉积，该工艺使用选自B2H6气体、BH3气体、B10H14气体和B(CH3)3气体的气体作为反应气体和包含W的气体作为源气体。
B2H6气体、BH3气体、B10H14气体和B(CH3)3气体在其气体状态下或者通过形成等离子体而使用。
包含W的气体为选自WF6气体、WCl6气体、WBr6气体、W(Co)6气体、W(C2H6)6气体、W(PF3)6气体、W(烯丙基)4气体、(C2H5)WH2气体、[(CH3)(C5H4)]2WH2气体、(C2H5)W(CO)3(CH3)气体、W(丁二烯)3气体、W(甲基乙烯基-酮)3气体、(C5H5)HW(CO)3气体、(C7H8)W(CO)3气体和(1，5-COD)W(CO)4气体组成的组之一。
通过重复沉积周期而沉积该第二钨成核层，该沉积周期包括供给反应气体0.2至5秒，赶气0.5至10秒，供给源气体1至10秒，赶气0.5至10秒，直至得到期望的厚度。
钨层通过CVD工艺沉积，该工艺使用包含W的气体作为源气体且以H2气体作为反应气体。
包含W的气体为选自WF6气体、WCl6气体、WBr6气体、W(Co)6气体、W(C2H6)6气体、W(PF3)6气体、W(烯丙基)4气体、(C2H5)WH2气体、[(CH3)(C5H4)]2WH2气体、(C2H5)W(CO)3(CH3)气体、W(丁二烯)3气体、W(甲基乙烯基-酮)3气体、(C5H5)HW(CO)3气体、(C7H8)W(CO)3气体和(1，5-COD)W(CO)4气体组成的组之一。
钨层沉积至厚度为100至500。
钨层在300至450℃的温度下沉积。
附图说明
图1为示出了根据传统技术沉积的钨层的晶粒尺寸的照片。
图2为示出了根据本发明实施例沉积的钨层的晶粒尺寸的照片。
图3A至3G为示出根据本发明实施例的形成钨多金属栅极的剖面视图。
图4为示出了根据本发明实施例所导致的有利的效果。
具体实施方式
在本发明实施例中，Ti层和氮化钨层沉积在多晶硅层上，随后薄的钨成核层通过ALD工艺沉积在氮化钨层上，再随后钨层通过CVD工艺沉积在该钨成核层上。
这减小了钨多金属栅极的电阻，因为Ti层用做多晶硅和氮化钨之间的欧姆层，在多晶硅上形成非常薄的Ti硅化物，且氮化钨层将氮供给到Ti层内，将Ti层上部分转变为能够抑制多晶硅和钨之间界面扩散的氮化钛(TiN)或氮化钛硅(Ti-Si-N)。
此外，根据本发明实施例，由于在形成钨层之前沉积钨成核层，从图2可以容易地看出，可以获得晶粒尺寸比传统技术大的钨层，因此可以进一步降低钨多金属栅极的电阻。
下文中将参照图3A至3G描述根据本发明一个实施例的形成钨多金属栅极的方法。
参照图3A，栅极绝缘层302和多晶硅层303依次形成在具有隔离结构301的半导体衬底300上。栅极绝缘层302形成为氧化物层，多晶硅层303形成为掺杂P型或n型杂质的多晶硅层。
参照图3B，Ti层304通过等离子体气相沉积(PVD)工艺沉积在多晶硅层303上。Ti层304用做多晶硅层303和氮化钨之间的欧姆层，在多晶硅层上形成非常薄的Ti硅化物，且随后沉积的氮化钨层305将氮供给到Ti层内，以将Ti层的上部分转变为可以抑制多晶硅和钨之间界面扩散的薄氮化钛(TiN)或氮化钛硅(Ti-Si-N)。Ti层304沉积至20至150的厚度。在Ti层304沉积之后，TiN层可以另外形成在Ti层上。TiN层也可以沉积至20至150的厚度。
氮化钨层305沉积在Ti层304上，作为防止扩散的阻挡层。氮化钨层305是形成为防止在随后退火工艺中形成硅化钨层并由此导致体积膨胀的阻挡层。氮化钨层305通过PVD工艺沉积至20至150的厚度。
参照图3C，第一钨成核层306沉积在氮化钨层305上。第一钨成核层306在250至400℃的温度下通过ALD工艺沉积至10至100的厚度，该工艺采用SiH4气体或者Si2H6气体作为反应气体和含W的气体作为源气体。
更详细地，第一钨成核层306采用ALD工艺通过重复沉积周期而沉积，该沉积周期包括：供给反应气体0.2至5秒，赶气0.5至10秒，供给源气体1至10秒，赶气0.5至10秒，直至获得期望的厚度。
这里，包含W的气体使用选自由WF6气体、WCl6气体、WBr6气体、W(Co)6气体、W(C2H6)6气体、W(PF3)6气体、W(烯丙基)4气体、(C2H5)WH2气体、[(CH3)(C5H4)]2WH2气体、(C2H5)W(CO)3(CH3)气体、W(丁二烯)3气体、W(甲基乙烯基-酮)3气体、(C5H5)HW(CO)3气体、(C7H8)W(CO)3气体和(1，5-COD)W(CO)4气体组成的组之一。通过供给气体状态的SiH4气体或Si2H6气体或者通过供给使用SiH4气体或Si2H6气体形成的等离子体，由此可以执行反应气体的供给。
可以通过颠倒供给反应气体和源气体的顺序而沉积第一钨成核层306。也就是说，可以通过重复包括供给源气体、赶气、供给反应气体和赶气的沉积周期而沉积第一钨成核层306，直至获得期望的厚度。
在沉积第一钨成核层306之前，B2H6气体可以附加地供给到其上形成有氮化钨层305的所得到的衬底，以促进成核反应。B2H6气体源供给1至10秒。此外，B2H6气体和WF6气体可以附加地供给到其上形成有氮化钨层305的所得到的衬底，以促进成核反应。此时，按照下述方式实施B2H6气体和WF6气体的供给，B2H6气体供给1至10秒，赶气0.5至10秒，WF6气体供给1至10秒，赶气0.5至10秒，如此依次执行。
参照图3D，第二钨成核层307沉积在第一钨成核层306上。第二钨成核层307沉积至与第一钨成核层306相同的厚度，工艺条件与沉积第一钨成核层306时采用的工艺条件相同。此时，当沉积第二钨成核层307时，选自B2H6气体、BH3气体、B10H14气体和B(CH3)3气体之一的气体用作反应气体。通过供给气体状态的B2H6气体、BH3气体、B10H14气体或B(CH3)3气体或者通过供给使用B2H6气体、BH3气体、B10H14气体或B(CH3)3气体形成的等离子体，由此可以执行反应气体的供给。
与第一钨成核层306的情形相似，第二钨成核层307可以通过颠倒反应气体和源气体的供给顺序而执行。
参照图3E，钨层308通过CVD工艺沉积在第二钨成核层307上。钨层308在300至450℃的温度下通过CVD工艺沉积至100至500的厚度，该CVD工艺使用包含W的气体作为源气体且以H2气体作为反应气体。
包含W的气体使用选自由WF6气体、WCl6气体、WBr6气体、W(Co)6气体、W(C2H6)6气体、W(PF3)6气体、W(烯丙基)4气体、(C2H5)WH2气体、[(CH3)(C5H4)]2WH2气体、(C2H5)W(CO)3(CH3)气体、W(丁二烯)3气体、W(甲基乙烯基-酮)3气体、(C5H5)HW(CO)3气体、(C7H8)W(CO)3气体和(1，5-COD)W(CO)4气体组成的组之一。
在本发明中，由于钨层308沉积在第一和第二钨成核层306和307上，因此可以防止沉积在Ti层304上的氮化钨层305在钨层308沉积时晶化；因此，可以沉积钨层308使得其具有大的晶粒尺寸。结果，在本发明中，由于可以沉积具有大晶粒尺寸的钨层308，钨层308的比电阻降低，且钨多金属栅极的电阻有效地降低。此外，在本发明中，由于栅极的厚度可以减小同时将电阻维持在恰当的水平，因此栅极中引起的寄生电容减小，且装置的工作速度可以提高。
参照图3F，硬掩模层309沉积在钨层308上。氮化物层或非晶碳层沉积作为该硬掩模层309。
参照图3G，硬掩模层309例如通过光刻工艺蚀刻。随后，钨层308、第一和第二钨成核层306和307、氮化钨层305、Ti层304、多晶硅层303、和栅极绝缘层302通过使用被蚀刻的硬掩模层309作为蚀刻掩模而被蚀刻，钨多金属栅极310由此形成。
随后，尽管未在图中示出，执行一系列后续工艺，包括用于除去蚀刻损伤的选择性氧化工艺以及清洗工艺，以形成根据本发明一个实施例的钨多金属栅极310。
在本发明的实施例中，由于在形成钨多金属栅极时钨层沉积在薄钨成核层上这一事实，钨层的比电阻降低，因此钨多金属栅极的电阻有效地降低。
详言之，参照图4，当沉积厚度为500的钨层时，根据传统技术沉积的钨层的比电阻为28μΩ-cm，而根据本发明实施例沉积的钨层具有较低的18μΩ-cm的比电阻。因此，如本发明实施例所证实的，与传统技术相比，比电阻可以降低46％，本发明有效地改善了多金属栅极的电阻。
从上述说明显而易见的是，由于在形成钨多金属栅极时钨层沉积在钨成核层上，根据本发明一个实施例，钨层的比电阻降低。结果，根据本发明实施例，钨多金属栅极的电阻有效地降低。
尽管已经出于说明的目的描述了本发明的具体实施例，但是本领域技术人员应该理解，在不背离由权利要求所披露的本发明的范围和精神的情况下，各种改进、添加和替换是可能的。
本申请要求2006年9月29日提交的韩国专利申请No.10-2006-0096550的优先权，其全部内容于此引入作为参考。
Claims (21)
1.一种形成钨多金属栅极的方法，包括步骤：
依次在半导体衬底上形成栅极绝缘层和多晶硅层；
在所述多晶硅层上沉积阻挡层；
通过原子层沉积工艺在所述阻挡层上沉积钨成核层；
通过化学气相沉积工艺在所述钨成核层上沉积钨层；
在所述钨层上沉积硬掩模层；以及
蚀刻所述硬掩模层、钨层、钨成核层、阻挡层、多晶硅层和栅极绝缘层。
2.权利要求1的方法，其中所述阻挡层包括Ti层和WN层的叠层，或者包括Ti层、TiN层和WN层的叠层。
3.权利要求2的方法，其中所述Ti层、WN层和TiN层每个的厚度均为20至150。
4.权利要求1的方法，还包括步骤：
在沉积所述阻挡层的步骤之后且在所述阻挡层上沉积所述钨成核层的步骤之前，向其上形成所述阻挡层的所得到的衬底供给B2H6气体1至10秒，以促进成核反应。
5.权利要求1的方法，还包括步骤：
在沉积所述阻挡层的步骤之后且在所述阻挡层上所述沉积钨成核层的步骤之前，向其上形成所述阻挡层的所得到的衬底供给B2H6气体和WF6气体，以促进成核反应。
6.权利要求5的方法，其中所述供给B2H6气体和WF6气体的步骤包括步骤：
供给B2H6气体1至10秒，随后赶气0.5至10秒；以及
供给WF6气体1至10秒，随后赶气0.5至10秒。
7.权利要求1的方法，其中沉积所述钨成核层的步骤包括步骤：
在所述阻挡层上形成第一钨成核层；以及
在所述第一钨成核层上形成第二钨成核层。
8.权利要求7的方法，其中所述第一钨成核层和第二钨成核层每个都形成为具有10至100的厚度。
9.权利要求7的方法，其中所述第一钨成核层和第二钨成核层在250至400℃的温度下形成。
10.权利要求7的方法，其中所述第一钨成核层通过原子层沉积工艺沉积，其中所述工艺使用SiH4气体或Si2H6气体作为反应气体和包含W的气体作为源气体。
11.权利要求10的方法，其中在形成所述第一钨成核层过程中，所述SiH4气体或Si2H6气体在气体状态或者等离子体状态下被供给。
12.权利要求10的方法，其中所述包含W的气体选自WF6气体、WCl6气体、WBr6气体、W(Co)6气体、W(C2H6)6气体、W(PF3)6气体、W(烯丙基)4气体、(C2H5)WH2气体、[(CH3)(C5H4)]2WH2气体、(C2H5)W(CO)3(CH3)气体、W(丁二烯)3气体、W(甲基乙烯基-酮)3气体、(C5H5)HW(CO)3气体、(C7H8)W(CO)3气体和(1，5-COD)W(CO)4气体之一。
13.权利要求10的方法，其中通过重复沉积周期直至得到预定厚度而沉积所述第一钨成核层，所述沉积周期包括：
供给反应气体0.2至5秒，随后赶气0.5至10秒；以及
供给源气体1至10秒，随后赶气0.5至10秒。
14.权利要求7的方法，其中所述第二钨成核层通过原子层沉积工艺沉积，其中所述工艺使用选自B2H6气体、BH3气体、B10H14气体和B(CH3)3气体之一作为反应气体和包含W的气体作为源气体。
15.权利要求14的方法，其中在形成所述第二钨成核层过程中，所述B2H6气体、BH3气体、B10H14气体或B(CH3)3气体在气体状态或者等离子体状态下被供给。
16.权利要求14的方法，其中所述包含W的气体选自WF6气体、WCl6气体、WBr6气体、W(Co)6气体、W(C2H6)6气体、W(PF3)6气体、W(烯丙基)4气体、(C2H5)WH2气体、[(CH3)(C5H4)]2WH2气体、(C2H5)W(CO)3(CH3)气体、W(丁二烯)3气体、W(甲基乙烯基-酮)3气体、(C5H5)HW(CO)3气体、(C7H8)W(CO)3气体和(1，5-COD)W(CO)4气体之一。
17.权利要求14的方法，其中通过重复沉积周期直至得到预定厚度而沉积所述第二钨成核层，所述沉积周期包括：
供给反应气体0.2至5秒，随后赶气0.5至10秒；以及
供给源气体1至10秒，随后赶气0.5至10秒。
18.权利要求1的方法，其中所述钨层通过化学气相沉积工艺沉积，其中所述工艺使用包含W的气体作为源气体且以H2气体作为反应气体。
19.权利要求18的方法，其中所述包含W的气体选自WF6气体、WCl6气体、WBr6气体、W(Co)6气体、W(C2H6)6气体、W(PF3)6气体、W(烯丙基)4气体、(C2H5)WH2气体、[(CH3)(C5H4)]2WH2气体、(C2H5)W(CO)3(CH3)气体、W(丁二烯)3气体、W(甲基乙烯基-酮)3气体、(C5H5)HW(CO)3气体、(C7H8)W(CO)3气体和(1，5-COD)W(CO)4气体之一。
20.权利要求1的方法，其中所述钨层沉积至厚度为100至500。
21.权利要求1的方法，其中所述钨层在300至450℃的温度下沉积。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060096550A KR100881391B1 (ko) | 2006-09-29 | 2006-09-29 | 반도체 소자의 게이트 형성방법 |
| KR96550/06 | 2006-09-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101154576A true CN101154576A (zh) | 2008-04-02 |
Family
ID=39256137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2007100967522A Pending CN101154576A (zh) | 2006-09-29 | 2007-04-06 | 形成具有低电阻的钨多金属栅极的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7541269B2 (zh) |
| KR (1) | KR100881391B1 (zh) |
| CN (1) | CN101154576A (zh) |
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101567382A (zh) * | 2008-04-23 | 2009-10-28 | 三星电子株式会社 | 栅结构及栅结构的形成方法 |
| CN101789369A (zh) * | 2010-01-28 | 2010-07-28 | 上海宏力半导体制造有限公司 | 多金属钨栅极刻蚀方法 |
| CN101950756A (zh) * | 2009-07-08 | 2011-01-19 | 台湾积体电路制造股份有限公司 | n型场效应晶体管、其金属栅极及其制造方法 |
| CN102148146A (zh) * | 2010-02-10 | 2011-08-10 | 上海宏力半导体制造有限公司 | 栅极结构形成方法 |
| CN103132046A (zh) * | 2011-11-25 | 2013-06-05 | 东京毅力科创株式会社 | 钨膜的成膜方法 |
| CN103177949A (zh) * | 2011-12-23 | 2013-06-26 | 上海华虹Nec电子有限公司 | 金属硅化物栅极的形成方法 |
| CN103839806A (zh) * | 2012-11-20 | 2014-06-04 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN104766792A (zh) * | 2014-01-03 | 2015-07-08 | 中国科学院微电子研究所 | 具有改善粘附性能和填充性能的钨层沉积方法 |
| CN105336784A (zh) * | 2014-08-13 | 2016-02-17 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105870119A (zh) * | 2015-02-11 | 2016-08-17 | 朗姆研究公司 | 用于字线应用的钨 |
| WO2017000670A1 (zh) * | 2015-07-02 | 2017-01-05 | 无锡华润上华科技有限公司 | 钨膜的沉积方法 |
| CN108122744A (zh) * | 2016-11-29 | 2018-06-05 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| CN110004429A (zh) * | 2012-03-27 | 2019-07-12 | 诺发系统公司 | 钨特征填充 |
| CN110391247A (zh) * | 2018-04-17 | 2019-10-29 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| US10510590B2 (en) | 2017-04-10 | 2019-12-17 | Lam Research Corporation | Low resistivity films containing molybdenum |
| US10546751B2 (en) | 2015-05-27 | 2020-01-28 | Lam Research Corporation | Forming low resistivity fluorine free tungsten film without nucleation |
| US11069535B2 (en) | 2015-08-07 | 2021-07-20 | Lam Research Corporation | Atomic layer etch of tungsten for enhanced tungsten deposition fill |
| US11348795B2 (en) | 2017-08-14 | 2022-05-31 | Lam Research Corporation | Metal fill process for three-dimensional vertical NAND wordline |
| US11355345B2 (en) | 2016-08-16 | 2022-06-07 | Lam Research Corporation | Method for preventing line bending during metal fill process |
| US11410883B2 (en) | 2009-08-04 | 2022-08-09 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
| US11437269B2 (en) | 2012-03-27 | 2022-09-06 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
| US11549175B2 (en) | 2018-05-03 | 2023-01-10 | Lam Research Corporation | Method of depositing tungsten and other metals in 3D NAND structures |
| US11901227B2 (en) | 2014-09-30 | 2024-02-13 | Lam Research Corporation | Feature fill with nucleation inhibition |
| US11972952B2 (en) | 2018-12-14 | 2024-04-30 | Lam Research Corporation | Atomic layer deposition on 3D NAND structures |
| US11970776B2 (en) | 2019-01-28 | 2024-04-30 | Lam Research Corporation | Atomic layer deposition of metal films |
| US11978666B2 (en) | 2018-12-05 | 2024-05-07 | Lam Research Corporation | Void free low stress fill |
| US12002679B2 (en) | 2019-04-11 | 2024-06-04 | Lam Research Corporation | High step coverage tungsten deposition |
| US12077858B2 (en) | 2019-08-12 | 2024-09-03 | Lam Research Corporation | Tungsten deposition |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100881716B1 (ko) * | 2007-07-02 | 2009-02-06 | 주식회사 하이닉스반도체 | 낮은 시트저항의 텅스텐막을 갖는 텅스텐배선 제조 방법 및그를 이용한 반도체소자의 게이트 제조 방법 |
| KR100940264B1 (ko) * | 2007-10-05 | 2010-02-04 | 주식회사 하이닉스반도체 | 반도체 소자의 듀얼 게이트 제조방법 |
| KR100939777B1 (ko) | 2007-11-30 | 2010-01-29 | 주식회사 하이닉스반도체 | 텅스텐막 형성방법 및 이를 이용한 반도체 소자의 배선형성방법 |
| US8623733B2 (en) | 2009-04-16 | 2014-01-07 | Novellus Systems, Inc. | Methods for depositing ultra thin low resistivity tungsten film for small critical dimension contacts and interconnects |
| US20140001576A1 (en) | 2012-06-27 | 2014-01-02 | Applied Materials, Inc. | Lowering tungsten resistivity by replacing titanium nitride with titanium silicon nitride |
| US9969622B2 (en) | 2012-07-26 | 2018-05-15 | Lam Research Corporation | Ternary tungsten boride nitride films and methods for forming same |
| CN103794502A (zh) * | 2012-10-30 | 2014-05-14 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105405764B (zh) * | 2014-07-25 | 2018-07-31 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| US9754824B2 (en) * | 2015-05-27 | 2017-09-05 | Lam Research Corporation | Tungsten films having low fluorine content |
| US9613818B2 (en) | 2015-05-27 | 2017-04-04 | Lam Research Corporation | Deposition of low fluorine tungsten by sequential CVD process |
| US9761694B2 (en) | 2016-01-27 | 2017-09-12 | International Business Machines Corporation | Vertical FET with selective atomic layer deposition gate |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980055062A (ko) * | 1996-12-27 | 1998-09-25 | 김광호 | 반도체 게이트전극 및 비트라인 형성방법 |
| JPH1168095A (ja) | 1997-08-11 | 1999-03-09 | Fujitsu Ltd | 半導体装置の製造方法 |
| US6861356B2 (en) * | 1997-11-05 | 2005-03-01 | Tokyo Electron Limited | Method of forming a barrier film and method of forming wiring structure and electrodes of semiconductor device having a barrier film |
| KR100296126B1 (ko) | 1998-12-22 | 2001-08-07 | 박종섭 | 고집적 메모리 소자의 게이트전극 형성방법 |
| US7405158B2 (en) * | 2000-06-28 | 2008-07-29 | Applied Materials, Inc. | Methods for depositing tungsten layers employing atomic layer deposition techniques |
| JP4275395B2 (ja) * | 2002-12-11 | 2009-06-10 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| KR20040059931A (ko) * | 2002-12-30 | 2004-07-06 | 주식회사 하이닉스반도체 | 반도체소자의 듀얼 게이트 산화막 제조방법 |
| US6943416B2 (en) * | 2003-11-20 | 2005-09-13 | Micron Technology, Inc. | Method and structure for reducing resistance of a semiconductor device feature |
| KR20060058583A (ko) * | 2004-11-25 | 2006-05-30 | 삼성전자주식회사 | 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법 |
| KR100596794B1 (ko) | 2004-11-30 | 2006-07-05 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성방법 |
| KR100744108B1 (ko) | 2006-05-10 | 2007-08-01 | 주식회사 하이닉스반도체 | 텅스텐듀얼폴리게이트 및 그의 제조 방법 |
-
2006
- 2006-09-29 KR KR1020060096550A patent/KR100881391B1/ko not_active IP Right Cessation
-
2007
- 2007-03-29 US US11/693,137 patent/US7541269B2/en not_active Expired - Fee Related
- 2007-04-06 CN CNA2007100967522A patent/CN101154576A/zh active Pending
Cited By (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101567382A (zh) * | 2008-04-23 | 2009-10-28 | 三星电子株式会社 | 栅结构及栅结构的形成方法 |
| CN101567382B (zh) * | 2008-04-23 | 2013-03-27 | 三星电子株式会社 | 栅结构及栅结构的形成方法 |
| CN101950756A (zh) * | 2009-07-08 | 2011-01-19 | 台湾积体电路制造股份有限公司 | n型场效应晶体管、其金属栅极及其制造方法 |
| US11410883B2 (en) | 2009-08-04 | 2022-08-09 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
| CN101789369A (zh) * | 2010-01-28 | 2010-07-28 | 上海宏力半导体制造有限公司 | 多金属钨栅极刻蚀方法 |
| CN102148146A (zh) * | 2010-02-10 | 2011-08-10 | 上海宏力半导体制造有限公司 | 栅极结构形成方法 |
| CN102148146B (zh) * | 2010-02-10 | 2015-06-17 | 上海华虹宏力半导体制造有限公司 | 栅极结构形成方法 |
| CN103132046A (zh) * | 2011-11-25 | 2013-06-05 | 东京毅力科创株式会社 | 钨膜的成膜方法 |
| CN103132046B (zh) * | 2011-11-25 | 2016-06-08 | 东京毅力科创株式会社 | 钨膜的成膜方法 |
| CN103177949A (zh) * | 2011-12-23 | 2013-06-26 | 上海华虹Nec电子有限公司 | 金属硅化物栅极的形成方法 |
| CN110004429B (zh) * | 2012-03-27 | 2021-08-31 | 诺发系统公司 | 钨特征填充 |
| US11437269B2 (en) | 2012-03-27 | 2022-09-06 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
| CN110004429A (zh) * | 2012-03-27 | 2019-07-12 | 诺发系统公司 | 钨特征填充 |
| CN103839806B (zh) * | 2012-11-20 | 2018-02-13 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN103839806A (zh) * | 2012-11-20 | 2014-06-04 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN104766792A (zh) * | 2014-01-03 | 2015-07-08 | 中国科学院微电子研究所 | 具有改善粘附性能和填充性能的钨层沉积方法 |
| US9589809B2 (en) | 2014-01-03 | 2017-03-07 | Institute of Microelectronics, Chinese Academy of Sciences | Method of depositing tungsten layer with improved adhesion and filling behavior |
| WO2015100847A1 (zh) * | 2014-01-03 | 2015-07-09 | 中国科学院微电子研究所 | 具有改善粘附性能和填充性能的钨层沉积方法 |
| CN105336784B (zh) * | 2014-08-13 | 2019-01-18 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105336784A (zh) * | 2014-08-13 | 2016-02-17 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US11901227B2 (en) | 2014-09-30 | 2024-02-13 | Lam Research Corporation | Feature fill with nucleation inhibition |
| CN105870119A (zh) * | 2015-02-11 | 2016-08-17 | 朗姆研究公司 | 用于字线应用的钨 |
| CN105870119B (zh) * | 2015-02-11 | 2019-07-19 | 朗姆研究公司 | 用于字线应用的钨 |
| US10529722B2 (en) | 2015-02-11 | 2020-01-07 | Lam Research Corporation | Tungsten for wordline applications |
| TWI704251B (zh) * | 2015-02-11 | 2020-09-11 | 美商蘭姆研究公司 | 字元線應用所使用的鎢 |
| US10546751B2 (en) | 2015-05-27 | 2020-01-28 | Lam Research Corporation | Forming low resistivity fluorine free tungsten film without nucleation |
| WO2017000670A1 (zh) * | 2015-07-02 | 2017-01-05 | 无锡华润上华科技有限公司 | 钨膜的沉积方法 |
| US11069535B2 (en) | 2015-08-07 | 2021-07-20 | Lam Research Corporation | Atomic layer etch of tungsten for enhanced tungsten deposition fill |
| US11355345B2 (en) | 2016-08-16 | 2022-06-07 | Lam Research Corporation | Method for preventing line bending during metal fill process |
| US10522650B2 (en) | 2016-11-29 | 2019-12-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and methods of manufacture |
| US11031486B2 (en) | 2016-11-29 | 2021-06-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and methods of manufacture |
| US11616132B2 (en) | 2016-11-29 | 2023-03-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and methods of manufacture |
| US10516034B2 (en) | 2016-11-29 | 2019-12-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and methods of manufacture |
| CN108122744A (zh) * | 2016-11-29 | 2018-06-05 | 台湾积体电路制造股份有限公司 | 半导体器件及其制造方法 |
| US10510590B2 (en) | 2017-04-10 | 2019-12-17 | Lam Research Corporation | Low resistivity films containing molybdenum |
| US11348795B2 (en) | 2017-08-14 | 2022-05-31 | Lam Research Corporation | Metal fill process for three-dimensional vertical NAND wordline |
| US11222784B2 (en) | 2018-04-17 | 2022-01-11 | United Microelectronics Corp. | Semiconductor device and method for fabricating the same |
| CN110391247B (zh) * | 2018-04-17 | 2020-10-30 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN110391247A (zh) * | 2018-04-17 | 2019-10-29 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| US11549175B2 (en) | 2018-05-03 | 2023-01-10 | Lam Research Corporation | Method of depositing tungsten and other metals in 3D NAND structures |
| US11978666B2 (en) | 2018-12-05 | 2024-05-07 | Lam Research Corporation | Void free low stress fill |
| US11972952B2 (en) | 2018-12-14 | 2024-04-30 | Lam Research Corporation | Atomic layer deposition on 3D NAND structures |
| US11970776B2 (en) | 2019-01-28 | 2024-04-30 | Lam Research Corporation | Atomic layer deposition of metal films |
| US12002679B2 (en) | 2019-04-11 | 2024-06-04 | Lam Research Corporation | High step coverage tungsten deposition |
| US12077858B2 (en) | 2019-08-12 | 2024-09-03 | Lam Research Corporation | Tungsten deposition |
Also Published As
| Publication number | Publication date |
|---|---|
| US7541269B2 (en) | 2009-06-02 |
| KR20080029672A (ko) | 2008-04-03 |
| US20080081452A1 (en) | 2008-04-03 |
| KR100881391B1 (ko) | 2009-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101154576A (zh) | 形成具有低电阻的钨多金属栅极的方法 | |
| US8614107B2 (en) | Liner-free tungsten contact | |
| US7465664B2 (en) | Method for fabricating semiconductor device to lower source/drain sheet resistance | |
| US20060292862A1 (en) | Method for forming barrier metal of semiconductor device | |
| US20190067436A1 (en) | Silicide implants | |
| KR100844940B1 (ko) | 다중 확산방지막을 구비한 반도체소자 및 그의 제조 방법 | |
| US6514841B2 (en) | Method for manufacturing gate structure for use in semiconductor device | |
| US6432805B1 (en) | Co-deposition of nitrogen and metal for metal silicide formation | |
| CN101443901B (zh) | 带有多晶硅晶粒的硅化物源极/漏极电极 | |
| KR100673902B1 (ko) | 텅스텐폴리메탈게이트 및 그의 제조 방법 | |
| CN102983104B (zh) | Cmos晶体管的制作方法 | |
| US20090200672A1 (en) | Method for manufacturing semiconductor device | |
| KR100968412B1 (ko) | 게이트 스택 및 그 제조 방법 | |
| US20220336469A1 (en) | System and methods for dram contact formation | |
| KR20020016312A (ko) | 텅스텐 게이트 형성방법 | |
| JP2932484B2 (ja) | 高融点金属多層膜形成法 | |
| KR20040001861A (ko) | 금속게이트전극 및 그 제조 방법 | |
| KR100755636B1 (ko) | 반도체 소자의 제조 방법 | |
| US20080029912A1 (en) | Tisin layer on semiconductor device | |
| KR100920038B1 (ko) | 반도체 소자의 게이트 및 그의 형성방법 | |
| KR101161660B1 (ko) | 반도체 소자의 제조방법 | |
| KR20030002867A (ko) | 반도체 소자의 제조 방법 | |
| KR100321738B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20020002740A (ko) | 반도체 소자의 비트 라인 형성 방법 | |
| KR20090104439A (ko) | 확산방지막을 구비하는 반도체소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20080402 |