CN105336784A - 半导体器件及其制造方法 - Google Patents

Abstract

一种半导体器件制造方法，包括：在衬底上形成栅极沟槽；在栅极沟槽中依次形成栅极绝缘层、栅极导电层；在栅极导电层上形成TiN或者WN材质的阻挡层；采用ALD法淀积金属W层，进一步包括：步骤a1.交替通入SiH₄气体、与WF₆气体，反应形成不含B的第一类型W层；步骤a2.交替通入B₂H₆和SiH₄的混合气体、与WF₆气体，反应形成含有B的第二类型W层。依照本发明的半导体器件及其制造方法，在ALD法沉积W之时预先通入使用SiH₄气体，再通入B₂H₆和SiH₄混合气体交替反应方式形成ALD？W薄膜，在保证了ALD？W薄膜的填孔性能的同时，又避免了硼元素在阻挡层的界面富集以及穿透到高k材料中，并同时提升了W薄膜和阻挡层薄膜的粘附性，增大了W？CMP工艺的窗口以及器件的可靠性。

Description

半导体器件及其制造方法

技术领域

本发明涉及一种半导体器件及其制造方法，特别是涉及一种能有效防止后栅工艺的金属栅极使用B₂H₆作为前驱物的ALD法制备W薄膜中硼元素的扩散、并且进一步有效提高ALDW薄膜和阻挡层之间的粘附性的半导体器件及其制造方法。

背景技术

MOSFET器件等比例缩减至45nm之后，器件需要高介电常数(高k)作为栅极绝缘层以及金属作为栅极导电层的堆叠结构以抑制由于多晶硅栅极耗尽问题带来的高栅极泄漏以及栅极电容减小。

后栅工艺目前广泛应用于先进IC制造，其通常是先去除假栅极，随后在留下的栅极沟槽中填充高k/金属栅(HK/MG)膜层的堆叠。HK和MK膜层的堆叠类型和厚度对于器件参数的确定是重要的，诸如阈值电压(Vt)、等效栅氧厚度(EOT)、平带电压(Vfb)，此外对于高深宽比(AR)结构孔隙填充率也有影响。

现有技术中金属栅(MG)顶部通常是CVD、PVD等常规方法制备的AL、Mo等金属，然而其台阶覆盖性能较差，而且后续的CMP工艺较难控制对于小尺寸器件的超薄金属层厚度而言，CVD、PVD法制备的MG质量较差，无法适用于40nm以下的工艺。

由于原子层沉积(ALD)具有基于化学吸收的表面限制反应，业界新近开始采用ALD方法来制备金属栅薄膜。ALD工艺过程并不取决于质量传输现象，并且应当提供固有的单层沉积以及在高深宽比(AR)缝隙中具有100％的台阶覆盖率。

在现有的利用ALD法制备HK/MG堆叠的工艺中，通常采用ALD法来制备位于MG之上的用作栅极填充层或电阻调节层的金属钨(W)层，由此提供具有良好台阶覆盖率和缝隙填充能力的共形成核层，使得能良好填充W以使其适用于40nm甚至更小尺寸的后栅器件。作为ALD法制备W而言，现有技术可以采用硅烷(SiH₄)或者硼烷(B₂H₆)与WF₆来作为前驱物，并且为了降低电阻率、提高缝隙填充能力以及台阶覆盖率，优选采用硼烷(B₂H₆)与WF₆。但是当选择硼烷(B₂H₆)作为前驱体时，生长的W薄膜之中会有大约17％的B，增大了器件接触电阻并且影响了阈值电压。然而，现有的栅极堆叠中的较薄的(例如约3nm厚)阻挡层，例如Ti、Ta、TiN、TaN无法有效阻挡硼(B)扩散进入金属栅极以及高k材料的栅极绝缘层中，将极大影响器件的性能。例如采用X射线光电子能谱分析(XPS)测定ALD法制备的W膜中各元素含量，可以得知约含有17.2％的B，势必改变器件的可靠性能。然而若增加阻挡层的厚度，则后续金属沉积时缝隙填充将会遇到困难和挑战，可能形成孔洞。

发明内容

因此，本发明的目的在于克服上述困难，提供一种能有效防止后栅工艺的金属栅极中硼扩散的半导体器件及其制造方法。

本发明提供了一种半导体器件制造方法，包括：在衬底上形成栅极沟槽；在栅极沟槽中依次形成栅极绝缘层、栅极导电层；在栅极导电层上形成TiN或者WN材质的阻挡层；采用ALD法淀积金属W层，进一步包括：步骤a1，交替通入SiH₄气体、与WF₆气体，反应形成不含B的第一类型W层；步骤a2，交替通入B₂H₆和SiH₄的混合气体、与WF₆气体，反应形成含有B的第二类型W层。在保证了ALDW薄膜的填孔性能的同时，又避免了硼元素在阻挡层的界面富集以及穿透到高k材料中，相比单独使用SiH₄，淀积的速率以及B的含量都会下降并得到控制，并同时提升了W薄膜和阻挡层薄膜的粘附性，增大了WCMP工艺的窗口以及器件的可靠性。

其中，形成栅极沟槽的步骤具体包括：在衬底上形成伪栅极堆叠结构；在衬底中伪栅极堆叠结构两侧形成源漏区，并且在衬底上伪栅极堆叠结构两侧形成栅极侧墙；在衬底上形成层间介质层；去除伪栅极堆叠结构，在层间介质层中留下栅极沟槽。

其中，去除伪栅极堆叠结构之前，还进一步包括形成应力衬层，覆盖源漏区、栅极侧墙、伪栅极堆叠结构，其材质为氮化硅、DLC及其组合。

其中，形成栅极绝缘层之前还包括在栅极沟槽底部的衬底上形成界面层。

其中，在含有10ppm臭氧的去离子水中浸泡20s，以形成氧化物的界面层。

其中，栅极绝缘层为CVD、PVD、ALD法制备的高k材料，并且执行沉积后退火；栅极导电层为CVD、PVD、ALD法制备的金属，包括Al、Ti、TiAl、TiN及其组合。

其中，在栅极绝缘层和栅极导电层之间还形成盖帽层，其材质包括Ti、Ta、TiN、TaN、WN及其组合。

其中，采用CVD，PVD或ALD法，在栅极导电层上形成TiN或者WN材质的阻挡层。

本发明还提供了一种半导体器件，包括衬底上的栅极堆叠结构、栅极堆叠结构两侧衬底中的源漏区、栅极堆叠结构两侧衬底上的栅极侧墙，其特征在于：栅极堆叠结构依次包括高k的栅极绝缘层、栅极导电层、阻挡层以及金属钨层，其中金属钨层采用同时通入B₂H₆和SiH₄一定比例混合气体交替循环反应方式淀积形成ALDW薄膜。

其中，栅极绝缘层与衬底之间还包括界面层，其材质为氧化物。

其中，栅极绝缘层和栅极导电层之间还包括盖帽层，其材质包括Ti、Ta、TiN、TaN、WN及其组合。

其中，栅极侧墙和/或源漏区上还包括应力衬层，其材质为氮化硅、DLC及其组合。

其中，栅极绝缘层为高k材料；栅极导电层包括Al、Ti、TiAl、TiN及其组合。

其中，金属W层包括下方的不含B的第一类型W层、以及上方的含有B的第二类型W层。

其中，第一类型W层之下、阻挡层之上进一步包括Si单原子层。

本发明还提供了一种半导体器件制造方法，包括：在衬底上形成栅极沟槽；在栅极沟槽中依次形成栅极绝缘层、栅极导电层；在栅极导电层上形成TiN或者WN材质的阻挡层；在阻挡层上，采用ALD法淀积金属W层，进一步包括：步骤a1，通入SiH₄气体、与WF₆气体，反应形成不含B的第一类型W层；步骤a2，通入B₂H₆气体、与WF₆气体，反应形成含有B的第二类型W层；并且，多次循环步骤a1、a2，得到第一类型W层与第二类型W层的交叠堆层。

依照本发明的半导体器件及其制造方法，在ALD法沉积W之时预先通入使用SiH₄气体，在ALD法沉积W之时预先通入使用SiH₄气体，在ALD法沉积W之时预先通入使用SiH₄气体处理表面，再通入B₂H₆和SiH₄混合气体交替反应方式形成ALDW薄膜，在保证了ALDW薄膜的填孔性能的同时，又避免了硼元素在阻挡层的界面富集以及穿透到高k材料中，并同时提升了W薄膜和阻挡层薄膜的粘附性，增大了WCMP工艺的窗口以及器件的可靠性，此外还进一步降低了栅极电阻。

附图说明

以下参照附图来详细说明本发明的技术方案，其中：

图1至图13分别显示了依照本发明的半导体器件制作方法各步骤的剖面示意图；以及

图14为依照本发明的ALD交替法淀积W薄膜的示意图。

具体实施方式

以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了能有效提升后栅工艺的金属栅极W薄膜与下层金属之间粘附性、并且同时防止B扩散的半导体器件及其制造方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语“第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或工艺步骤。这些修饰除非特别说明并非暗示所修饰器件结构或工艺步骤的空间、次序或层级关系。

首先，参照图1，形成基础结构，也即在衬底上形成伪栅极堆叠结构、在伪栅极堆叠结构两侧的衬底中形成源漏区、在伪栅极堆叠结构两侧的衬底上形成栅极侧墙。提供衬底1，衬底1可以是体Si、绝缘层上Si(SOI)等常用的半导体硅基衬底，或者体Ge、绝缘体上Ge(GeOI)，也可以是SiGe、GaAs、GaN、InSb、InAs等化合物半导体衬底，衬底的选择依据其上要制作的具体半导体器件的电学性能需要而设定。在本发明中，实施例所举的半导体器件例如为场效应晶体管(MOSFET)，因此从与其他工艺兼容以及成本控制的角度考虑，优选体硅或SOI作为衬底1的材料。优选地，衬底1具有掺杂以形成阱区(未示出)，例如PMOS器件中n衬底中的P-阱区。在衬底1上通过LPCVD、PECVD、HDPCVD、RTO等常规工艺沉积形成衬垫层2，其材质包括氮化物(例如Si₃N₄或SiNx，其中x为1～2)、氧化物(例如SiO或SiO₂)或氮氧化物(例如SiON)，并优选SiO₂。衬垫层2用于稍后刻蚀的停止层，以保护衬底1，其厚度依照刻蚀工艺需要而设定。随后在衬垫层2上通过LPCVD、PECVD、HDPCVD、MBE、ALD、蒸发、溅射等常规工艺沉积形成伪栅极层3，其材质包括多晶硅、非晶硅、微晶硅、非晶碳、非晶锗等及其组合，用在后栅工艺中以便控制栅极形状。刻蚀衬垫层2与伪栅极层3，余下的堆叠结构构成伪栅极堆叠结构2/3。以伪栅极堆叠结构2/3为掩模，进行第一次源漏离子注入，在伪栅极堆叠结构两侧的衬底1中形成轻掺杂、浅pn结的源漏扩展区4L(也即LDD结构)。随后在整个器件表面沉积绝缘隔离材料并刻蚀，仅在伪栅极堆叠结构周围的衬底1上形成栅极侧墙5。栅极侧墙5的材质包括氮化物、氧化物、氮氧化物、DLC及其组合，其与衬垫层2和伪栅极层3材质均不同，便于选择性刻蚀。特别地，栅极侧墙5可以包括多层结构(未示出)，例如具有垂直部分以及水平部分的剖面为L形的第一栅极侧墙，以及位于第一栅极侧墙水平部分上的高应力的第二栅极侧墙，第二栅极侧墙的材质可包括SiN或类金刚石无定形碳(DLC)，应力优选大于2GPa。以栅极侧墙5为掩模，进行第二次源漏离子注入，在栅极侧墙5两侧的衬底1中形成重掺杂、深pn结的源漏重掺杂区4H。源漏扩展区4L与源漏重掺杂区4H共同构成MOSFET的源漏区4，其掺杂类型和浓度、深度依照MOSFET器件电学特性需要而定。

其次，优选地，参照图2，在整个器件上形成应力衬层。通过LPCVD、PECVD、HDPCVD、MBE、ALD、磁控溅射、磁过滤脉冲阴极真空弧放电(FCVA)技术等常规工艺，形成应力衬层6，覆盖了源漏区4、栅极侧墙5以及伪栅极层3。应力衬层6的材质可以是氧化硅、氮化硅、氮氧化硅、DLC及其组合。优选地，应力衬层6的材质是氮化硅，并且更优选地具有应力，其绝对值例如大于1GPa。对于PMOS而言，应力衬层6可以具有压应力，绝对值例如大于3GPa；对于NMOS而言，应力衬层6可以具有张应力，其绝对值例如大于2GPa。应力衬层6的厚度例如是10～1000nm。此外，层6还可以是DLC与氮化硅的组合，或者是掺杂有其他元素的氮化硅(例如掺杂C、F、S、P等其他元素以便提高氮化硅应力)。值得注意的是，应力衬层6并非必须形成，仅是为了进一步提高器件的性能。

参照图3，在整个器件上形成层间介质层(ILD)并且刻蚀露出应力衬层。通过旋涂、喷涂、丝网印刷、CVD等常规方法形成低k材料的ILD7，其材质包括但不限于有机低k材料(例如含芳基或者多元环的有机聚合物)、无机低k材料(例如二氧化硅、无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG)、多孔低k材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、掺C二氧化硅、掺F多孔无定形碳、多孔金刚石、多孔有机聚合物)。采用回刻(湿法和/或干法刻蚀)、CMP等技术平坦化ILD7和应力衬层6，直至暴露出伪栅极层3。

参照图4，去除伪栅极层3，留下栅极沟槽3T。对于多晶硅、非晶硅、微晶硅等Si基材质的伪栅极层3而言，可以采用TMAH湿法腐蚀，或者碳氟基气体等离子体干法刻蚀，去除伪栅极层3，直至露出衬垫层2，留下栅极侧墙5、应力衬层6和ILD7包围的栅极沟槽3T。

优选地，参照图5，在栅极沟槽3T中沉积形成界面层8。优选地，通过HF基湿法腐蚀液去除氧化硅材质的衬垫层2，并清洗、干燥暴露出的衬底1表面，以减小沟道区表面缺陷。随后，在衬底1上栅极沟槽3T中形成界面层8。界面层8材质是氧化硅，其形成方法可以是PECVD、HDPCVD、MBE、ALD等常规方法，还可以是化学氧化方法，例如在含有一定浓度臭氧的去离子水中浸泡20s，使得硅材质的衬底1表面被氧化形成氧化硅的界面层8。该薄层界面层用于降低衬底1与未来高k材料的栅极绝缘层之间的界面态密度。值得注意的是，界面层8并非必须形成，仅是为了进一步提高器件的性能。

参照图6，在ILD7上以及栅极沟槽3T中形成高k材料的栅极绝缘层9。高k材料包括但不限于氮化物(例如SiN、AlN、TiN)、金属氧化物(主要为副族和镧系金属元素氧化物，例如Al₂O₃、Ta₂O₅、TiO₂、ZnO、ZrO₂、HfO₂、CeO₂、Y₂O₃、La₂O₃)、钙钛矿相氧化物(例如PbZr_xTi_1-xO₃(PZT)、Ba_xSr_1-xTiO₃(BST))。形成方法可以是CVD、PVD、ALD等常规方法。随后，采用沉积后退火(PDA)，例如在450℃下退火15s，以提高HK材料的质量。

优选地，参照图7，在栅极绝缘层9上沉积盖帽层10。沉积方法例如是CVD、PVD、ALD等，材质例如是Ti、Ta、TiN、TaN及其组合，通常用于防止上层的Al等轻质金属向下迁移而影响栅极绝缘层9性能。盖帽层10可以阻挡上层的金属(MG中的Al等)扩散到HK层9中，并非必须形成而仅是为了进一步提高器件性能。此外，盖帽层还可以进一步优选地是氮化钨(WN)，除了上述防止Al等轻质金属向下迁移之外，还进一步防止(稍后ALD法制备层13时来自硼烷的)硼B向下扩散进入HK层9，并且可以提高ALDW薄膜的粘附性。

参照图8，在盖帽层10上形成栅极导电层11。栅极导电层11用于调整栅极功函数，对于NMOS而言可以选用Al、TiAl、对于PMOS而言可以选用Ti、TiN、Ta、TaN。沉积方法例如是CVD、PVD、ALD等。

参照图9，采用CVD、PVD或ALD法，在栅极导电层11上形成阻挡层12，阻挡层12的厚度例如是阻挡层12的材质可以与盖帽层10相同，并且优选地也包括WN和/或TiN。优选地，采用ALD的方法预先使用NH₃处理表面，并随后与WF₆一起作为原料气形成氮化钨的阻挡层。值得特别注意的是，阻挡层的材质更优选为氮化钨WN层，不仅是因为WN层12与上方未来形成的W层13粘附性强于TiN，而且进一步因为W与N原子之间的键合力强于TiN，可以进一步防止轻质的B元素穿过阻挡层12。换言之，B元素在TiN中的扩散速度高于在WN中的扩散速度，使得WN的阻挡效果相对于TiN而言更加出众。

参照图10，采用ALD法，在阻挡层12上形成金属W层13。形成方法是在ALD法沉积W之时，预先通入使用SiH₄气体，然后再同时通入B₂H₆和SiH₄一定比例混合气体交替循环反应方式淀积形成ALDW薄膜，在保证了ALDW薄膜的填孔性能的同时，又避免了过多的硼元素在阻挡层的界面富集以及穿透到高k材料中，并同时提升了W薄膜和阻挡层薄膜的粘附性，增大了WCMP工艺的窗口以及器件的可靠性。值得注意的是，此方法淀积的W层还可以有效减少防止硼(B)扩散进入栅极导电层11以及栅极绝缘层9，并且增加ALDW薄膜的粘附性，增加WCMP的工艺可靠性与窗口。

可选地，预热晶片，将晶片送入ALD反应室，加热至约300℃，提高整个晶片热量以促进分子运动，利于稍后的反应和沉积。

可选地，在晶片上沉积薄硅层(未示出)。通入硅烷(SiH₄)等含硅气体，分解从而在晶片表面沉积形成了薄硅层，例如为单原子Si层，该单原子层Si可以保护其下方的Ti、Ta、TiN、TaN等材质的阻挡层/粘附层免受稍后WF₆的侵蚀。

采用原子层沉积(ALD)工艺，在晶片上形成W层13。ALD工艺的前驱物包括硅烷(SiH₄)、硼烷(B₂H₆)与氟化钨(WF₆)，工艺温度为250～350℃并且优选300℃。具体地，参照图14所示，在ALD沉积W之时，预先通入一定量的SiH₄气体处理表面，然后通入WF₆进行反应生成SiH₄源W层，并且优选地交替通入SiH₄气体和WF₆，形成多个SiH₄源W层。由于此时没有通入硼烷，因此该W层不含有B元素，该W层厚度例如

然后依次再同时通入B₂H₆和SiH₄的混合气(硼烷与硅烷的体积比例如2:1至1:2、优选1:1至1:1.5)，在硅烷W的表面生长一定周期的ALD硼烷和硅烷W，依此完成一个周期的ALDW薄膜的沉积，此周期W薄膜包含预先沉积的ALD硅烷W和ALD硼烷和硅烷W；此后周而复始，间歇地交替通入WF₆，B₂H₆和SiH₄混合气体，最终形成了多个ALDW薄膜组成的复合W薄膜，构成最终的W层。ALD工艺中，单独使用ALD硅烷的沉积速率例如是周期至周期并且优选为周期；单独使用ALD硼烷的沉积速率例如是周期至周期并且优选为周期；使用ALD硼烷和硅烷一定比例混合气的沉积速率例如是周期至周期并且优选为周期，最终沉积得到的复合W层13的厚度例如是并且优选是

在此ALD法步骤中形成的W层13，不同于以往CVD法制备的W层，也不同于单独使用某一种ALD前驱体制备W层13，台阶覆盖性有了显著提升，填洞的能力有效增强，而且每层混入硅烷的W减少了硼烷W中B的富集扩散。

值得注意的是，在此ALD法制备W过程中，例如使得MG层11中含有的B小于等于5％或者扩散深度小于等于层11总厚度的5％，避免B富集在W薄膜和TiN的表面，从而提高来了ALDW薄膜与下层薄膜的粘附性，增强了CMP的工艺可行性，因此有效提高了器件的可靠性。

此外，在本发明另一优选实施例中，ALD法制备W层13的具体工艺还可以是：任选的a0，通入SiH₄，采用ALD法制备Si单原子层；a1，通入SiH₄与WF₆，采用ALD法制备不含B的第一类型W层；a2，通入B₂H₆与WF₆，采用ALD法制备含有B的第二类型W层；多次循环a1、a2，得到第一类型W层与第二类型W层的交叠堆层。

参照图11，采用CMP等方法，平坦化层9～13，直至暴露ILD7。

参照图12，形成源漏接触硅化物。在ILD7中刻蚀形成源漏接触孔7C，直至暴露源漏区4(4H)。在接触孔7C中沉积Ni、Pt、Co、Ti等金属及其组合，退火使得金属薄层与源漏区中的Si反应形成源漏接触金属硅化物14。随后湿法刻蚀去除未反应的金属薄层。

参照图13，填充接触孔形成源漏接触。在接触孔7C中沉积1～7nm厚的TiN、TaN的阻挡层15，随后采用CVD或者ALD法沉积金属W、Al、Mo、Cu及其组合，形成源漏接触16。最后CMP或者回刻，直至暴露ILD7。

最终形成的器件结构如图13所示，包括衬底上的栅极堆叠结构、栅极堆叠结构两侧衬底中的源漏区4、栅极堆叠结构两侧衬底上的栅极侧墙5，其特征在于栅极堆叠结构依次包括界面层8、高k的栅极绝缘层9、盖帽层10、栅极导电层11、TiN/WN材质的阻挡层12以及金属W层13，W层13采用ALD法制备。对其余各个部件及其材料、几何参数在制造方法中已详细描述，在此不再赘述。

依照本发明的半导体器件及其制造方法，在ALD法沉积W之时预先通入使用SiH₄气体处理表面，再通入B₂H₆和SiH₄混合气体交替反应方式形成ALDW薄膜，在保证了ALDW薄膜的填孔性能的同时，又避免了硼元素在阻挡层的界面富集以及穿透到高k材料中，并同时提升了W薄膜和阻挡层薄膜的粘附性，增大了WCMP工艺的窗口以及器件的可靠性。

尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构和/或工艺流程做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (18)

1.一种半导体器件制造方法，包括：

在衬底上形成栅极沟槽；

在栅极沟槽中依次形成栅极绝缘层、栅极导电层；

在栅极导电层上形成TiN或者WN材质的阻挡层；

在阻挡层上，采用ALD法淀积金属W层，进一步包括：

步骤a1，通入SiH₄气体、与WF₆气体，反应形成不含B的第一类型W层；

步骤a2，交替通入B₂H₆和SiH₄的混合气体、与WF₆气体，反应形成含有B的第二类型W层。

2.如权利要求1的半导体器件制造方法，其中，形成栅极沟槽的步骤具体包括：在衬底上形成伪栅极堆叠结构；在衬底中伪栅极堆叠结构两侧形成源漏区，并且在衬底上伪栅极堆叠结构两侧形成栅极侧墙；在衬底上形成层间介质层；去除伪栅极堆叠结构，在层间介质层中留下栅极沟槽。

3.如权利要求2的半导体器件制造方法，其中，去除伪栅极堆叠结构之前，还进一步包括形成应力衬层，覆盖源漏区、栅极侧墙、伪栅极堆叠结构，其材质为氮化硅、DLC及其组合。

4.如权利要求1的半导体器件制造方法，其中，形成栅极绝缘层之前还包括在栅极沟槽底部的衬底上形成界面层。

5.如权利要求5的半导体器件制造方法，其中，在含有10ppm臭氧的去离子水中浸泡20s，以形成氧化物的界面层。

6.如权利要求1的半导体器件制造方法，其中，栅极绝缘层为CVD、PVD、ALD法制备的高k材料，并且执行沉积后退火；栅极导电层为CVD、PVD、ALD法制备的金属，包括Al、Ti、TiAl、TiN及其组合。

7.如权利要求1的半导体器件制造方法，其中，在栅极绝缘层和栅极导电层之间还形成盖帽层，其材质包括Ti、Ta、TiN、TaN、WN及其组合。

8.如权利要求1的半导体器件制造方法，其中，采用ALD的方法预先使用NH₃处理表面并形成氮化钨的阻挡层。

9.如权利要求1的半导体器件制造方法，其中，ALD法制备金属钨层的步骤中，前驱物选自B₂H₆与WF₆、或者SiH₄与WF₆，预先通入使用SiH₄气体，然后再同时通入B₂H₆和SiH₄混合气体与WF₆气体交替循环反应方式淀积形成ALDW薄膜。

10.如权利要求1的半导体器件制造方法，其中，步骤a1之前进一步包括，通入SiH₄气体，采用ALD法在阻挡层上、第一类型W层下形成Si单原子层。

11.一种半导体器件，包括衬底上的栅极堆叠结构、栅极堆叠结构两侧衬底中的源漏区、栅极堆叠结构两侧衬底上的栅极侧墙，其特征在于：栅极堆叠结构依次包括高k的栅极绝缘层、栅极导电层、阻挡层以及金属W层，其中金属W层采用ALD法制备，阻挡层材质为氮化钨或氮化钛。

12.如权利要求11的半导体器件，其中，栅极绝缘层与衬底之间还包括界面层，其材质为氧化物。

13.如权利要求11的半导体器件，其中，栅极绝缘层和栅极导电层之间还包括盖帽层，其材质包括Ti、Ta、TiN、TaN、WN及其组合。

14.如权利要求11的半导体器件，其中，栅极侧墙和/或源漏区上还包括应力衬层，其材质为氮化硅、DLC及其组合。

15.如权利要求11的半导体器件，其中，栅极绝缘层为高k材料；栅极导电层包括Al、Ti、TiAl、TiN及其组合。

16.如权利要求11的半导体器件，其中，金属W层包括下方的不含B的第一类型W层、以及上方的含有B的第二类型W层。

17.如权利要求16的半导体器件，其中，第一类型W层之下、阻挡层之上进一步包括Si单原子层。

18.一种半导体器件制造方法，包括：

在衬底上形成栅极沟槽；

在栅极沟槽中依次形成栅极绝缘层、栅极导电层；

在栅极导电层上形成TiN或者WN材质的阻挡层；

在阻挡层上，采用ALD法淀积金属W层，进一步包括：

步骤a1，通入SiH₄气体、与WF₆气体，反应形成不含B的第一类型W层；

步骤a2，通入B₂H₆气体、与WF₆气体，反应形成含有B的第二类型W层；

并且，多次循环步骤a1、a2，得到第一类型W层与第二类型W层的交叠堆层。