CN101752299A - 插塞结构的制作方法和插塞结构 - Google Patents
插塞结构的制作方法和插塞结构 Download PDFInfo
- Publication number
- CN101752299A CN101752299A CN200810204556A CN200810204556A CN101752299A CN 101752299 A CN101752299 A CN 101752299A CN 200810204556 A CN200810204556 A CN 200810204556A CN 200810204556 A CN200810204556 A CN 200810204556A CN 101752299 A CN101752299 A CN 101752299A
- Authority
- CN
- China
- Prior art keywords
- tungsten
- layer
- plug structure
- manufacture method
- seed layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
本发明提供一种插塞结构的制作方法和插塞结构，所述方法包括：提供衬底，所述衬底上具有半导体器件层和半导体器件层上的具有通孔的金属前介质层；在包括通孔内部的金属前介质层的表面上形成钨种子层；在所述钨种子层上形成钨诱导层，所述钨诱导层的晶粒尺寸大于所述钨种子层；在所述钨诱导层上形成钨膜层，该钨膜层将通孔内部填充；平坦化通孔外的金属前介质层的表面，形成插塞结构。所述方法形成钨膜层之前，先在钨种子层之上形成具有较大晶粒尺寸的钨诱导层，而后再在钨诱导层上形成的钨膜层也具有较大的晶粒尺寸，因而晶界较少，对电子运动的散射减少，能够提高电子迁移率，降低电阻率，无须后续的退火工艺便能够形成具有较低电阻的钨插塞。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种插塞结构的制作方法和插塞结构。
背景技术
在集成电路制造过程中，为了将底层的CMOS等半导体器件与上层的金属互连层连接，一般需要在第一层金属互连层与CMOS层之间的金属前介质层中刻蚀通孔，然后在所述通孔中形成低电阻的导电结构，例如由金属钨构成的插塞结构。
通常上述插塞结构经过以下过程形成：首先，采用化学气相淀积技术(Chemical Vapor Deposition，CVD)在所述通孔中淀积钨膜层，而后进行退火处理以降低通孔中钨膜层的电阻，最后采用化学机械研磨技术(ChemicalMechanical Planarization，CMP)将表面平坦化并去除多余的金属钨，形成低电阻的插塞结构。
随着对超大规模集成电路高集成度和高性能的需求逐渐增加，半导体技术向着65nm甚至更小特征尺寸的技术节点发展，此时，由于后续工艺对热预算的限制提高，导致在插塞结构的形成过程中不能再使用加热温度较高(约500℃)的退火工艺来降低钨膜层的电阻，因此，如何降低插塞结构的电阻是65nm及其以下技术节点面临的重要问题。
例如，申请号为JP2006-282100的日本专利申请公开了一种半导体装置的制造方法，该方法形成钨插塞结构的工艺中，首先以WF6气体和SiH4气体(或B2H6气体)为反应气体，采用CVD法在通孔内的阻挡层(通常为TiN)上淀积钨核膜，该淀积过程中，重复多次(例如7～8次)向反应腔室中交替输入两种反应气体，从而形成多层结构的钨种子膜，而后以WF6气体及H2气体的CVD法，在400℃以下温度(例如390℃)于所述钨种子膜上形成掩盖式钨膜，掩盖式钨膜在钨种子膜的诱导下形成。多层结构的钨种子膜能够阻止CVD反应过程中WF6气体里的氟原子对下层的侵蚀。
然而问题在于，这种多层结构的钨种子膜上形成的掩盖式钨膜具有较大的电阻，导致形成的整个插塞结构的电阻增大，而由于后续工艺中对加热温度的限制，也不能通过退火的方法来降低插塞结构的电阻，这对集成电路的响应速度等性能将产生不利影响。
发明内容
本发明解决的问题是提供一种插塞结构的制作方法，无须后续的退火工艺便能够形成具有较低电阻的钨插塞，提高集成电路的性能。
本发明解决的另一问题是提供一种插塞结构，包括具有较低电阻的钨插塞，能够提高集成电路的性能。
为解决上述问题，本发明提供一种插塞结构的制作方法，包括：
提供衬底，所述衬底上具有半导体器件层和半导体器件层上的具有通孔的金属前介质层；
在包括通孔内部的金属前介质层的表面上形成钨种子层；
在所述钨种子层上形成钨诱导层，所述钨诱导层的晶粒尺寸大于所述钨种子层；
在所述钨诱导层上形成钨膜层，该钨膜层将通孔内部填充；
平坦化所述通孔外的金属前介质层的表面，形成插塞结构。
所述在钨种子层上形成钨诱导层采用化学气相淀积法，包括：
以脉冲的方式向反应腔室中输入还原气体，以使所述还原气体在所述钨种子层上吸附；
所述还原气体在所述钨种子层上吸附饱和后，一次性的向反应腔室中输入钨前驱体，与吸附在钨种子层上的还原气体反应形成钨诱导层。
可选的，所述以脉冲的方式向反应腔室中输入还原气体的脉冲次数可以为2至7次。
可选的，所述以脉冲的方式向反应腔室中输入还原气体的脉冲周期可以为1秒至3秒。
可选的，所述以脉冲的方式向反应腔室中输入还原气体每次脉冲的流量可以为200sccm至350sccm。
可选的，所述一次性的向反应腔室中输入钨前驱体的时间可以为1秒至10秒。
可选的，所述一次性的向反应腔室中输入钨前驱体的流量为100sccm至200sccm。
可选的，所述在钨种子层上形成钨诱导层过程中衬底的温度为350℃至410℃。
在包括所述通孔内部的金属前介质层的表面上形成钨种子层采用化学气相淀积法，以脉冲的方式向反应腔室中输入还原气体和钨前驱体的混合气。
在所述钨诱导层上形成钨膜层采用化学气相淀积法，淀积过程中衬底的温度为350℃至410℃。
可选的，所述钨前驱体为WF6气体。
可选的，所述还原气体为B2H6气体、SiH4气体或H2气体或它们中至少两种气体的组合。
相应的，本发明还提供一种插塞结构，位于具有半导体器件层的衬底上，所述半导体器件层上还包括具有通孔的金属前介质层，所述插塞结构包括：
所述金属前介质层的通孔内部表面上的钨种子层；
所述钨种子层上的钨诱导层，所述钨诱导层的晶粒尺寸大于所述钨种子层；
所述钨诱导层上的钨膜层。
与现有技术相比，上述技术方案具有以下优点：
所述插塞结构的制作方法，相对于现有技术，形成钨膜层之前，先在钨种子层之上形成具有相对于钨种子层较大晶粒尺寸的钨诱导层，而后再在钨诱导层上形成的钨膜层也具有较大的晶粒尺寸，因而晶界较少，对电子运动的散射减少，能够提高电子迁移率，降低电阻率，无须后续的退火工艺便能够形成具有较低电阻的钨插塞。
相应的，采用上述方法获得的插塞结构中，钨膜层具有较大的晶粒尺寸，因而晶界较少，对电子运动的散射减少，够提高电子迁移率，因而具有较低的电阻率。
附图说明
通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1为本发明实施例中插塞结构的制作方法的流程图；
图2至图6为本发明实施例中插塞结构的制作方法的示意图；
图7为图6的局部放大图；
图8为不同的插塞结构的制作方法获得芯片的电学性能测试图；
图9为本发明实施例中钨诱导层和传统技术中钨膜的电子显微照片。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
现有技术形成钨插塞结构的工艺中，首先以WF6气体和SiH4气体(或B2H6气体)为反应气体，采用CVD法在通孔内的阻挡层(通常为TiN)上淀积钨核膜，该淀积过程中，重复多次(例如7～8次)向反应腔室中交替输入两种反应气体，从而形成多层结构的钨种子膜，而后以WF6气体及H2气体的CVD法，在400℃以下温度(例如390℃)于所述钨种子膜上形成掩盖式钨膜，掩盖式钨膜在钨种子膜的诱导下形成。多层结构的钨种子膜能够阻止CVD反应过程中WF6气体里的氟原子对下层的侵蚀。
这种多层结构的钨种子膜上形成的掩盖式钨膜因其晶界较多而具有较大的电阻，导致形成的整个插塞结构的电阻增大，而由于后续工艺中对加热温度的限制，不能通过退火的方法来降低插塞结构的电阻，对集成电路的响应速度等性能将产生不利影响。
基于此，本发明提供了一种插塞结构的制作方法，包括：
提供衬底，所述衬底上具有半导体器件层和半导体器件层上的具有通孔的金属前介质层；
在包括通孔内部的金属前介质层的表面上形成钨种子层；
在所述钨种子层上形成钨诱导层，所述钨诱导层的晶粒尺寸大于所述钨种子层；
在所述钨诱导层上形成钨膜层，该钨膜层将通孔内部填充；
平坦化所述通孔外的金属前介质层的表面，形成插塞结构。
优选的，所述在钨种子层上形成钨诱导层采用化学气相淀积法，包括：
以脉冲的方式向反应腔室中输入还原气体，以使所述还原气体在所述钨种子层上吸附；
所述还原气体在所述钨种子层上吸附饱和后，一次性的向反应腔室中输入钨前驱体，与吸附在钨种子层上的还原气体反应形成钨诱导层。
可选的，所述以脉冲的方式向反应腔室中输入还原气体的脉冲次数可以为2至7次。
可选的，所述以脉冲的方式向反应腔室中输入还原气体的脉冲周期可以为1秒至3秒。
可选的，所述以脉冲的方式向反应腔室中输入还原气体每次脉冲的流量可以为200sccm至350sccm。
可选的，所述一次性的向反应腔室中输入钨前驱体的时间可以为1秒至10秒。
可选的，所述一次性的向反应腔室中输入钨前驱体的流量为100sccm至200sccm。
可选的，所述在钨种子层上形成钨诱导层过程中衬底的温度为350℃至410℃。
在包括所述通孔内部的衬底表面上形成钨种子层采用化学气相淀积法，以脉冲的方式向反应腔室中输入还原气体和钨前驱体的混合气。
在所述钨诱导层上形成钨膜层采用化学气相淀积法，淀积过程中衬底的温度为350℃至410℃。
可选的，所述钨前驱体为WF6气体。
可选的，所述还原气体为B2H6气体、SiH4气体或H2气体或它们中至少两种气体的组合。
相应的，本发明还提供一种插塞结构，位于具有半导体器件层的衬底上，所述半导体器件层上还包括具有通孔的金属前介质层，所述插塞结构包括：
所述金属前介质层的通孔内部表面上的钨种子层；
所述钨种子层上的钨诱导层，所述钨诱导层的晶粒尺寸大于所述钨种子层；
所述钨诱导层上的钨膜层。
下面以互补型金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)器件为例，详细介绍所述的插塞结构的制作方法。
图1为本实施例中插塞结构的制作方法的流程图，图2至图6所述插塞结构的制作方法的示意图。
如图所示，首先，参照步骤S1，提供衬底100，该衬底100上具有半导体器件层，所述半导体器件层上还包括具有通孔125的金属前介质层120。
具体地，所述半导体器件层包括：所述衬底100中的阱区110，将不同CMOS器件的阱区110隔离绝缘的浅沟槽隔离结构115，所述阱区110之上的栅极介质层111和栅极介质层111之上的栅极112，栅极112侧壁外的侧墙113，阱区110中位于栅极112两侧的源/漏极114，以及，源/漏极114和栅极112表面的金属接触层116。
所述金属接触层116用以在插塞结构和栅/源/漏极114之间形成欧姆接触，其采用自对准硅化物技术(SALISIDES)制作，厚度约为十几纳米，包括低电阻率的硅化镍、硅化铂、硅化钴或其合金。
在已具有栅极112和栅极112的侧墙113的衬底上形成覆盖层(图中未示出)，该覆盖层将衬底100上的源/漏极114和栅极112表面保护起来，使之与随后形成的金属前介质层120隔离，同时也可作为后续工艺刻蚀通孔125时的刻蚀停止层。所述覆盖层优选的材料为氮化硅(Si3N4)，利用化学气相淀积法制作。
所述金属前介质层120覆盖于整个衬底100表面，位于覆盖层(图中未示出)上。金属前介质层120包括第一介质层和第一介质层之上的第二介质层(图中未示出)，采用叠层的结构是为了获得优良缝隙填充能力和适当的膜层应力。
所述第一介质层采用填缝能力较强的PECVD工艺形成，所述第一介质层的材料包括但不限于无掺杂玻璃(USG)，由硅前驱物及含氧气体反应形成，所述硅前驱物包括但不限于硅烷(SiH4)或正硅酸乙酯(TEOS)中的一种，所述含氧气体包括但不限于氧气(O2)或臭氧(O3)中的一种。所述第二介质层的形成方法包括但不限于HDPCVD、PECVD或传统的SACVD工艺。所述第二介质层的材料包括但不限于未掺杂的二氧化硅(USG)、磷硅玻璃(PSG)、硼硅玻璃(BSG)、硼磷硅玻璃(BPSG)、氟硅玻璃(FSG)或具有低介电常数材料中的一种或其组合。
金属前介质层120中的通孔125位于所述源/漏极114的上方，截止与所述金属接触层116表面，该通孔125用于形成连接源/漏极114和金属互连层(图中未示出)的插塞结构。该通孔125的直径小于0.1微米，例如为0.08微米。
接着在上述衬底上形成插塞结构，目前被用于填充通孔形成插塞结构的最普遍的金属为钨，金属钨是难熔材料，熔点为3417℃，在常温下的体电阻率为52.8μΩcm，还能抗电迁徙，因此可以阻挡上层金属互连层与半导体器件层之间的扩散和反应。另外，当采用化学气相沉积方法淀积薄膜时，钨膜具有均匀填充高深宽比通孔的能力，可以充分填充高深宽比的通孔，保证导电连接的可靠性。
本实施例中的插塞结构包括三部分，即钨种子层、钨诱导层和钨膜层，其中钨种子层和钨诱导层相对于钨膜层来说很薄，仅是为形成钨膜层所做的铺垫，而钨膜层才构成插塞结构的主体(见图7)。
如图3所示，参照步骤S2，在包括所述通孔125内部的金属前介质层120上形成钨种子层131。
具体地，在形成钨种子层131之前，先在通孔125的内表面形成一较薄的阻挡层132。该阻挡层132通常由难熔金属及其合金组成，例如，采用钛膜和钛膜之上的氮化钛膜组成层叠的阻挡层132，钛膜对氧具有一定的溶解能力，因此与其下层的金属接触层116直接接触，可以还原金属接触层的表面，减小接触电阻；而氮化钛膜则可抑制或阻止后续工艺填入通孔内的金属钨向金属前介质层120中扩散。该阻挡层132的厚度约为10nm，可以采用普通的物理气相沉积工艺，也可以采用金属有机化学气相沉积工艺。
所述钨种子层131厚度仅几纳米，一方面可以增强插塞结构与阻挡层132的粘附力，另一方面可以为形成钨诱导层提供形核基础。
形成钨种子层131采用PNL化学气相沉积工艺。例如，向反应腔室中以特定的流量交替通入钨前驱体例如WF6气体和还原气体例如SiH4气体，并重复至少两次这样的过程，使气体分子吸附在衬底表面上，发生如式(1)所示的反应，形成例如约6nm左右的钨种子层。反应腔室中的压力例如为1000Pa，衬底100的温度例如为300℃。
(WF6+SiH4)n→W+SiF4↑+HF↑ (1)
继而，如图4所示，参照步骤S3，在所述钨种子层131上形成钨诱导层133，所述钨诱导层133的晶粒尺寸大于所述钨种子层131。该钨诱导层133作为其上层钨膜层(也即钨插塞)的形核诱导层，以使钨膜层具有较大的晶粒尺寸和较少的晶界。
具体的，所述在钨种子层131上形成钨诱导层133采用化学气相淀积法，包括：
步骤S31，以脉冲的方式向反应腔室中输入还原气体，以使所述还原气体在所述衬底100表面吸附。
步骤S32，所述还原气体在所述衬底100表面吸附饱和后，一次性的向反应腔室中输入钨前驱体，与吸附在衬底表面的还原气体反应形成钨诱导层133。
上述过程中衬底的温度为350℃至410℃。
所述以脉冲的方式向反应腔室中输入还原气体的脉冲次数为2至7次。所述以脉冲的方式向反应腔室中输入还原气体的脉冲周期为1秒至3秒。所述以脉冲的方式向反应腔室中输入还原气体每次脉冲的流量为200sccm至350sccm。所述一次性的向反应腔室中输入钨前驱体的时间为1秒至10秒。所述一次性的向反应腔室中输入钨前驱体的流量为100sccm至200sccm。
所述钨前驱体为WF6气体，所述还原气体为B2H6气体、SiH4气体或H2气体或它们中至少两种气体的组合。
例如，衬底温度保证在400℃左右，向反应腔室中周期性输入还原气体例如B2H6气体，流量为300sccm，反应腔室的气压例如为1000Pa，重复5次这样的输气过程，每次持续约3秒，然后，向反应腔室中输入钨前驱体例如为WF6气体，流量为150sccm，持续时间约为8秒，WF6气体和B2H6气体发生如式(2)的反应，形成钨诱导层133，厚度约为13nm。
WF6+(B2H6)nW+BF3↑+HF↑ (2)
发明人研究发现，上述脉冲式输入还原气体而后一次性输入钨前驱体的CVD方法形成的钨诱导层133中，相对于传统技术中直接在钨种子层上淀积形成的钨膜，金属钨的晶粒尺寸更大，如图9所示，右图为传统技术中钨膜的电子显微照片，左图为本实施例中钨诱导层的电子显微照片，显然本实施例中的钨诱导层具有较大的晶粒尺寸，约0.2微米。原因在于，第一次向反应腔室中输入还原气体，由于吸附和脱附的平衡作用，还原气体的分子并不能怪充分在衬底表面吸附，而以脉冲方式单独输入的还原气体，最终使还原气体在衬底表面达到吸附饱和，从而形成一均匀、致密的吸附分子层，而后再通入的钨前驱体直接与所述吸附分子层吸附、反应，更容易形成较大的晶粒尺寸。
然后，如图5所示，参照步骤S4，在所述钨诱导层133上形成钨膜层135。
钨膜层135为插塞结构的导电主体，厚度约为300nm，以还原气体(B2H6气体、SiH4气体或H2或它们的组合)和钨前驱体(WF6气体)为反应物，采用化学气相沉积法形成，反应过程中衬底温度为350℃至410℃。具体的，可以同时向反应腔室中输入还原气体和钨前驱体，也可以交替的输入还原气体和钨前驱体。
例如，向反应腔室中以特定的流量交替通入钨前驱体例如WF6气体和还原气体例如H2气体，并重复至少多次，直到形成例如约300nm左右的钨膜层135。反应腔室中的压力例如为1000Pa，衬底100的温度例如为400℃。
淀积所述钨膜层135时，以钨诱导层133的晶粒为形核点，形成的金属钨的晶粒尺寸也较大，相应的晶界较少。上述形成钨诱导层133和钨膜层135的过程中，衬底温度相对于与形成钨种子层131时更高，可以促进晶粒的长大。
最后，如图6所示，参照步骤S5，平坦化所述通孔125外的衬底表面，形成插塞结构150。例如，采用化学机械研磨工艺(Chemical MechenicalPloshing，CMP)衬底100表面，去除金属前介质层120上多余的阻挡层、钨种子层、钨诱导层和钨膜层，仅留下通孔125内的金属。
另外，所述还原气体可以为B2H6气体、SiH4气体或H2气体或它们中至少两种气体的组合，根据实际需要选择，例如，淀积较薄的钨种子层或钨诱导层时，优选的还原气体为化学活性更好的B2H6气体和/或SiH4气体，淀积较厚的钨膜层时，优选的还原气体为成本更低的H2气体。
所述插塞结构的制作方法，相对于现有技术，形成钨膜层之前，先在钨种子层之上形成具有较大晶粒尺寸的钨诱导层，而后再在钨诱导层上形成的钨膜层也具有较大的晶粒尺寸，因而晶界较少，对电子运动的散射减少，能够提高电子迁移率，降低电阻率，无须后续的退火工艺便能够形成具有较低电阻的钨插塞。
图8为不同插塞结构的制作方法获得芯片的电学性能测试图，其中纵坐标表示电阻值，横坐标A表本实施例所述方法获得的芯片，横坐标B和C均为使用传统制造方法获得的芯片，可见，采用本实施例所述的插塞结构的制作方法能够使插塞结构的电阻明显降低。
图7为图6中圆圈内的局部放大图，如图6和图7所示，本发明的实施例还提供一种插塞结构，位于具有半导体器件层的衬底100上，所述半导体器件层上还包括具有通孔125的金属前介质层120，所述插塞结构采用以上实施例提供的方法形成，包括：
金属前介质层120的通孔125内部表面上的钨种子层131；
所述钨种子层131上的钨诱导层133，所述钨诱导层133的晶粒尺寸大于所述钨种子层131；
所述钨诱导层133上的钨膜层135。
由于钨膜层135生长在较大晶粒尺寸的钨诱导层133上，因此其晶粒尺寸也较大、晶界较少，具有较低的电阻率，能够降低插塞结构的电阻，提高集成电路的性能。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (13)
1.一种插塞结构的制作方法，其特征在于，包括：
提供衬底，所述衬底上具有半导体器件层和半导体器件层上的具有通孔的金属前介质层；
在包括通孔内部的金属前介质层的表面上形成钨种子层；
在所述钨种子层上形成钨诱导层，所述钨诱导层的晶粒尺寸大于所述钨种子层；
在所述钨诱导层上形成钨膜层，该钨膜层将通孔内部填充；
平坦化所述通孔外的金属前介质层的表面，形成插塞结构。
2.根据权利要求1所述的插塞结构的制作方法，其特征在于，所述在钨种子层上形成钨诱导层采用化学气相淀积法，包括：
以脉冲的方式向反应腔室中输入还原气体，以使所述还原气体在所述钨种子层上吸附；
所述还原气体在所述钨种子层上吸附饱和后，一次性的向反应腔室中输入钨前驱体，与吸附在钨种子层上的还原气体反应形成钨诱导层。
3.根据权利要求2所述的插塞结构的制作方法，其特征在于，所述以脉冲的方式向反应腔室中输入还原气体的脉冲次数为2至7次。
4.根据权利要求2所述的插塞结构的制作方法，其特征在于，所述以脉冲的方式向反应腔室中输入还原气体的脉冲周期为1秒至3秒。
5.根据权利要求2所述的插塞结构的制作方法，其特征在于，所述以脉冲的方式向反应腔室中输入还原气体每次脉冲的流量为200sccm至350sccm。
6.根据权利要求2所述的插塞结构的制作方法，其特征在于，所述一次性的向反应腔室中输入钨前驱体的时间为1秒至10秒。
7.根据权利要求2所述的插塞结构的制作方法，其特征在于，所述一次性的向反应腔室中输入钨前驱体的流量为100sccm至200sccm。
8.根据权利要求1或2所述的插塞结构的制作方法，其特征在于，所述在钨种子层上形成钨诱导层过程中衬底的温度为350℃至410℃。
9.根据权利要求1所述的插塞结构的制作方法，其特征在于，在包括所述通孔内部的金属前介质层的表面上形成钨种子层采用化学气相淀积法，以脉冲的方式向反应腔室中输入还原气体和钨前驱体的混合气。
10.根据权利要求8所述的插塞结构的制作方法，其特征在于，在所述钨诱导层上形成钨膜层采用化学气相淀积法，淀积过程中衬底的温度为350℃至410℃。
11.根据权利要求2所述的插塞结构的制作方法，其特征在于，所述钨前驱体为WF6气体。
12.根据权利要求2所述的插塞结构的制作方法，其特征在于，所述还原气体为B2H6气体、SiH4气体或H2气体或它们中至少两种气体的组合。
13.一种插塞结构，位于具有半导体器件层的衬底上，所述半导体器件层上还包括具有通孔的金属前介质层，其特征在于，所述插塞结构包括：
所述金属前介质层的通孔内部表面上的钨种子层；
所述钨种子层上的钨诱导层，所述钨诱导层的晶粒尺寸大于所述钨种子层；
所述钨诱导层上的钨膜层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102045567A CN101752299B (zh) | 2008-12-09 | 2008-12-09 | 插塞结构的制作方法和插塞结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008102045567A CN101752299B (zh) | 2008-12-09 | 2008-12-09 | 插塞结构的制作方法和插塞结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101752299A true CN101752299A (zh) | 2010-06-23 |
| CN101752299B CN101752299B (zh) | 2012-05-16 |
Family
ID=42479033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008102045567A Expired - Fee Related CN101752299B (zh) | 2008-12-09 | 2008-12-09 | 插塞结构的制作方法和插塞结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101752299B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103583087A (zh) * | 2011-06-08 | 2014-02-12 | 京瓷株式会社 | 电路基板以及具备该电路基板的电子装置 |
| CN105336784A (zh) * | 2014-08-13 | 2016-02-17 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105448693A (zh) * | 2014-09-30 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 钨电极的形成方法 |
| CN107039332A (zh) * | 2017-02-08 | 2017-08-11 | 上海华虹宏力半导体制造有限公司 | 间隙填充的工艺方法 |
| CN110714189A (zh) * | 2019-09-30 | 2020-01-21 | 长江存储科技有限责任公司 | 一种金属钨的沉积方法以及金属钨的沉积结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7138337B2 (en) * | 2004-11-30 | 2006-11-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming tungsten contacts by chemical vapor deposition |
| KR100968412B1 (ko) * | 2007-05-14 | 2010-07-07 | 주식회사 하이닉스반도체 | 게이트 스택 및 그 제조 방법 |
-
2008
- 2008-12-09 CN CN2008102045567A patent/CN101752299B/zh not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103583087A (zh) * | 2011-06-08 | 2014-02-12 | 京瓷株式会社 | 电路基板以及具备该电路基板的电子装置 |
| EP2720520A4 (en) * | 2011-06-08 | 2015-05-27 | Kyocera Corp | PCB AND ELECTRONIC DEVICE THEREFOR |
| CN103583087B (zh) * | 2011-06-08 | 2017-05-24 | 京瓷株式会社 | 电路基板以及具备该电路基板的电子装置 |
| US9820379B2 (en) | 2011-06-08 | 2017-11-14 | Kyocera Corporation | Circuit board and electronic device including same |
| CN105336784A (zh) * | 2014-08-13 | 2016-02-17 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105336784B (zh) * | 2014-08-13 | 2019-01-18 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN105448693A (zh) * | 2014-09-30 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 钨电极的形成方法 |
| CN107039332A (zh) * | 2017-02-08 | 2017-08-11 | 上海华虹宏力半导体制造有限公司 | 间隙填充的工艺方法 |
| CN110714189A (zh) * | 2019-09-30 | 2020-01-21 | 长江存储科技有限责任公司 | 一种金属钨的沉积方法以及金属钨的沉积结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101752299B (zh) | 2012-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100403540C (zh) | 集成电路元件及其形成方法 | |
| US6835995B2 (en) | Low dielectric constant material for integrated circuit fabrication | |
| TW577126B (en) | Semiconductor device with copper wirings | |
| CN101165873B (zh) | 半导体装置的制造方法 | |
| US10211047B2 (en) | Multilayer dielectric structures with graded composition for nano-scale semiconductor devices | |
| KR100677771B1 (ko) | 무촉매층으로 성장시킨 나노튜브를 갖는 캐패시터 및 그의제조 방법 | |
| CN101752299B (zh) | 插塞结构的制作方法和插塞结构 | |
| CN100550316C (zh) | 半导体结构的形成方法及半导体结构 | |
| CN100517640C (zh) | 半导体器件的制造方法和半导体器件 | |
| US8114741B2 (en) | Oxygen-rich layers underlying BPSG | |
| JP2012104695A (ja) | 半導体装置の製造方法 | |
| CN104282614B (zh) | 一种形成浅沟槽隔离结构的方法 | |
| JP2002134715A (ja) | 半導体集積回路装置およびその製造方法 | |
| CN104347482B (zh) | 一种半导体器件及其制造方法 | |
| CN116779530A (zh) | 半导体结构及其制作方法 | |
| CN101593723B (zh) | 通孔形成方法 | |
| CN103515297A (zh) | 一种半导体器件的制造方法 | |
| CN102082119A (zh) | 一种选择性淀积钨接触孔或通孔的方法 | |
| CN102543756A (zh) | 较小等离子损伤的高密度等离子体沉积方法 | |
| CN101383381A (zh) | 半导体器件及其制造方法 | |
| KR20060058583A (ko) | 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법 | |
| JP2012059766A (ja) | 半導体記憶装置およびその製造方法 | |
| CN115020346A (zh) | 半导体结构及其制备方法 | |
| CN106910710A (zh) | 一种介电层及互连结构的制作方法、半导体器件 | |
| CN106257631A (zh) | 一种半导体器件及其制造方法、电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120516 Termination date: 20191209 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |