CN107039332A - 间隙填充的工艺方法 - Google Patents

间隙填充的工艺方法 Download PDF

Info

Publication number
CN107039332A
CN107039332A CN201710068676.8A CN201710068676A CN107039332A CN 107039332 A CN107039332 A CN 107039332A CN 201710068676 A CN201710068676 A CN 201710068676A CN 107039332 A CN107039332 A CN 107039332A
Authority
CN
China
Prior art keywords
gap
gap filling
sub
apcvd
fillings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710068676.8A
Other languages
English (en)
Inventor
吴建荣
周洁鹏
季伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710068676.8A priority Critical patent/CN107039332A/zh
Publication of CN107039332A publication Critical patent/CN107039332A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明公开了一种间隙填充的工艺方法，针对常规的间隙进行HDP CVD填充产生的空洞问题，本发明首先采用亚常压化学气相淀积(SA‑CVD)一层热氧化层，然后再进行HDP CVD填充。本发明利用亚常压化学气相淀积良好的台阶覆盖特性将凹凸的表面填平，然后再进行HDP CVD填充，解决了空洞问题。

Description

间隙填充的工艺方法
技术领域
本发明涉及半导体制造领域，特别是指一种间隙填充的工艺方法。
背景技术
在半导体制造中，随着半导体器件的持续缩小，STI沟槽,gate与gate 之间，metal与metal之间的间隙深宽比越来越大。在探索如何同时满足高深宽比间隙的填充和控制生产成本的过程中诞生了HDP CVD工艺,它的突破创新之处就在于,在同一个反应腔中同步地进行淀积和刻蚀的工艺。具体来说,在常见的HDP CVD制程中,在低压状态(几个mT)下，淀积工艺通常是由SiH4和O2的反应来实现,而蚀刻工艺通常是由Ar和O2的溅射来完成。
因高密度等离子体(HDP)CVD填充是淀积与溅射同时进行，并且从顶部溅射下来的材料会在底部再沉积，如图1所示，如果填充时间隙的侧壁凹凸不平，就会在侧壁形成空洞(void)。
发明内容
本发明所要解决的技术问题是提供一种间隙填充的工艺方法，解决填充间隙时的空洞问题。
为解决上述问题，本发明所述的间隙填充的工艺方法，首先采用亚常压化学气相淀积(SA-CVD)一层热氧化层，然后再进行HDP CVD填充。
进一步地，所述热氧化层采用正硅酸乙酯形成。
进一步地，采用亚常压化学气相淀积良好的台阶覆盖特性将间隙侧壁及底部填平，修正了凹凸不平的间隙形貌。
本发明所述的间隙填充的工艺方法，利用亚常压化学气相淀积良好的台阶覆盖特性将凹凸的表面填平，然后再进行HDP CVD填充，解决了空洞问题。
附图说明
图1是HDP CVD填充间隙之后留下的空洞示意图。
图2是填充前的间隙示意图。
具体实施方式
本发明所述的间隙填充的工艺方法，针对如图2所示的间隙填充，图中所述是两条多晶硅之间形成间隙，或沟槽。从图2中可以看出，图中的间隙下部具有非常不光滑的表面。首先利用台阶覆盖特性好的亚常压化学气相淀积法淀积一层基于正硅酸乙酯的热氧化层，将间隙的侧壁及底部凹凸不平的表面填平。然后再进行HDP CVD填充将间隙完全填充满。这样填充之后，间隙的侧壁及底部均没有空洞产生，填充的形貌完美。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种间隙填充的工艺方法，其特征在于：首先采用亚常压化学气相淀积一层热氧化层，然后再进行HDP CVD填充。
2.如权利要求1所述的间隙填充的工艺方法，其特征在于：所述热氧化层采用正硅酸乙酯形成。
3.如权利要求1所述的间隙填充的工艺方法，其特征在于：采用亚常压化学气相淀积良好的台阶覆盖特性将间隙侧壁及底部填平，修正了凹凸不平的间隙形貌。
CN201710068676.8A 2017-02-08 2017-02-08 间隙填充的工艺方法 Pending CN107039332A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710068676.8A CN107039332A (zh) 2017-02-08 2017-02-08 间隙填充的工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710068676.8A CN107039332A (zh) 2017-02-08 2017-02-08 间隙填充的工艺方法

Publications (1)

Publication Number Publication Date
CN107039332A true CN107039332A (zh) 2017-08-11

Family

ID=59533589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710068676.8A Pending CN107039332A (zh) 2017-02-08 2017-02-08 间隙填充的工艺方法

Country Status (1)

Country Link
CN (1) CN107039332A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197272A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 金属前介质层形成方法及其结构
CN201278347Y (zh) * 2008-10-13 2009-07-22 和舰科技(苏州)有限公司 一种介电质层结构
CN101593690A (zh) * 2008-05-30 2009-12-02 中芯国际集成电路制造(北京)有限公司 层叠介质层的形成方法和金属前介质层的形成方法
CN101752299A (zh) * 2008-12-09 2010-06-23 中芯国际集成电路制造(上海)有限公司 插塞结构的制作方法和插塞结构
CN103794543A (zh) * 2012-10-31 2014-05-14 中芯国际集成电路制造(上海)有限公司 隔离结构及其形成方法
CN105826194A (zh) * 2015-01-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101197272A (zh) * 2006-12-05 2008-06-11 中芯国际集成电路制造(上海)有限公司 金属前介质层形成方法及其结构
CN101593690A (zh) * 2008-05-30 2009-12-02 中芯国际集成电路制造(北京)有限公司 层叠介质层的形成方法和金属前介质层的形成方法
CN201278347Y (zh) * 2008-10-13 2009-07-22 和舰科技(苏州)有限公司 一种介电质层结构
CN101752299A (zh) * 2008-12-09 2010-06-23 中芯国际集成电路制造(上海)有限公司 插塞结构的制作方法和插塞结构
CN103794543A (zh) * 2012-10-31 2014-05-14 中芯国际集成电路制造(上海)有限公司 隔离结构及其形成方法
CN105826194A (zh) * 2015-01-07 2016-08-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Similar Documents

Publication Publication Date Title
CN102468216B (zh) 半导体装置及其制造方法
US20120282756A1 (en) Thin Film Filling Method
CN107731849A (zh) 3d nand闪存沟道孔的制备方法及3d nand闪存
CN102254915A (zh) 具有掩埋位线的半导体器件及其制造方法
CN103109384B (zh) 薄层封装、具有薄层封装的光电子半导体本体和用于制造薄层封装的方法
CN102610554A (zh) 一种提高高深宽比浅沟槽隔离填充特性的方法
CN108389831A (zh) 层间介质层的填充方法
CN101017793B (zh) 一种扩散阻挡层的制作方法
US8932935B2 (en) Forming three dimensional isolation structures
CN107706145B (zh) 隔离沟槽薄膜填充结构、半导体存储器件及制备方法
CN107039332A (zh) 间隙填充的工艺方法
CN103489821B (zh) 一种高深宽比沟槽的填充方法
CN102437039A (zh) 均匀沉积氮化硅以形成侧墙的方法
CN104752334B (zh) 接触插塞的形成方法
CN106128996A (zh) 一种无缝多晶硅插塞的形成方法
CN102509711B (zh) 一种检测浅沟槽隔离缺陷的方法
CN102479680A (zh) 半导体器件的制造方法
TWI447859B (zh) 動態隨機存取記憶體的淺溝槽隔絕結構及其製造方法
CN209045527U (zh) 浅沟槽隔离结构
CN103839868A (zh) 浅沟槽隔离结构的制作方法
CN103066008A (zh) 一种提高闪存浅槽隔离工艺中凹槽电介质填孔能力的方法
CN104538366A (zh) 一种或非门闪存存储器及其制作方法
JP2005136135A (ja) 半導体装置、及び半導体装置の製造方法
CN113223949B (zh) 屏蔽栅功率器件制造方法及其功率器件
CN102867775B (zh) 深沟槽的填充方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170811

WD01 Invention patent application deemed withdrawn after publication