CN101593690A - 层叠介质层的形成方法和金属前介质层的形成方法 - Google Patents
层叠介质层的形成方法和金属前介质层的形成方法 Download PDFInfo
- Publication number
- CN101593690A CN101593690A CNA2008101139904A CN200810113990A CN101593690A CN 101593690 A CN101593690 A CN 101593690A CN A2008101139904 A CNA2008101139904 A CN A2008101139904A CN 200810113990 A CN200810113990 A CN 200810113990A CN 101593690 A CN101593690 A CN 101593690A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- formation method
- moisture
- oxygen
- stacked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
本发明公开了一种层叠介质层的形成方法,包括:提供具有半导体结构的基底;在所述基底上形成第一介质层;对所述第一介质层进行去潮气处理;在去潮气处理后的第一介质层上形成第二介质层。同时还公开了一种金属前介质层的形成方法。采用本发明所述的方法能够恢复并保持层叠介质层中第一介质层的应力,以获得期望的层叠介质层应力状态。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种层叠介质层的形成方法和一种金属前介质层的形成方法。
背景技术
随着对超大规模集成电路高集成度和高性能的需求逐渐增加,半导体技术向着65nm甚至更小特征尺寸的技术节点发展,当器件尺寸不断的等比例缩小,也要求薄膜沉积的填隙能力(Gap-fill ability)有进一步的提升。
半导体制造过程中,通常在经前端工艺制造的基底上沉积介质层,为获得可靠的器件性能,该介质层需要将基底上半导体结构的缝隙(包括栅极间隔、浅沟槽隔离、接触孔或通孔等)填满不留孔洞,也就是说,介质层沉积的方法要具有较高的填隙能力。传统的工艺一般采用高密度等离子体化学气相沉积法(HDPCVD)和亚大气压化学气相沉积法(SACVD)形成介质层,但是随着集成电路特征尺寸的持续减小,半导体结构的缝隙的深宽比(aspectratio)也越来越大,向着又深又细的高深宽比发展。为满足对填隙能力提升的需求,业界进行了大量的新技术研发。
专利CN1320158C提供的一种多沉积步骤的高密度等离子体化学气相沉积方法,该方法通过至少二次高密度等离子体化学气相沉积步骤,且保证每一沉积步骤的沉积-刻蚀速率比(D/S值)不同,其第一步骤D/S值范围为7-20,第二步骤D/S值范围为2.5-8,通过第一步骤的高D/S值填充,先降低缝隙的深宽比,而后第二步骤低D/S值高效填充,从而在带有缝隙的半导体基底上沉积薄膜并无孔洞地填充该线缝。
然而,实际生产过程中,普遍通过膜层的应力来调节源漏区的载流子迁移率,而改善器件的性能,例如,在NMOS的源漏区上沉积具有拉应力的金属前介质膜层(Pre-Metal Dielectric,PMD)能够提高电子迁移率,但是,高密度等离子体化学气相沉积法沉积的膜层一般具有压应力,不利于提高NMOS器件的性能,因此应用上述多沉积步骤的高密度等离子体化学气相沉积方法虽可解决缝隙填充问题,但无法解决膜层应力问题。
目前,高深宽比-亚大气压化学气相沉积法(High Aspect Ratio ProcessSub-Atmospherical CVD,HARP SACVD)提供了具有较高填隙能力的先进工艺,另一现有技术在制作金属前介质层过程中,先利用HARP SACVD工艺形成第一介质层,如无掺杂玻璃(USG),填充缝隙中具有高深宽比的区域,继而利用高产能的HDPCVD、PECVD或传统的SACVD工艺形成第二介质层,如磷硅玻璃(PSG),完成缝隙的填充,从而形成第一介质层与第二介质层叠加的金属前介质层的结构。该技术的优点为:由于HARP-SACVD工艺沉积的膜层都具有拉应力,而后续工艺中应用HDPCVD、SACVD或PECVD等传统工艺形成第二介质层中具有压应力,通过调节两层介质的厚度比值,可灵活调整沉积后金属前介质层内的应力,可以获得期望的应力值。
然而问题在于,上述构成金属前介质层的第一介质层和第二介质层采用不同的设备制造,在实际工艺流程中,由HARP SACVD工艺沉积的第一介质层比较疏松,而且表层具有较多的Si-H悬挂键,暴露于空气中,被氧化成为Si-OH键,使得膜层易于吸收潮气,逐渐失去膜层内的拉应力,导致整个金属前介质层的应力值不能满足设计要求,从而无法获得期望应力状态,使器件性能提高。
同样的,在形成其他层叠介质层时,由于第一介质层较疏松或者表层具有较多的Si-H悬挂键,也会存在类似的吸潮气导致应力状态变化,从而不能达到设计的应力要求的问题。
发明内容
本发明解决的问题是提供一种层叠介质层的制造方法,能够恢复并保持层叠介质层中第一介质层的应力,以获得期望的层叠介质层应力状态。
本发明解决的另一问题是提供一种金属前介质层的制造方法,能够恢复并保持由层叠介质层构成的金属前介质层中第一介质层的应力,以获得期望的金属前介质层应力状态。
为解决上述问题,本发明提供一种层叠介质层的形成方法,包括:
提供具有半导体结构的基底;
在所述基底上形成第一介质层;
对所述第一介质层进行去潮气处理;
在去潮气处理后的第一介质层上形成第二介质层。
优选的,所述的去潮气处理采用高密度等离子体轰击第一介质层。
所述产生高密度等离子体的气体包括含氧的第一气体和/或用于稀释的第二气体。
所述第一气体包括氧气、臭氧、一氧化二氮中的一种或至少两种的组合。
所述第二气体包括氦气、氩气、氮气中的一种或至少两种的组合。
可选的,所述的去潮气处理采用紫外线在含氧气氛下照射第一介质层。
所述含氧气氛包括氧气、臭氧、一氧化二氮中的一种或至少两种的组合。
所述去潮气处理还包括在半导体基底的背面采用气流冷却处理。
所述用于冷却处理的气流包括氦气、氩气、氮气中的一种或至少两种的组合。
去潮气处理后原位或者非原位在所述第一介质层上形成第二介质层。
与现有技术相比,上述技术方案具有以下优点:
在形成层叠介质层的第二介质层之前,对第一介质层进行去潮气处理,使得第一介质层内吸收的潮气蒸发,而且使得膜层表面更加致密和稳定,从而恢复并保持第一介质层的应力,获得期望的层叠介质层的应力状态。
对于采用高密度等离子体轰击第一介质层的去潮气处理方法,一方面,氦气、氩气、氮气等稀释气体离化率较高,其产生的高密度等离子体对第一介质层表面的轰击,主要贡献为将等离子的动能转化为膜层的内能,产生的热效应使潮气蒸发;另一方面,氧气、臭氧、一氧化二氮等含氧气体产生的等离子体,也能有一定的热效应,但其更主要的贡献在于,电离出氧离子能够将第一介质层表面的Si-H键转化成Si-O键,使得膜层表面更加致密和稳定,不易吸潮气。因此,经过高密度等离子体轰击后的第一介质层,随着潮气的去除,其内在的拉应力也逐渐恢复。
对于在含氧气氛下用紫外线照射第一介质层的去潮气处理方法,一方面,紫外线照射将光能转化为热能,使第一介质层中的潮气蒸发,另一方面,在紫外线的照射下含氧气氛能够将第一介质层表面的Si-H键转化为Si-O键,形成致密且稳定的表层,不易吸入潮气,从而使第一介质层恢复并保持内在的拉应力。
在形成层叠介质层的第二介质层之前对第一介质层进行去潮气处理,不仅可以使第一介质层具有拉应力,有利于提高NMOS有源区的电子迁移率,而且与后续工艺中应用HDPCVD、SACVD或PECVD等传统工艺形成的具有压应力的第二介质层组合构成层叠介质层,通过调节两层介质的厚度比值,可灵活调整沉积后PMD层内应力,获得期望的应力状态。
此外,在去潮气处理的同时,在半导体衬底的背面采用氦气、氩气或氮气等气流对衬底进行冷却,能够有效避免对器件热稳定性的影响。
相应的,本发明还提供了一种金属前介质层的形成方法,所述金属前介质层包括第一介质层和第二介质层,所述方法包括:
提供金属前介质层形成的半导体基底;
在所述基底上形成第一介质层;
对所述第一介质层进行去潮气处理;
在去潮气处理后的第一介质层上形成第二介质层,所述第一介质层和第二介质层构成金属前介质层。
所述的去潮气处理采用高密度等离子体轰击第一介质层或者采用紫外线在含氧气氛中照射第一介质层。
所述去潮气处理还包括在半导体基底的背面采用气流冷却处理。
与现有技术相比,上述技术方案具有以下优点:
在形成金属前介质层中的第二介质层之前,对第一介质层进行去潮气处理,使得第一介质层内吸收的潮气蒸发,而且使得膜层表面更加致密和稳定,从而恢复并保持第一介质层的应力,获得期望的层叠介质层的应力状态。
对于采用高密度等离子体轰击第一介质层的去潮气处理方法,一方面,氦气、氩气、氮气等稀释气体离化率较高,其产生的高密度等离子体对第一介质层表面的轰击,主要贡献为将等离子的动能转化为膜层的内能,产生的热效应使潮气蒸发;另一方面,氧气、臭氧、一氧化二氮等含氧气体产生的等离子体,也能有一定的热效应,但其更主要的贡献在于,电离出氧离子能够将第一介质层表面的Si-H键转化成Si-O键,使得第一介质层表面更加致密和稳定,不易吸潮气。因此,经过高密度等离子体轰击后的第一介质层,随着潮气的去除,其内在的拉应力也逐渐恢复。
对于在含氧气氛下用紫外线照射第一介质层的去潮气处理方法,一方面,紫外线照射将光能转化为热能,使第一介质层中的潮气蒸发,另一方面,在紫外线的照射下含氧气氛能够将第一介质层表面的Si-H键转化为Si-O键,形成致密且稳定的表层,不易吸入潮气,从而使第一介质层恢复并保持内在的拉应力。
此外,在去潮气处理的同时,在半导体衬底的背面采用氦气、氩气或氮气等气流对衬底进行冷却,能够有效避免对器件热稳定性的影响。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明,本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图,重点在于示出本发明的主旨。
图1至图3为本发明的层叠介质层的形成方法的示意图;
图4至图8为本发明实施例一中金属前介质层形成方法的示意图;
图9和图10为本发明实施例一中第一介质层应力随时间的变化曲线图;
图11为本发明实施例二中金属前介质层形成方法的示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施的限制。
其次,本发明利用示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是实例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
本发明所述的层叠介质层的形成方法包括:
提供具有半导体结构的基底;
在所述基底上形成第一介质层;
对所述第一介质层进行去潮气处理;
在去潮气处理后的第一介质层上形成第二介质层。
所述的去潮气处理采用高密度等离子体轰击第一介质层。
所述产生高密度等离子体的气体包括含氧的第一气体和/或用于稀释的第二气体。
所述第一气体包括氧气、臭氧、一氧化二氮中的一种或至少两种的组合。
所述第二气体包括氦气、氩气、氮气中的一种或至少两种的组合。
所述的去潮气处理采用紫外线在含氧气氛下照射第一介质层。
所述含氧气氛包括氧气、臭氧、一氧化二氮中的一种或至少两种的组合。
所述去潮气处理还包括在半导体基底的背面采用气流冷却处理。
所述用于冷却处理的气流包括氦气、氩气、氮气中的一种或至少两种的组合。
所述去潮气处理后原位或者非原位在第一介质层上形成第二介质层。
本发明所述的金属前介质层的形成方法包括:
提供金属前介质层形成的半导体基底;
在所述基底上形成第一介质层;
对所述第一介质层进行去潮气处理;
在去潮气处理后的第一介质层上形成第二介质层,所述第一介质层和第二介质层构成金属前介质层。
所述的去潮气处理采用高密度等离子体轰击第一介质层或者采用紫外线在含氧气氛中照射第一介质层。
所述去潮气处理还包括在半导体基底的背面采用气流冷却处理。
图1至图3为本发明所述层叠介质层的形成方法的示意图。该方法包括:
如图1所示,提供具有半导体结构的基底100,该基底上包括但不限于半导体器件层,或者开有沟槽或通孔的金属间介质层。
在所述基底100上形成第一介质层110,所述第一介质层110采用高深宽比-亚大气压化学气相沉积法(HARP SACVD)形成;所述第一介质层110的材料包括但不限于无掺杂玻璃(Un-Doped Silicate Glass,USG),所述第一介质层110由硅前驱物及含氧气体反应形成。所述硅前驱物包括但不限于硅烷(SiH4)或正硅酸乙酯(TEOS,Si(C2H5O4))中的一种,所述含氧气体包括但不限于氧气(O2)或臭氧(O3)中的一种。
如图2所示,对所述第一介质层110进行去潮气处理,所述去潮气处理采用高密度等离子体轰击第一介质层110或者紫外线在含氧气氛中照射第一介质层110的方法。
其中,产生高密度等离子体的气体包括含氧的第一气体和/或用于稀释的第二气体,所述第一气体包括氧气、臭氧、一氧化二氮中的一种或至少两种的组合,所述第二气体包括氦气、氩气、氮气中的一种或至少两种的组合。高密度等离子体由射频或者微波激励源激发第一气体和/或用于稀释的第二气体产生。
去潮气处理时,在半导体基底的背面采用氦气、氩气或氮气等气流对基底进行冷却。
如图3所示,在去潮气处理后的第一介质层110’上形成第二介质层120,所述第二介质层120的形成方法包括但不限于HDPCVD、PECVD或传统的SACVD工艺中的一种。所述第二介质层材料包括但不限于未掺杂的二氧化硅(USG)、磷硅玻璃(PSG)、硼硅玻璃(BSG)、硼磷硅玻璃(BPSG)、氟硅玻璃(FSG)或具有低介电常数材料中的一种或其组合,所述具有低介电常数材料包括但不限于黑钻石(Black Diamond,BD)或coralTM,(美国Novellus公司low-k产品)。
在下述实施例一中,结合金属前介质层(PMD)的制造过程详细说明本发明所述的层叠介质层的形成方法。
实施例一
图4至图8为本实施例所述金属前介质层形成方法的示意图。所述的金属前介质层为第一介质层和第一介质层上的第二介质层组成的层叠介质层。其中,第一介质层采用具有良好的缝隙填充能力的CVD工艺,尤其对于65nm或其以下制程,选用HARP SACVD工艺形成;而第二介质层采用产能相对较高的HDPCVD、PECVD或传统的SACVD等工艺形成。
之所以采用层叠介质层形成金属前介质层,是因为随着特征尺寸的减小,缝隙的深宽比也越来越大,HDPCVD、PECVD或传统的SACVD等工艺已经不能满足填充深宽比大于7∶1的缝隙的要求,而HARP SACVD工艺具有卓越的填隙能力,能够很好填充65nm及更小线宽制程中深宽比大于7∶1的缝隙,但是其产能较低,只约为应用HDPCVD、SACVD或PECVD等传统工艺产能的一半,若完全应用HARP SACVD替代现有的HDPCVD、PECVD或传统的SACVD工艺沉积PMD层,将严重影响生产效率。
因此业内提出了利用HARP SACVD工艺形成第一介质层,以填充缝隙中具有高深宽比的区域,继而利用HDPCVD、PECVD或传统的SACVD工艺形成第二介质层,从而完成整个缝隙的填充。这种层叠介质层不仅能够形成无孔洞的PMD层,而且能够根据需要调节PMD层的应力状态,改善器件性能。
首先,如图4所示,提供一具有有源区的半导体衬底200,在所述衬底200上形成栅极201和环绕栅极的侧墙203,所述栅极之间具有缝隙209。
所述栅极201由多晶硅构成,或由多晶硅与金属硅化物等材料组合成复合栅;所述金属硅化物包括硅化钨(WSi)、硅化钛(TiSi2)、硅化镍(NiSi)、硅化钴(CoSi2)等材料中的一种,对于65nm或其以下制程,优选的硅化物为硅化镍。
所述侧墙203的材料为二氧化硅(SiO2),利用沉积-反刻工艺形成,即先采用化学气相沉积法在已形成栅极的衬底上形成二氧化硅层,然后利用各向异性干法刻蚀工艺,反刻掉部分二氧化硅,同时保留侧墙部分的二氧化硅。
如图5所示,在已具有栅极201和环绕栅极的侧墙203的衬底上形成阻挡层205,该阻挡层205将衬底200上的有源区保护起来,使之与随后形成的介质层隔离,同时也可作为后续工艺刻蚀接触孔时的停止层。所述阻挡层205优选的材料为氮化硅(Si3N4),利用化学气相淀积法形成。
如图6所示,在阻挡层205上形成第一介质层210,以填充缝隙中具有高深宽比的区域。所述第一介质层210采用填缝能力较强的HARP SACVD工艺形成,所采用HARP SACVD设备型号为AMAT Producer SE,所述第一介质层210的材料包括但不限于无掺杂玻璃(USG),由硅前驱物及含氧气体反应形成,所述硅前驱物包括但不限于硅烷(SiH4)或正硅酸乙酯(TEOS)中的一种,所述含氧气体包括但不限于氧气(O2)或臭氧(O3)中的一种。
通常HARP SACVD工艺形成的第一介质层具有拉应力,该拉应力有利于提高NMOS有源区的电子迁移率,改善器件性能。但是,由HARP SACVD工艺沉积的第一介质层比较疏松,而且表层具有较多的Si-H悬挂键,由于后续的第二介质层采用不同的工艺制造,在实际工艺流程中,晶片暴露于空气中,膜层易于吸收潮气,逐渐失去膜层内的拉应力。图9为第一介质层的内应力随暴露于空气中的时间变化的曲线图,内应力由KLA-Tencor公司的F5x型应力测试仪器测试,可见,随着时间的增加,第一介质层的内应力逐渐减小。因此,在形成第二介质层之前必须将第一介质层中的潮气去除。
如图7所示,采用高密度等离子体轰击第一介质层210,进行去潮气处理。所述的高密度等离子体由射频或者微波激励源激发产生;产生所述高密度等离子体的气体包括含氧的第一气体和/或稀释的第二气体,所述第一气体包括氧气、臭氧、一氧化二氮中的一种或至少两种的组合;所述第二气体包括氦气、氩气、氮气中的一种或至少两种的组合。
作为示例,所述高密度等离子体的由两个射频源生成,第一激励源功率为2000W至6000W,第二激励源的功率为4000W至8000W;生成所述高密度等离子体的气体为氧气和氩气,氧气的流量为100sccm至300sccm,氩气的流量为100sccm至300sccm,高密度等离子体轰击第一介质层210表面的时间至少为80s。
上述示例中,一方面,氦气、氩气、氮气等稀释气体离化率较高,其产生的高密度等离子体对第一介质层210表面的进行轰击,主要贡献为将等离子的动能转化为膜层的内能,产生的热效应使潮气蒸发;另一方面,氧气、臭氧、一氧化二氮等含氧气体产生的等离子体,也能有一定的热效应,但其更主要的贡献在于,电离出氧离子能够将第一介质层210表面的不稳定的Si-H键转化成Si-O键,使得膜层表面更加致密和稳定,不易吸潮气。因此,经过高密度等离子体轰击后的第一介质层,随着潮气的去除,其内在的拉应力也逐渐恢复。图10为第一介质层的内应力随高密度等离子体轰击时间变化的曲线图,其中内应力由KLA-Tencor公司的F5x型应力测试仪器测试,可见,随着等离子轰击的时间的增加,第一介质层中的内应力也逐渐增大,处理一定时间之后应力值维持到一定的水平,表明潮气已经完全去除。这样不仅可以使第一介质层保持拉应力,有利于提高NMOS有源区的电子迁移率,而且与后续工艺中应用HDPCVD、SACVD或PECVD等传统工艺形成的具有压应力的第二介质层组合构成层叠介质层,通过调节两层介质的厚度比值,可灵活调整沉积后PMD层内应力,获得期望的应力状态。
另外,对于65nm或其以下制程,硅化镍是常用的欧姆接触和复合栅极材料。不同于传统的金属硅化物,硅化镍的熔点较低,因此,为使所述高密度等离子体轰击第一介质层210产生的热效应不影响下层的硅化镍的热稳定性,在去潮气处理的同时,在半导体衬底的背面采用气流冷却,保持衬底的温度低于400℃,用于冷却处理的气流包括氦气、氩气、氮气中的一种或至少两种的组合。
如图8所示,在经过高密度等离子体处理后的第一介质层210’上原位或者非原位形成第二介质层220并平坦化,以形成由层叠介质层构成的PMD层。所述第二金属前介质层220的材料包括但不限于未掺杂的二氧化硅(USG)、磷硅玻璃(PSG)、硼硅玻璃(BSG)、硼磷硅玻璃(BPSG)、氟硅玻璃(FSG)或具有低介电常数材料中的一种或其组合,所述具有低介电常数材料包括但不限于黑钻石(Black Diamond,BD)或coralTM。所述第二介质层220的形成方法包括但不限于HDPCVD、PECVD或传统的SACVD工艺。
通常,USG利用SACVD、PECVD或HDPCVD工艺生成,BPSG及FSG则通过传统的SACVD工艺生成,PSG则利用PECVD或HDPCVD工艺生成,所述具有低介电常数材料利用PECVD工艺生成。
为减少工艺步骤,可在去潮气处理原位形成第二介质层220。例如,经过高密度等离子体去潮气处理第一介质层210’以后,在同一设备中采用HDPCVD工艺原位沉积第二介质层220磷硅玻璃(PSG)。
以上实施例中去潮气处理采用高密度等离子体轰击的方法,实际上,采用紫外线在含氧气氛下照射第一介质层也能够起到去潮气的效果,在以下实施例中详述。
实施例二
在本实施例中所述金属前介质层的形成方法,与实施例一的差别在于,对第一介质层的去潮气处理采用在含氧气氛中紫外线照射的方法。
如图11所示,通过前端工艺在一具有有源区的半导体衬底400上形成栅极401和环绕栅极的侧墙403,并形成阻挡层405,然后在阻挡层405上采用HARP SACVD工艺形成第一介质层410。上述栅极401、侧墙403、阻挡层405和第一介质层410所采用的工艺、材料等与实施例一相同,在此不再赘述。
形成第二介质层之前,在含氧气氛中用紫外线照射第一介质层410,进行去潮气处理。所述含氧气氛包括氧气、臭氧、一氧化二氮中的一种或至少两种的组合。紫外线照射将光能转化为热能,使第一介质层410中的潮气蒸发,同时在紫外线的照射下含氧气氛能够将第一介质层表面的Si-H键转化为Si-O键,形成致密且稳定的表层,不易吸入潮气,从而使第一介质层恢复并保持内在的拉应力。
对于65nm或其以下制程,硅化镍是常用的欧姆接触和复合栅极材料,不同于传统的金属硅化物,硅化镍的熔点较低,因此,为使所述紫外线照射第一介质层410产生的热效应不影响下层的硅化镍的热稳定性,在去潮气处理的同时,在半导体衬底的背面采用气流冷却,保持衬底的温度低于400℃,用于冷却处理的气流包括氦气、氩气、氮气中的一种或至少两种的组合。
最后,在经过含氧气氛中紫外线照射第一介质层上形成第二介质层并平坦化,以形成层叠介质层构成的PMD层,所述第二介质层采用的工艺、材料等与实施例一相同,在此不再赘述。
上述实施例一和实施例二结合金属前介质层的制造过程详述了本发明所述的层叠介质层的形成方法,本领域技术人员应该容易推知,所述的层叠介质层形成方法还可应用于浅沟槽隔离(STI)或者通孔(Via)的填充工艺中,也能够实现本发明的目的,同样属于本发明的保护范围。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制。所述层叠介质层的形成方法中,对第一介质层的去潮气处理采用了高密度等离子体轰击或者含氧气氛下紫外线照射的方法,事实上,其它能够提供热能并氧化第一介质层的表面Si-H键的方法也在本发明的保护范围之内。虽然本发明已以较佳实施例披露如上,然而并非用以限定本发明。任何熟悉本领域的技术人员,在不脱离本发明技术方案范围情况下,都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围内。
Claims (13)
1、一种层叠介质层的形成方法,其特征在于,包括:
提供具有半导体结构的基底;
在所述基底上形成第一介质层;
对所述第一介质层进行去潮气处理;
在去潮气处理后的第一介质层上形成第二介质层。
2、根据权利要求1所述的层叠介质层的形成方法,其特征在于,所述的去潮气处理采用高密度等离子体轰击第一介质层。
3、根据权利要求2所述的层叠介质层的形成方法,其特征在于,所述产生高密度等离子体的气体包括含氧的第一气体和/或用于稀释的第二气体。
4、根据权利要求3所述的层叠介质层的形成方法,其特征在于,所述第一气体包括氧气、臭氧、一氧化二氮中的一种或至少两种的组合。
5、根据权利要求3所述的层叠介质层的形成方法,其特征在于,所述第二气体包括氦气、氩气、氮气中的一种或至少两种的组合。
6、根据权利要求1所述的层叠介质层的形成方法,其特征在于,所述的去潮气处理采用紫外线在含氧气氛下照射第一介质层。
7、根据权利要求6所述的层叠介质层的形成方法,其特征在于,所述含氧气氛包括氧气、臭氧、一氧化二氮中的一种或至少两种的组合。
8、根据权利要求1至7任一项所述的层叠介质层的形成方法,其特征在于,所述去潮气处理还包括在半导体基底的背面采用气流冷却处理。
9、根据权利要求8所述的层叠介质层的形成方法,其特征在于,所述用于冷却处理的气流包括氦气、氩气、氮气中的一种或至少两种的组合。
10、根据权利要求1、2或6任一项所述的层叠介质层的形成方法,其特征在于,去潮气处理后原位或者非原位在第一介质层上形成第二介质层。
11、一种金属前介质层的形成方法,其特征在于,所述方法包括:
提供金属前介质层形成的半导体基底;
在所述基底上形成第一介质层;
对所述第一介质层进行去潮气处理;
在去潮气处理后的第一介质层上形成第二介质层,所述第一介质层和第二介质层构成金属前介质层。
12、根据权利要求11所述的金属前介质层的形成方法,其特征在于,所述的去潮气处理采用高密度等离子体轰击第一介质层或者采用紫外线在含氧气氛中照射第一介质层。
13、根据权利要求11或12所述的金属前介质层的形成方法,其特征在于,所述去潮气处理还包括在半导体基底的背面采用气流冷却处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101139904A CN101593690B (zh) | 2008-05-30 | 2008-05-30 | 层叠介质层的形成方法和金属前介质层的形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101139904A CN101593690B (zh) | 2008-05-30 | 2008-05-30 | 层叠介质层的形成方法和金属前介质层的形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101593690A true CN101593690A (zh) | 2009-12-02 |
CN101593690B CN101593690B (zh) | 2011-10-05 |
Family
ID=41408276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101139904A Expired - Fee Related CN101593690B (zh) | 2008-05-30 | 2008-05-30 | 层叠介质层的形成方法和金属前介质层的形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101593690B (zh) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102437022A (zh) * | 2011-11-30 | 2012-05-02 | 上海华力微电子有限公司 | 多层金属-氧化物-金属电容的制作方法 |
CN102592992A (zh) * | 2011-01-17 | 2012-07-18 | 上海华虹Nec电子有限公司 | 一种高掺杂磷硅玻璃薄膜的制备方法 |
CN102592987A (zh) * | 2012-03-23 | 2012-07-18 | 上海华力微电子有限公司 | 金属前介质层制造方法 |
CN102623325A (zh) * | 2012-03-23 | 2012-08-01 | 上海华力微电子有限公司 | Harp膜的处理方法及金属前介质层制造方法 |
CN102664143A (zh) * | 2012-04-20 | 2012-09-12 | 上海华力微电子有限公司 | 多层金属-氧化硅-金属电容器的制作方法 |
CN102703879A (zh) * | 2012-05-22 | 2012-10-03 | 上海华力微电子有限公司 | 金属硅化物阻挡层薄膜的沉积方法 |
CN102703878A (zh) * | 2012-05-22 | 2012-10-03 | 上海华力微电子有限公司 | 一种侧墙薄膜沉积方法 |
CN103026464A (zh) * | 2010-03-12 | 2013-04-03 | 应用材料公司 | 用于形成低湿度介电膜的方法 |
CN104425343A (zh) * | 2013-08-28 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的形成方法 |
CN104952803A (zh) * | 2014-03-25 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN107039332A (zh) * | 2017-02-08 | 2017-08-11 | 上海华虹宏力半导体制造有限公司 | 间隙填充的工艺方法 |
CN105990111B (zh) * | 2015-01-28 | 2019-01-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
CN109360785A (zh) * | 2018-09-27 | 2019-02-19 | 上海华虹宏力半导体制造有限公司 | Mos器件的制造方法 |
CN110459465A (zh) * | 2019-08-30 | 2019-11-15 | 上海华力微电子有限公司 | 自对准双层图形的形成方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060205232A1 (en) * | 2005-03-10 | 2006-09-14 | Lih-Ping Li | Film treatment method preventing blocked etch of low-K dielectrics |
-
2008
- 2008-05-30 CN CN2008101139904A patent/CN101593690B/zh not_active Expired - Fee Related
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103026464A (zh) * | 2010-03-12 | 2013-04-03 | 应用材料公司 | 用于形成低湿度介电膜的方法 |
CN102592992A (zh) * | 2011-01-17 | 2012-07-18 | 上海华虹Nec电子有限公司 | 一种高掺杂磷硅玻璃薄膜的制备方法 |
CN102437022A (zh) * | 2011-11-30 | 2012-05-02 | 上海华力微电子有限公司 | 多层金属-氧化物-金属电容的制作方法 |
CN102592987A (zh) * | 2012-03-23 | 2012-07-18 | 上海华力微电子有限公司 | 金属前介质层制造方法 |
CN102623325A (zh) * | 2012-03-23 | 2012-08-01 | 上海华力微电子有限公司 | Harp膜的处理方法及金属前介质层制造方法 |
CN102664143A (zh) * | 2012-04-20 | 2012-09-12 | 上海华力微电子有限公司 | 多层金属-氧化硅-金属电容器的制作方法 |
CN102703878A (zh) * | 2012-05-22 | 2012-10-03 | 上海华力微电子有限公司 | 一种侧墙薄膜沉积方法 |
CN102703879A (zh) * | 2012-05-22 | 2012-10-03 | 上海华力微电子有限公司 | 金属硅化物阻挡层薄膜的沉积方法 |
CN104425343A (zh) * | 2013-08-28 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构的形成方法 |
CN104952803A (zh) * | 2014-03-25 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
CN105990111B (zh) * | 2015-01-28 | 2019-01-08 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其制作方法 |
CN107039332A (zh) * | 2017-02-08 | 2017-08-11 | 上海华虹宏力半导体制造有限公司 | 间隙填充的工艺方法 |
CN109360785A (zh) * | 2018-09-27 | 2019-02-19 | 上海华虹宏力半导体制造有限公司 | Mos器件的制造方法 |
CN110459465A (zh) * | 2019-08-30 | 2019-11-15 | 上海华力微电子有限公司 | 自对准双层图形的形成方法 |
CN110459465B (zh) * | 2019-08-30 | 2022-03-04 | 上海华力微电子有限公司 | 自对准双层图形的形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101593690B (zh) | 2011-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101593690B (zh) | 层叠介质层的形成方法和金属前介质层的形成方法 | |
TWI400755B (zh) | 用於由下而上間隙充填的介電質沈積與回蝕處理 | |
CN101330035B (zh) | 浅沟槽隔离结构及其制造方法 | |
US6794290B1 (en) | Method of chemical modification of structure topography | |
US7033945B2 (en) | Gap filling with a composite layer | |
CN101593689B (zh) | 光刻图案的形成方法和双镶嵌结构的制造方法 | |
US8999834B2 (en) | Sidewall-free CESL for enlarging ILD gap-fill window | |
US20050282350A1 (en) | Atomic layer deposition for filling a gap between devices | |
US20120282756A1 (en) | Thin Film Filling Method | |
CN100576491C (zh) | 浅沟槽隔离结构及其制造方法 | |
CN100517640C (zh) | 半导体器件的制造方法和半导体器件 | |
CN102097356B (zh) | 浅沟槽隔离结构的制作方法 | |
CN100561712C (zh) | 半导体器件及其制造方法 | |
TW201918578A (zh) | 形成氧化矽層的方法 | |
JP4628743B2 (ja) | スピンオンガラス組成物及びこれを用いたシリコン酸化膜形成方法 | |
US20050170608A1 (en) | Semiconductor device and, manufacturing method thereof | |
JP3480416B2 (ja) | 半導体装置 | |
WO2001041203A1 (en) | Improved flourine doped sio2 film | |
CN104051245B (zh) | 一种半导体器件的制备方法 | |
TWI763114B (zh) | 製作半導體結構的方法 | |
Sun et al. | STI gap-fill technology and flowable CVD process application | |
CN104716030A (zh) | 半导体器件及其制作方法 | |
CN101764083B (zh) | 阻挡层的形成方法 | |
KR100313785B1 (ko) | 반도체소자의 층간절연막 형성방법 | |
KR20080029646A (ko) | 반도체 소자의 소자분리막 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20111005 Termination date: 20190530 |