CN109360785A - Mos器件的制造方法 - Google Patents

Mos器件的制造方法 Download PDF

Info

Publication number
CN109360785A
CN109360785A CN201811134042.9A CN201811134042A CN109360785A CN 109360785 A CN109360785 A CN 109360785A CN 201811134042 A CN201811134042 A CN 201811134042A CN 109360785 A CN109360785 A CN 109360785A
Authority
CN
China
Prior art keywords
mos device
electrode structure
substrate
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811134042.9A
Other languages
English (en)
Inventor
李秀莹
刘宇
王鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201811134042.9A priority Critical patent/CN109360785A/zh
Publication of CN109360785A publication Critical patent/CN109360785A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种MOS器件的制造方法，包括：提供一衬底，衬底中形成有源区和漏区，且在衬底上相对于源区和漏区之间的位置处形成有栅极结构；在衬底上形成电极层，引出源区、漏区及栅极结构的电极，得到相互独立的源极电极结构、漏极电极结构及栅极电极结构；在电极层上形成钝化层并进行紫外光照射处理。在形成MOS器件的钝化层时对其进行紫外光照射处理，钝化层的致密性好、剪切应力强，结构稳定，可以承受更大的热应力；此外，由于源极电极结构、漏极电极结构栅极电极结构或边缘保护环之间设有足够的距离，当钝化层产生裂缝时，就算其中一个的结构被破坏倒下，倒下的结构也不会与相邻的结构接触，MOS器件的内部结构保持正常，进一步提高了热稳定性。

Description

MOS器件的制造方法
技术领域
本发明涉及集成电路制造技术领域，尤其是涉及一种MOS器件的制造方法。
背景技术
热循环试验(Thermal Cycling Test)，也称为温度循环试验或高低温循环试验，即将试验样品暴露于预设的高低温交替的试验环境中所进行的可靠性试验。热循环试验适用于揭示评估由剪切应力所引起的″蠕变-应力释放″疲劳失效机理和可靠性，在焊点的失效分析和评价等方面应用比较广泛。这套测试方法经常使用在电子产品或塑胶零件等容易受环境温度影响或产品操作温度的产品上。在新产品设计开发阶段，将一定数量的测试品，经由热循环测试後，用来早期了解未来产品受温度变化后的弱点，以求设计品质或使用材料品质的改进。当产品在正常量产交货阶段，则采用抽样测试方式，用来监控交货品质是否有异常。
而在集成电路中，在一块单晶基片上需要组装很多器件，这些器件之间需要互相布线连接，而且随着集成度的提高和特征尺寸的减小，布线密度必须增加，所以用于器件之间以及布线之间电气隔离的绝缘钝化膜是非常重要的；此外，由于半导体表面与内部结构的差异，导致表面与内部性质的不同，而其表面状况对器件的性能有重要作用，表面只要有微量的沾污，就会影响器件表面的电学性质如表面电导及表面态等。为提高器件性能的稳定性和可靠性，必须把器件与周围环境气氛隔离开来，以增强器件对外来离子沾污的阻挡能力，控制和稳定半导体表面的特征，保护器件内部的互连以及防止器件受到机械和化学损伤。为此提出了半导体器件表面钝化的要求。
通常，将直接同半导体接触的介质膜通常称为第一钝化层，常用介质是热生长的二氧化硅膜。在形成金属化层以前，在第一钝化层上再生长第二钝化层，主要由磷硅玻璃、低温淀积二氧化硅或化学气相淀积氮化硅等构成，能吸收和阻挡钠离子向硅衬底扩散并使金属化层不受机械擦伤。
一般的半导体器件由于表面钝化层的存在，进行要求不高的热循环试验时轻易就可以通过。然而，对于功率MOS器件特别是大功率MOS器件，由于其工作负载大、散发热量多、工作温度也就比较高，在对其进行多次较大温度变化范围的热循环试验时容易造成MOS器件结构的损坏。分析发现，这是因为热循环试验时带给MOS器件钝化层较大的热应力并结合钝化层内部不均匀的机械应力而导致钝化层产生裂缝，从而导致外部环境玷污或外力损毁了MOS器件的内部电极结构，造成了MOS器件的失效乃至于烧毁。
发明内容
本发明的目的在于提供一种改善MOS器件稳定性的方法，以提高MOS器件的热稳定性从而保证MOS器件特别是功率MOS器件在高温高热的极端环境中的结构不被破坏、提高其使用寿命。
为了达到上述目的，本发明提供了一种MOS器件的制造方法，包括步骤：
提供一衬底，所述衬底中形成有源区和漏区，且在所述衬底上相对于所述源区和所述漏区之间的位置处形成有栅极结构；
在所述衬底上形成电极层，引出所述源区、漏区及栅极结构的电极，得到相互独立的源极电极结构、漏极电极结构及栅极电极结构；以及
在所述电极层上形成钝化层并进行紫外光照射处理。
可选的，所述衬底上还形成有边缘保护环，所述源极电极结构、漏极电极结构、栅极电极结构以及边缘保护环相互之间的距离小于等于设定值，使得其中一个结构被破坏时不会与相邻的结构接触。
可选的，所述设定值的取值包括32微米至40微米。
可选的，在所述衬底上形成所述电极层之前，先在所述衬底上形成金属阻挡层。
可选的，所述金属阻挡层为钛层和/或氮化钛层。
可选的，采用多层金属互连技术在所述衬底上形成所述电极层。
可选的，在形成所述电极层之后，在形成所述钝化层之前，所述MOS器件的制造方法还包括步骤：
在所述衬底上形成过渡层，所述过渡层覆盖所述电极层及所述衬底。
可选的，所述过渡层包括二氧化硅薄膜，所述钝化层包括氮化硅薄膜。
可选的，所述二氧化硅薄膜由正硅酸乙酯分解形成。
可选的，在形成所述钝化层之后，所述MOS器件的制造方法还包括步骤：
刻蚀所述钝化层，漏出所述源极电极结构、漏极电极结构及栅极电极结构的顶部；
在所述源极电极结构、漏极电极结构及栅极电极结构的顶部形成金属焊盘。
本发明在形成钝化层的同时进行紫外光照射处理，使得钝化层的密度增大、剪切应力增强，钝化层的结构更稳定，可以承受更大的热应力，增强了MOS器件的热稳定性。此外，就算在高温高热的恶劣环境中MOS器件的钝化层产生了裂缝，由于源极电极结构、漏极电极结构、栅极电极结构或边缘保护环之间有足够的距离，就算是外部环境压力挤压电极结构或边缘保护环时，倾斜倒下的电极结构或边缘保护环也不会与相邻的电极结构或边缘保护环接触，即MOS器件的内部电极结构还基本保持正常，可以正常工作，从而进一步提高了MOS器件的热稳定性。
附图说明
图1为本发明的MOS器件的制造方法的步骤流程示意图。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
如前面在背景技术中所提及的，发明人在研究了大量功率MOS器件的热循环试验之后，发现：多次热循环试验失败的根源是功率MOS器件的钝化层被破坏。这是因为常用作钝化层的氮化硅材料在MOS器件衬底台阶上的覆盖能力较差，在高温高热环境时会因为表面台阶过高而出现裂缝甚至断裂的情况。由于MOS器件表面最终淀积形成的钝化层会覆盖在有源区金属层上，而金属的热膨胀系数要远高于氮/二氧化硅层，在高温环境中金属层和钝化层不同的膨胀系数会导致器件高温工作时因为层次间应力差距过大，严重时钝化层出现开裂使漏电增大，会最终导致MOS器件失效；钝化层出现裂缝后，外部环境或外部压力还可能会玷污或挤压MOS器件的内部电极结构，造成MOS器件电极短路或断路。
基于此，本发明从两个方面着手对MOS器件的结构进行优化：首先，在工艺上对钝化层的淀积形成方法进行改进；其次，增大金属化时MOS器件的各个金属电极或边缘保护环结构之间的横向距离。通过这两方面的改进措施来提高MOS器件在高温下的稳定性、可靠性，其中，重点在钝化层的淀积工艺上进行改进。
如图1所示，为本发明提出的MOS器件的制造方法的步骤示意图，该方法包括以下步骤：
S1、提供一衬底，所述衬底中形成有源区和漏区，且在所述衬底上相对于所述源区和所述漏区之间的位置处形成有栅极结构；
S2、在所述衬底上形成电极层，引出所述源区、漏区及栅极结构的电极，得到相互独立的源极电极结构、漏极电极结构及栅极电极结构；以及
S3、在所述电极层上形成钝化层并进行紫外光照射处理。
在本发明的MOS器件的制造方法中，在形成钝化层的同时进行紫外光照射处理，使得钝化层的密度增大、剪切应力增强，钝化层的结构更稳定，可以承受更大的热应力，增强了MOS器件的热稳定性。此外，还能适当增大钝化层的厚度，进一步加强钝化层的热应力承受能力。
进一步的，所述衬底上还形成有边缘保护环，所述源极电极结构、漏极电极结构、栅极电极结构以及边缘保护环相互之间的距离小于等于设定值，使得其中一个结构被破坏时不会与相邻的结构接触。其中，所述设定值的取值包括32微米至40微米，可视具体的半导体结构而定。
就算在高温高热的恶劣环境中MOS器件的钝化层产生了裂缝，由于所述源极电极结构、漏极电极结构、栅极电极结构或边缘保护环之间有足够的距离，就算是外部环境压力挤压电极结构或边缘保护环时，倾斜倒下的电极结构或边缘保护环也不会与相邻的电极结构或边缘保护环接触，即MOS器件的内部电极结构还基本保持正常，可以正常工作，从而进一步提高了MOS器件的热稳定性。
本发明淀积氮化硅薄膜作为钝化层并进行紫外光照射处理，氮化硅薄膜的密度增大、剪切应力增强，氮化硅薄膜结构更稳定，增强了其在MOS器件衬底台阶上的覆盖与承载能力，可以承受更大的热应力，进一步增强了MOS器件的热稳定性。
首先，执行步骤S1，提供一衬底，所述衬底中形成有源区和漏区，且在所述衬底上相对于所述源区和所述漏区之间的位置处形成有栅极结构。可参见常见的MOS器件结构，在此不再赘述。
其次，在所述衬底上形成所述电极层之前，在步骤S1与S2之间，先在所述衬底上形成金属阻挡层。为防止后续电极层中的金属在高温下向有源区硅衬底扩散而影响MOS器件的性能，在对MOS器件衬底进行金属化形成电极层前先淀积一金属阻挡层。金属阻挡层须与金属层及介质有良好的结合，以及较小的接触电阻，且在保持与金属层金属热稳定的同时尽可能薄。此外，金属阻挡层要有良好的台阶覆盖性，低应力，无针孔，其表面粗糙度越低越好。
可选的，金属阻挡层为钛层和/或氮化钛层，钛金属在制作过程的接触形成工艺中可以使硅和随后淀积的导电材料更加紧密地结合起来。钛的电阻很低，能够与硅发生充分反应，但钛和二氧化硅不发生反应，因此这两种物质不会发生化学的键合或者物理聚合。可选的，在薄膜区利用化学气相淀积设备在整个硅片表面淀积一薄层钛，钛衬垫于通孔的底部及侧壁上，充当将钨限制在通孔中的粘合剂，可将金属钨与二氧化硅表面粘合在一起。可选的，在钛的上表面淀积一薄层氮化钛，以充当钨的扩散阻挡层。其中，钨通常被用作高传导性的互连金属、金属层间的通孔(Via)和垂直接触的接触孔(Contact)的填充。
再次，执行步骤S2，引出所述源区、漏区及栅极结构的电极，得到相互独立的源极电极结构、漏极电极结构及栅极电极结构。
可选的，在步骤S2中，采用多层金属互连技术在所述衬底上形成所述电极层。金属互连技术，即在MOS器件的衬底上淀积金属薄膜，并通过光刻技术形成布线，把互相隔离的元件按一定要求互连成所需电路。铝是最常用的集成电路互连金属材料。随着集成度的提高，金属互连技术从简单向复杂、从单层向多层发展，在大规模集成电路中，两层和两层以上的金属布线已得到广泛应用。在金属互连技术中，金属淀积是关键技术，采用的工艺有蒸发、溅射和化学淀积等：真空蒸发工艺使用比较广泛；溅射工艺可形成附着力强的金属膜，对耐熔金属和合金的淀积特别适宜；化学气相淀积工艺形成的薄膜电阻率低、对电迁移的抵抗力高以及填充小通孔时平整性优异，还可以在金属和硅上进行选择性淀积，多用于淀积耐熔金属和金属硅化物。
可选的，在形成所述电极层之后，在形成所述钝化层之前，即在步骤S2与S3之间，所述MOS器件的制造方法还包括步骤：
在所述衬底上形成过渡层，所述过渡层覆盖所述电极层及所述衬底。
所述过渡层既能作为钝化层与所述衬底/所述电极层之间的缓冲过渡层，减小二者的相互渗透影响；又能作为所述钝化层的补充加强，与所述钝化层构成″双层结构″的钝化结构。
可选的，所述过渡层包括但不限于二氧化硅薄膜。随着大规模集成电路器件集成度的提高，多层布线技术变得愈加重要，如逻辑器件的中间介质层将增加到4至5层，这就要求减小介质层带来的寄生电容。目前普遍采用的介质层包括二氧化硅，其介电常数约为4.0，并具有良好的机械性能，多用于大功率双极晶体管管芯平面和台面钝化，保持或提高了管芯的击穿电压，并提高了晶体管的稳定性。可选的，二氧化硅薄膜由正硅酸乙酯TEOS通过微波等离子体化学气相淀积法制备而成，此法制备的二氧化硅薄膜致密性不足，为提高二氧化硅薄膜的致密性，在淀积二氧化硅薄膜时外加射频偏压。
最后，执行步骤S3，在所述电极层上形成钝化层并进行紫外光照射处理。
可选的，所述钝化层包括但不限于氮化硅薄膜。因为作为过渡层的二氧化硅材料几乎无法阻挡可移动离子，为阻挡外来杂质离子，所述钝化层经常选择淀积氮化硅薄膜。氮化硅薄膜具备良好的光电性质、钝化性能和抗水汽渗透能，并能有效阻止B、Na等杂质离子的扩散。而目前的氮化硅薄膜淀积方式，如反应溅射法、热化学气相淀积法和等离子气相淀积法，都会使沉积的氮化硅薄膜处于某种应力状态。当氮化硅薄膜处于过大的拉应力状态时，就会引起开裂；处于过大的压应力状态时，会引起褶皱或剥落。这些应力问题不仅会削弱氮化硅薄膜原有的绝缘、钝化、密封效果，而且还会直接影响到半导体器件的机械性能。当氮化硅薄膜的结构致密且无冗余的硅或氮原子时，薄膜内应力很小，如同体型氮化硅材料。当薄膜的缺陷或空洞较多时，富裕的硅或氮原子就会填充到空洞中，对空洞周围的薄膜分子产生挤压力，致使薄膜呈现压应力状态。所以，选择合适的沉积工艺条件制作出接近标准化学计量比的氮化硅薄膜，就可以到达减小氮化硅薄膜内应力的目的，从而增强了氮化硅薄膜的稳定性。可选的，氮化硅薄膜由离子体增强化学气相淀积法(PECVD)制备而成，具有沉积温度低、均匀性好及台阶覆盖性强的优点。此外，为进一步加强氮化硅薄膜的热应力抵抗能力，氮化硅薄膜生长过程中或生长完成后利用紫外光照射处理，可进一步强化氮化硅薄膜的致密性，减小氮化硅薄膜的内应力。
此外，鉴于二氧化硅材料的过渡层无法有效地阻挡杂质离子的侵入，对于所述过渡层的材料选择进行了替换。可选的，将所述过渡层的材料改为氮氧化硅(SiON)，这种材料的性能介于氮化硅和二氧化硅之间，它兼有二氧化硅和氮化硅的优点：与氮化硅相比，氮氧化硅改善了热稳定性，台阶覆盖能力，降低了膜应力；氮氧化硅的另一个优点是膜中的氮积累在硅界面处，减少了拉伸的Si-O键，减少了热载流子的产生达到三个数量级；另外它能够很好地抵抗湿气和钠离子的穿通，有很好的机械、化学和电学特性，故而可以从材料上将″双层结构″的钝化结构改为单层的氮氧化硅钝化层。
可选的，对形成的所述金属阻挡层、所述隔离层及所述钝化层进行平坦化处理。淀积所得的薄膜层均需要进行平坦化处理，以减小器件表面的台阶。经过平坦化处理的介电层，没有高低落差，在制作金属线时很容易进行，而且光刻出的连线图形比较精确。常见的传统平面化技术很多，如热流法、旋转玻璃法、回蚀法、电子环绕共振法、选择淀积、低压气相淀积、等离子增强气相淀积及淀积-腐蚀-淀积法等，但它们都属于局部平面化工艺，仅仅能够实现局部平坦化，不能做到全局平面化，但是当最小特征尺寸达到0.25μm以下时，必须进行全局平坦化。90年代兴起的化学机械抛光技术(CMP)则从加工性能和速度上同时满足硅片图形加工的要求，其也是目前唯一可以实现全局平坦化的技术。
可选的，在形成所述钝化层之后，所述MOS器件的制造方法还包括步骤：
刻蚀所述钝化层，漏出所述源极电极结构、漏极电极结构及栅极电极结构的顶部；
在所述源极电极结构、漏极电极结构及栅极电极结构的顶部形成金属焊盘。
综上所述，在本发明实施例所提供的MOS器件的制造方法中，在形成钝化层的同时进行紫外光照射处理，使得钝化层的密度增大、剪切应力增强，钝化层的结构更稳定，可以承受更大的热应力，增强了MOS器件的热稳定性。此外，就算在高温高热的恶劣环境中MOS器件的钝化层产生了裂缝，由于源极电极结构、漏极电极结构、栅极电极结构或边缘保护环之间有足够的距离，就算是外部环境压力挤压电极结构或边缘保护环时，倾斜倒下的电极结构或边缘保护环也不会与相邻的电极结构或边缘保护环接触，即MOS器件的内部电极结构还基本保持正常，可以正常工作，从而进一步提高了MOS器件的热稳定性。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (10)

1.一种MOS器件的制造方法，其特征在于，包括步骤：
提供一衬底，所述衬底中形成有源区和漏区，且在所述衬底上相对于所述源区和所述漏区之间的位置处形成有栅极结构；
在所述衬底上形成电极层，引出所述源区、漏区及栅极结构的电极，得到相互独立的源极电极结构、漏极电极结构及栅极电极结构；以及
在所述电极层上形成钝化层并进行紫外光照射处理。
2.如权利要求1所述的MOS器件的制造方法，其特征在于，所述衬底上还形成有边缘保护环，所述源极电极结构、漏极电极结构、栅极电极结构以及边缘保护环相互之间的距离小于等于设定值，使得其中一个结构被破坏时不会与相邻的结构接触。
3.如权利要求2所述的MOS器件的制造方法，其特征在于，所述设定值的取值包括32微米至40微米。
4.如权利要求1所述的MOS器件的制造方法，其特征在于，在所述衬底上形成所述电极层之前，先在所述衬底上形成金属阻挡层。
5.如权利要求4所述的MOS器件的制造方法，其特征在于，所述金属阻挡层为钛层和/或氮化钛层。
6.如权利要求1或4所述的MOS器件的制造方法，其特征在于，采用多层金属互连技术在所述衬底上形成所述电极层。
7.如权利要求1所述的MOS器件的制造方法，其特征在于，在形成所述电极层之后，在形成所述钝化层之前，所述MOS器件的制造方法还包括步骤：
在所述衬底上形成过渡层，所述过渡层覆盖所述电极层及所述衬底。
8.如权利要求1或7所述的MOS器件的制造方法，其特征在于，所述过渡层包括二氧化硅薄膜，所述钝化层包括氮化硅薄膜。
9.如权利要求8所述的MOS器件的制造方法，其特征在于，所述二氧化硅薄膜由正硅酸乙酯分解形成。
10.如权利要求1所述的MOS器件的制造方法，其特征在于，在形成所述钝化层之后，所述MOS器件的制造方法还包括步骤：
刻蚀所述钝化层，漏出所述源极电极结构、漏极电极结构及栅极电极结构的顶部；
在所述源极电极结构、漏极电极结构及栅极电极结构的顶部形成金属焊盘。
CN201811134042.9A 2018-09-27 2018-09-27 Mos器件的制造方法 Pending CN109360785A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811134042.9A CN109360785A (zh) 2018-09-27 2018-09-27 Mos器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811134042.9A CN109360785A (zh) 2018-09-27 2018-09-27 Mos器件的制造方法

Publications (1)

Publication Number Publication Date
CN109360785A true CN109360785A (zh) 2019-02-19

Family

ID=65347900

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811134042.9A Pending CN109360785A (zh) 2018-09-27 2018-09-27 Mos器件的制造方法

Country Status (1)

Country Link
CN (1) CN109360785A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116845700A (zh) * 2023-05-26 2023-10-03 武汉敏芯半导体股份有限公司 复合钝化层及其制作方法、光电设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080191352A1 (en) * 2007-02-13 2008-08-14 Chen-Hua Yu Stacked contact with low aspect ratio
CN101593690A (zh) * 2008-05-30 2009-12-02 中芯国际集成电路制造(北京)有限公司 层叠介质层的形成方法和金属前介质层的形成方法
CN101771083A (zh) * 2010-01-08 2010-07-07 无锡新洁能功率半导体有限公司 一种深沟槽功率mos器件及其制造方法
CN104810288A (zh) * 2014-01-26 2015-07-29 北大方正集团有限公司 一种dmos器件的制造方法
CN105074886A (zh) * 2013-03-08 2015-11-18 住友电气工业株式会社 碳化硅半导体器件及其制造方法
CN107256833A (zh) * 2017-07-07 2017-10-17 上海华虹宏力半导体制造有限公司 芯片的钝化层及形成芯片的钝化层的方法
CN107863389A (zh) * 2017-11-30 2018-03-30 西安科锐盛创新科技有限公司 Nmos器件及计算机

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080191352A1 (en) * 2007-02-13 2008-08-14 Chen-Hua Yu Stacked contact with low aspect ratio
CN101593690A (zh) * 2008-05-30 2009-12-02 中芯国际集成电路制造(北京)有限公司 层叠介质层的形成方法和金属前介质层的形成方法
CN101771083A (zh) * 2010-01-08 2010-07-07 无锡新洁能功率半导体有限公司 一种深沟槽功率mos器件及其制造方法
CN105074886A (zh) * 2013-03-08 2015-11-18 住友电气工业株式会社 碳化硅半导体器件及其制造方法
CN104810288A (zh) * 2014-01-26 2015-07-29 北大方正集团有限公司 一种dmos器件的制造方法
CN107256833A (zh) * 2017-07-07 2017-10-17 上海华虹宏力半导体制造有限公司 芯片的钝化层及形成芯片的钝化层的方法
CN107863389A (zh) * 2017-11-30 2018-03-30 西安科锐盛创新科技有限公司 Nmos器件及计算机

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
赖祖武 等编著: "《抗辐射电子学：辐射效应及加固原理》", 31 July 1998, 国防工业出版社 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116845700A (zh) * 2023-05-26 2023-10-03 武汉敏芯半导体股份有限公司 复合钝化层及其制作方法、光电设备

Similar Documents

Publication Publication Date Title
CN107039372B (zh) 半导体结构及其形成方法
CN104535253B (zh) 一种高温压力传感器及其加工方法
CN106549003A (zh) 贯穿衬底通孔结构及其制造方法
US9437524B2 (en) Through-silicon via with sidewall air gap
CN107017175B (zh) 用于接合的多撞击工艺
CN107644837A (zh) 用于三维存储器的晶圆三维集成引线工艺及其结构
US9218960B2 (en) Method of manufacturing a semiconductor device including a stress relief layer
US8698312B2 (en) Semiconductor device including a hybrid metallization layer stack for enhanced mechanical strength during and after packaging
CN102760726B (zh) 半导体检测结构及其形成方法、检测方法
CN109920764A (zh) 半导体芯片表面钝化保护的多层薄膜结构、应用及工艺
US4622576A (en) Conductive non-metallic self-passivating non-corrodable IC bonding pads
CN109360785A (zh) Mos器件的制造方法
CN109285760A (zh) 氮化硅介电层的制作方法、约瑟夫森结及超导量子比特
US11067459B1 (en) Stress sensor structure and a manufacturing method thereof
US11462453B2 (en) Semiconductor device with protection layers and method for fabricating the same
CN113675327A (zh) 一种热电堆传感器的制造方法
US5453402A (en) Selective metal via plug growth technology for deep sub-micrometer ULSI
US10770393B2 (en) BEOL thin film resistor
US20220367345A1 (en) Hybrid via interconnect structure
US7662726B2 (en) Integrated circuit device having a gas-phase deposited insulation layer
CN109830484A (zh) 一种新型soi结构及其制作工艺
CN114078798A (zh) 包括接合焊盘金属层结构的半导体器件
KR20060079460A (ko) 유전체의 두께가 균일한 안티퓨즈 및 그 제조 방법
US20180240749A1 (en) Semiconductor device and manufacturing method thereof
CN109065498A (zh) 一种三维系统封装集成应用的硅转接板制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190219