CN109920764A - 半导体芯片表面钝化保护的多层薄膜结构、应用及工艺 - Google Patents
半导体芯片表面钝化保护的多层薄膜结构、应用及工艺 Download PDFInfo
- Publication number
- CN109920764A CN109920764A CN201910193476.4A CN201910193476A CN109920764A CN 109920764 A CN109920764 A CN 109920764A CN 201910193476 A CN201910193476 A CN 201910193476A CN 109920764 A CN109920764 A CN 109920764A
- Authority
- CN
- China
- Prior art keywords
- layer
- film
- sio
- passivation
- psg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种半导体芯片表面钝化保护的多层薄膜结构，包括一半导体硅片衬底，所述半导体硅片衬底的表面由下至上依次设置有第一层SiO2钝化层、第二层PSG钝化层、第三层SiO2钝化层、第四层Si3N4钝化层和第五层PI钝化层，半导体硅片衬底完成半导体芯片加工后，在该半导体芯片的表面需要钝化保护的区域形成SiO2‑PSG‑SiO2‑Si3N4‑PI复合结构。本发明还提供一种半导体芯片表面钝化保护的多层薄膜结构的应用和一种半导体芯片表面钝化保护的多层薄膜结构的制备工艺，可获得完美的多层介质复合钝化保护效果，应用本结构的半导体芯片产品稳定性和可靠性达到进口产品质量水平，可满足高端电子产品的市场需求。
Description
技术领域
本发明涉及电子信息产业中的半导体集成电路芯片制造领域，尤其涉及一种半导体芯片表面钝化保护的多层薄膜结构、应用及工艺。
背景技术
在半导体二极管芯片、晶体管芯片和集成电路芯片(以下统称半导体芯片)生产过程中，裸露在半导体芯片表面的PN结终端、电阻电容等元器件、引线电极等需要高绝缘的介质薄膜进行钝化保护，否则受到外界环境(水汽、灰尘、导电离子、电磁辐射等)影响，其电性能的稳定性和可靠性会变差甚至失效。常用的表面钝化保护介质薄膜有：SiO2、PSG、Al2O3、Si3N4、Poly-Si、PI等介质，这些介质的性能不同、钝化保护作用和效果也不同。如果上述介质单一用做钝化保护，都存在局限性，所以在半导体工艺上往往采用复合的多元介质结构做钝化保护膜。
目前国内通常采用的多元介质复合钝化保护膜结构有：SiO2-PSG-SiO2结构、SiO2-Si3N4-PSG-SiO2结构、SiO2-PSG-SiO2-Si3N4结构和SiO2-PSG-SiO2-PI结构等。其共同特点是铝下采用SiO2-PSG-SiO2复合结构，充分利用SiO2绝缘性好、抗蚀性强、与硅晶格相近的特性选做基础层；利用PSG介质中P(磷)的吸杂能力来固定SiO2中的金属离子，有良好的控制电荷移动作用。在PSG表面再淀积一层SiO2薄膜，可以有效避免PSG带来的吸附性影响；铝上则采用单层的PSG、Si3N4或PI介质膜，分别利用各介质的特性增加一层保护层。这些钝化结构与单层或双层结构相比大幅提升了半导体产品的稳定性和可靠性，但与进口的高端产品相比还是存在很大差距，只能应用在电子产品的中、低端市场，不能进入高端市场。
目前国内半导体芯片表面钝化现有技术虽然都采用了三层或四层的多层介质复合结构，不同程度地考虑到利用多元介质取长补短获得较好的钝化保护效果。但是每一种结构都不完美、都存在局限性，其共同的弱点是未能考虑同时兼顾绝缘、吸杂、抗辐射、抵御外力和湿热等方面的综合钝化能力。钝化效果显现在半导体芯片产品的稳定性和可靠性方面与进口产品相比还存在差距。
发明内容
本发明要解决的技术问题之一，在于提供一种半导体芯片表面钝化保护的多层薄膜结构，本发明获得完美的多层介质复合钝化保护效果，应用本结构的半导体芯片产品稳定性和可靠性达到进口产品质量水平，可以满足高端电子产品的市场需求。
本发明要解决的技术问题之一，是这样实现的：
一种半导体芯片表面钝化保护的多层薄膜结构，包括一半导体硅片衬底，所述半导体硅片衬底的表面由下至上依次设置有一第一层SiO2钝化层、一第二层PSG钝化层、一第三层SiO2钝化层、一第四层Si3N4钝化层和一第五层PI钝化层，所述半导体硅片衬底完成半导体芯片加工后，在该半导体芯片的表面需要钝化保护的区域形成SiO2-PSG-SiO2-Si3N4-PI复合结构。
进一步地，所述第一层SiO2钝化层的厚度范围值为：800-1200nm，且采用热氧化生长工艺进行制备。
进一步地，所述第二层PSG钝化层的厚度范围值为：700-1000nm，且采用LPCVD工艺进行制备。
进一步地，所述第三层SiO2钝化层的厚度范围值为：150-300nm，且采用LPCVD工艺进行制备。
进一步地，所述第四层Si3N4钝化层的厚度范围值为：100-150nm，且采用LPCVD工艺进行制备。
进一步地，所述第五层PI钝化层的厚度范围值为：3000-5000nm，且采用旋涂法和热处理工艺进行制备。
本发明要解决的技术问题之二，在于提供一种半导体芯片表面钝化保护的多层薄膜结构的应用。
本发明要解决的技术问题之二，是这样实现的：
一种半导体芯片表面钝化保护的多层薄膜结构的应用，包括：一半导体硅片衬底，所述半导体硅片衬底内设置有内部元器件或电路；所述半导体硅片衬底的表面由下至上依次设置有一第一层SiO2钝化层、一第二层PSG钝化层、一第三层SiO2钝化层、一第四层Si3N4钝化层和一第五层PI钝化层，所述半导体硅片衬底完成半导体芯片加工后，在该半导体芯片的表面需要钝化保护的区域形成SiO2-PSG-SiO2-Si3N4-PI复合结构，所述第一层SiO2钝化层、第二层PSG钝化层、第三层SiO2钝化层、第四层Si3N4钝化层和第五层PI钝化层将半导体芯片的表面和半导体芯片内的内部元器件或电路进行钝化保护；
所述第一层SiO2钝化层上开有掺杂窗口，通过所述掺杂窗口进行扩散掺杂形成内部元器件或电路；所述第一层SiO2钝化层、第二层PSG钝化层、第三层SiO2钝化层和第四层Si3N4钝化层上同时开有引线窗口，所述引线窗口上制备有正面金属薄膜，所述正面金属薄膜刻蚀后形成金属电极实现金属布线，所述金属电极在引线窗口处与半导体硅片衬底通过合金实现欧姆接触，所述引线窗口的金属电极延伸至SiO2-PSG-SiO2-Si3N4复合结构的台阶和引线窗口外的第四层Si3N4钝化层上，所述金属电极实现半导体硅片衬底的内部元器件或电路互连，所述第五层PI钝化层覆盖于金属电极表面和第四层Si3N4钝化层表面，所述第五层PI钝化层上开有引线键合窗口，所述金属电极通过引线键合窗口实现半导体硅片衬底的内部元器件或电路与外部电路互连。
本发明要解决的技术问题之三，在于提供一种半导体芯片表面钝化保护的多层薄膜结构的制备工艺。
本发明要解决的技术问题之三，是这样实现的：
一种半导体芯片表面钝化保护的多层薄膜结构的制备工艺，包括如下步骤：
步骤1、生长SiO2：选定一个N型半导体硅片衬底，首先采用热氧化法在该半导体硅片衬底表面生长一第一层SiO2薄膜作为第一层SiO2钝化层；
步骤2、刻蚀SiO2：采用光刻工艺方法在第一层SiO2薄膜上开掺杂窗口，按照光刻掩膜版设计的图形要求有选择地刻蚀去除掺杂窗口区域的第一层SiO2薄膜，保留非掺杂窗口区域的第一层SiO2薄膜；
步骤3、扩散掺杂：采用离子注入和扩散的工艺方法通过第一层SiO2薄膜上的掺杂窗口向半导体硅片衬底体内掺杂P型杂质，形成内部元器件或电路；
步骤4、淀积PSG和SiO2：采用LPCVD工艺在半导体硅片衬底表面的第一层SiO2薄膜上面再依次淀积一层PSG薄膜和一第二层SiO2薄膜分别作为第二层PSG钝化层和第三层SiO2钝化层，这时在半导体硅片衬底表面需要钝化保护的区域初步形成SiO2-PSG-SiO2复合结构；
步骤5、致密：对PSG薄膜和第二层SiO2薄膜采用热处理工艺增加PSG薄膜和第二层SiO2薄膜的致密性；
步骤6、刻蚀SiO2-PSG-SiO2：生长的PSG薄膜、第一层SiO2薄膜和第二层SiO2薄膜按产品图形设计要求，采用光刻工艺方法在第一层SiO2薄膜、PSG薄膜和第二层SiO2薄膜上同时开引线窗口，刻蚀去除引线窗口区域的第一层SiO2薄膜、PSG薄膜和第二层SiO2薄膜，保留非引线窗口区域的第一层SiO2薄膜、PSG薄膜和第二层SiO2薄膜；
步骤7、淀积Si3N4：采用LPCVD工艺在半导体硅片衬底表面的SiO2-PSG-SiO2薄膜上再淀积一层Si3N4薄膜作为第四层Si3N4钝化层，此时在半导体硅片衬底表面需要钝化保护的区域初步形成SiO2-PSG-SiO2-Si3N4复合结构；
步骤8、退火：采用退火工艺对Si3N4薄膜进行退火处理；
步骤9、刻蚀Si3N4：生长的Si3N4薄膜按产品图形设计要求，采用光刻工艺方法在Si3N4薄膜上开引线窗口，刻蚀去除引线窗口区域的Si3N4薄膜，保留非引线窗口区域的Si3N4薄膜；
步骤10、正面金属布线：采用蒸发或溅射的工艺在半导体硅片衬底的表面、引线窗口和Si3N4薄膜上淀积一层金属薄膜形成正面金属薄膜，然后按产品图形设计要求，采用光刻工艺对正面金属薄膜进行刻蚀，刻蚀去除非引线窗口区域的正面金属薄膜，保留引线窗口区域的正面金属薄膜，在引线窗口处形成金属电极，再进行合金处理，使金属电极与半导体硅片衬底形成欧姆接触，最终完成正面金属布线；
步骤11、旋涂PI：采用旋涂法将PI胶均匀地涂覆在金属电极表面和Si3N4薄膜表面，作为第五层PI钝化层；
步骤12、刻蚀PI：涂覆PI薄膜后，按产品图形设计要求，采用光刻工艺在PI薄膜上开引线键合窗口，刻蚀去除引线键合窗口区域的PI薄膜，保留非引线键合窗口区域的PI薄膜，在半导体硅片衬底表面需要钝化保护的区域形成SiO2-PSG-SiO2-Si3N4-PI复合结构；
步骤13、热处理：刻蚀完成后，对PI薄膜需要进行亚胺化热处理；最终完成半导体芯片制备。
进一步地，所述步骤13之后还包括：
步骤14、背面金属化：采用蒸发或溅射工艺将金属淀积在半导体芯片背面，形成与半导体芯片欧姆接触的背面金属薄膜；
步骤15、芯片测试：通过探针台和测试仪对半导体芯片进行电参数特性和芯片合格率的测试及检验；
步骤16、合格入库：将测试和检验合格的半导体芯片进行入库。
进一步地，用于扩散掺杂的所述P型杂质采用硼，所述正面金属薄膜采用铝薄膜、硅-铝薄膜、铝-铜薄膜或钛-银薄膜，所述背面金属薄膜选择金薄膜、钛-银薄膜、钛-镍-银薄膜或铬-镍-银薄膜。
本发明的优点在于：本发明是在国内现有钝化技术的基础上，充分利用Si3N4介质的防潮、抗辐射、抗干扰的优势和PI薄膜的抵抗外界环境(湿度、外力等)、降低铝电迁移的能力，在SiO2-PSG-SiO2基础上同时采用Si3N4和PI两种介质，形成SiO2-PSG-SiO2-Si3N4-PI的结构，同时兼顾绝缘、吸杂、抗辐射、抵御外力和湿热等方面的综合钝化能力。本发明获得完美的多层介质复合钝化保护效果，应用本结构的半导体芯片产品稳定性和可靠性达到进口产品质量水平，可以满足高端电子产品的市场需求。
1、本发明同时具有良好的绝缘性、抗蚀性、热稳定性、抗辐射性能、抗冲击性和抗高湿性能等优势，是最理想的钝化保护结构，堪称半导体芯片表面钝化的完美组合；
2、本发明的钝化效果显著，可以有效降低半导体芯片的反向漏电流，解决了国产芯片反向漏电流参数水平与进口芯片的差距问题；
3、本发明在抵御后封装的机械冲击力方面明显优于现有技术结构；
4、应用本发明结构的半导体芯片在存储、运输和后道加工过程中抵御环境中湿热影响的能力明显优于现有技术结构；
5、本发明可以广泛应用于半导体集成电路芯片、二极管芯片和晶体管芯片的表面钝化，能有效提高半导体芯片产品的稳定性和可靠性。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明一种半导体芯片表面钝化保护的多层薄膜结构示意图。
图2为本发明的多层薄膜结构中含有第一层SiO2钝化层、第二层PSG钝化层、第三层SiO2钝化层和第四层Si3N4钝化层的结构示意图。
图3为本发明的多层薄膜结构中含有第一层SiO2钝化层、第二层PSG钝化层、第三层SiO2钝化层、第四层Si3N4钝化层和金属电极的结构示意图。
图4为本发明的多层薄膜结构在半导体芯片表面的钝化应用示意图(含第一层SiO2钝化层、第二层PSG钝化层、第三层SiO2钝化层、第四层Si3N4钝化层、金属电极和第五层PI钝化层)。
图5为本发明一种半导体芯片表面钝化保护的多层薄膜结构的制备工艺流程框图。
图中：1、半导体硅片衬底；2、PN结；3、第一层SiO2钝化层；4、第二层PSG钝化层；5、第三层SiO2钝化层；6、第四层Si3N4钝化层；7、正面金属电极；8、第五层PI钝化层；9、掺杂窗口；10、引线窗口；11、引线键合窗口。
具体实施方式
为使得本发明更明显易懂，现以一优选实施例，并配合附图作详细说明如下。
1、方案结构：
本发明是在半导体硅片衬底1表面设置一种多层介质构成的表面钝化保护复合薄膜，其结构为：SiO2-PSG-SiO2-Si3N4-PI(结构示意图见：图1，工艺结构)。
如图1所示，本发明的一种半导体芯片表面钝化保护的多层薄膜结构，包括一半导体硅片衬底1，所述半导体硅片衬底1的表面由下至上依次设置有一第一层SiO2钝化层3、一第二层PSG钝化层4、一第三层SiO2钝化层5、一第四层Si3N4钝化层6和一第五层PI钝化层8，所述半导体硅片衬底1完成半导体芯片加工后，在该半导体芯片1a的表面需要钝化保护的区域形成SiO2-PSG-SiO2-Si3N4-PI复合结构。半导体硅片衬底1是制造半导体芯片的材料，在加工过程中，常称为衬底或衬底片。氧化、掺杂、光刻、CVD等加工过程完成后，半导体硅片衬底1(材料)就制成了半导体芯片。半导体硅片衬底1是圆形的硅片材料，按尺寸分有5英寸、6英寸、8英寸、12英寸等。1片衬底根据产品不同可以加工成数十、甚至数万个(或只)半导体芯片。这就是半导体衬底硅片与半导体芯片的关系。
优选地，所述第一层SiO2钝化层3的厚度范围值为：800-1200nm，且采用热氧化生长工艺进行制备；所述第二层PSG钝化层4的厚度范围值为：700-1000nm，且采用LPCVD工艺进行制备；所述第三层SiO2钝化层5的厚度范围值为：150-300nm，且采用LPCVD工艺进行制备；所述第四层Si3N4钝化层6的厚度范围值为：100-150nm，且采用LPCVD工艺进行制备；所述第五层PI钝化层8的厚度范围值为：3000-5000nm，且采用旋涂法和热处理工艺进行制备。
2、主要实施步骤：
本发明SiO2-PSG-SiO2-Si3N4-PI结构由5层介质薄膜组成。在工艺过程中分别采用不同的工艺方法来实现。表1.给出了5层介质薄膜的主要技术特征、作用和制备方法。
表1.SiO2-PSG-SiO2-Si3N4-PI结构的主要技术特征、作用和制备方法
(1)第一层SiO2薄膜采用热氧化生长工艺来实现。将硅片置于氧化炉中，在高温(1200℃)条件下通入氧气或水汽，使硅与氧气进行化学反应，生成一层致密的SiO2薄膜。热氧化工艺生长的SiO2薄膜均匀、致密、绝缘性和抗蚀性好、与硅的晶格相近，是首选的钝化基础层。热氧化生长的SiO2薄膜厚度控制在800-1200nm。
(2)第二层PSG薄膜采用LPCVD(Low Pressure Chemical Vapor Deposition低压力化学气相沉积法)工艺来实现。将硅片置于LPCVD系统中，在高温和低压(440℃、270mtorr)条件下通入SiH4、PH3和O2，反应生成含磷(P2O5)的SiO2薄膜(PSG)淀积在硅片热氧化生长的SiO2薄膜表面。LPCVD工艺淀积的PSG薄膜具有阻挡、提取和稳定SiO2薄膜中钠离子(Na+)的作用。LPCVD工艺淀积的PSG薄膜厚度控制在700-1000nm。
(3)第三层SiO2薄膜同样采用LPCVD工艺来实现，它与第二层的PSG薄膜可以在一个系统中同步完成。将硅片置于LPCVD系统中，在高温和低压(440℃、270mtorr)条件下通入SiH4和O2，反应生成的SiO2薄膜淀积在硅片的PSG薄膜表面。LPCVD淀积在PSG表面的SiO2薄膜能有效避免PSG带来的吸附性影响，从而保证PSG的钝化效果。LPCVD工艺淀积的SiO2薄膜厚度控制在150-300nm。
(4)第四层Si3N4薄膜采用LPCVD工艺来实现。将硅片置于LPCVD系统中，在高温和低压(780℃、375mtorr)条件下通入HN3和SiH2Cl2，反应生成Si3N4薄膜淀积在硅片的第三层SiO2薄膜表面。LPCVD工艺淀积的Si3N4薄膜结构致密、硬度大、介电强度高、防水防潮性能好，同时具有良好的绝缘性、耐酸碱性、化学稳定性和抗辐射性能。此外Si3N4薄膜对钠离子具有很强的阻挡能力，导热性能和掩蔽能力都优于SiO2薄膜。因此选择在SiO2-PSG-SiO2结构表面再淀积一层高致密Si3N4介质薄膜，形成SiO2-PSG-SiO2-Si3N4结构，利用Si3N4介质薄膜的高稳定性来抵抗外界环境的电磁辐射干扰，可以获得良好的钝化保护效果，从而进一步提高了半导体芯片的可靠性。LPCVD工艺淀积的Si3N4薄膜厚度控制在100-150nm。
(5)第五层PI胶薄膜利用旋涂法+热处理工艺来实现。先将硅片置于涂胶台上，以3000-4000转/分钟的转速将PI胶均匀地涂在硅片表面，然后采用光刻刻蚀的方法去除窗口的PI胶，再置入高温烘箱内(300℃，60min)进行亚胺化，形成PI薄膜。聚酰亚胺(PI)是一种有机薄膜类绝缘材料，具有良好的力学性能、电性能、化学稳定性以及很高的抗辐射性能、耐高温和耐低温性能。在抗机械冲击和抗高湿性能方面优于Si3N4。因此，选择在SiO2-PSG-SiO2-Si3N4表面和引线键合窗口区域以外的区域再制备一层PI薄膜，形成SiO2-PSG-SiO2-Si3N4-PI结构，充分利用PI薄膜的稳定性和柔和性来增加芯片表面的抗冲击性和抗高湿性能，获得最理想的钝化保护复合结构，最为有效地提高半导体芯片的稳定性和可靠性。旋涂法+热处理法制备的PI薄膜厚度控制在3000-5000nm。
3、产品应用：
如图2至图4所示，本发明的一种半导体芯片表面钝化保护的多层薄膜结构的应用，包括：一半导体硅片衬底1，所述半导体硅片衬底1内设置有内部元器件或电路(如：PN结2)；所述半导体硅片衬底1的表面由下至上依次设置有一第一层SiO2钝化层3、一第二层PSG钝化层4、一第三层SiO2钝化层5、一第四层Si3N4钝化层6和一第五层PI钝化层8，所述半导体硅片衬底1完成半导体芯片加工后，在该半导体芯片的表面需要钝化保护的区域形成SiO2-PSG-SiO2-Si3N4-PI复合结构，所述第一层SiO2钝化层3、第二层PSG钝化层4、第三层SiO2钝化层5、第四层Si3N4钝化层6和第五层PI钝化层8将半导体硅片衬底1的表面和半导体硅片衬底1内的内部元器件或电路进行钝化保护。
所述第一层SiO2钝化层3上开有掺杂窗口9，通过所述掺杂窗口9进行扩散掺杂形成内部元器件或电路；所述第一层SiO2钝化层3、所述第二层PSG钝化层4、第三层SiO2钝化层5和第四层Si3N4钝化层6上同时开有引线窗口10，所述引线窗口10内制备有正面金属薄膜，所述正面金属薄膜刻蚀后形成金属电极7实现金属布线，所述金属电极7在引线窗口10处与半导体硅片衬底1的硅通过合金实现欧姆接触，所述引线窗口10处的金属电极7延伸至SiO2-PSG-SiO2-Si3N4复合结构的台阶和引线窗口10外的第四层Si3N4钝化层6上，所述金属电极7实现半导体芯片内部电路互联，所述第五层PI钝化层8覆盖于金属电极7表面和第四层Si3N4钝化层6表面，所述第五层PI钝化层8上开有引线键合窗口11，所述金属电极7通过引线键合窗口11实现半导体硅片衬底1的内部元器件或电路与外部电路互连，所述引线键合窗口11为半导体芯片的内部元器件或电路与外部电路互连预留引出接口。
4、技术路线：
工艺流程框图如下：
生长SiO2(第一层钝化层)→刻蚀SiO2→扩散掺杂→淀积PSG+SiO2(第二、第三层钝化层)→致密→刻蚀SiO2-PSG-SiO2→淀积Si3N4(第四层钝化层)→退火→刻蚀Si3N4→正面金属布线→旋涂PI(第五层钝化层)→刻蚀PI→热处理→背面金属化→芯片测试→合格入库。
如图5所示，本实施案例选用的是N型衬底，然后掺杂P型杂质形成PN结。如其它产品案例可选择P型衬底，然后掺杂N型杂质形成PN结。
本发明的一种半导体芯片表面钝化保护的多层薄膜结构的制备工艺，包括如下步骤：
步骤1、生长SiO2：选定一个N型外延片作为半导体硅片衬底1，半导体硅片衬底表面需要用介质薄膜保护，SiO2薄膜是最理想的钝化保护介质薄膜之一，首先采用热氧化法在该半导体硅片衬底1表面生长一第一层SiO2薄膜作为第一层SiO2钝化层3；
步骤2、刻蚀SiO2：半导体硅片衬底1内部的元器件或电路是通过选择性地反复扩散掺杂实现的。掺杂前，需要在硅片表面的第一SiO2薄膜上开方便掺杂的掺杂窗口9。通常采用光刻工艺方法在第一层SiO2薄膜上开掺杂窗口9，按照光刻掩膜版设计的图形要求有选择地刻蚀去除掺杂窗口9区域的第一层SiO2薄膜，保留非掺杂窗口9区域(需要屏蔽保护区域)的第一层SiO2薄膜；掺杂窗口9的目的是在掺杂窗口9处制备PN结等内部元器件，掺杂窗口9的形状和尺寸决定半导体芯片的功能和产品电参数(电流、电容、电阻、频率等)的大小。掺杂窗口9的形状和尺寸是根据产品参数及功能而设计的；
步骤3、扩散掺杂：采用离子注入和扩散的工艺方法通过第一层SiO2薄膜上的掺杂窗口9向N型半导体硅片衬底1体内掺杂P型杂质(用于扩散掺杂的所述P型杂质采用硼)，形成内部元器件或电路(如：PN结2等)；
步骤4、淀积PSG和SiO2：扩散掺杂形成的PN结2等芯片内部元器件需要钝化保护，单层的SiO2薄膜钝化保护有其弱点和局限性，必须采取其它措施弥补单层介质的不足及取得更好的钝化保护效果。通常采用LPCVD工艺在半导体硅片衬底1表面的第一层SiO2薄膜上面(含掺杂窗口9处)再依次淀积一层PSG薄膜和一第二层SiO2薄膜分别作为第二层PSG钝化层4和第三层SiO2钝化层5，这时在半导体硅片衬底1表面需要钝化保护的区域初步形成SiO2-PSG-SiO2复合结构；
步骤5、致密：LPCVD工艺淀积的PSG和第二层SiO2薄膜其致密性远不如热氧化生长的介质薄膜致密，需要对PSG薄膜和第二层SiO2薄膜采用热处理工艺增加PSG薄膜和第二SiO2薄膜的致密性；
步骤6、刻蚀SiO2-PSG-SiO2：大面积生长的PSG薄膜、第一层SiO2薄膜和第二层SiO2薄膜按产品图形设计要求，采用光刻工艺方法在第一层SiO2薄膜、PSG薄膜和第二层SiO2薄膜上同时开引线窗口10，刻蚀去除引线窗口10区域的第一层SiO2薄膜、PSG薄膜和第二层SiO2薄膜，保留非引线窗口10区域(需要钝化保护区域)的第一层SiO2薄膜、PSG薄膜和第二层SiO2薄膜；引线窗口10的目的是为了步骤10中的金属布线及引线，此引线窗口10的尺寸和功能是根据产品电参数设计给出的。
步骤7、淀积Si3N4：为了增加钝化保护效果，往往采用LPCVD工艺在半导体硅片衬底1表面的SiO2-PSG-SiO2薄膜上(含引线窗口10处)再淀积一层Si3N4薄膜作为第四层Si3N4钝化层6，此时在半导体硅片衬底1表面需要钝化保护的区域初步形成SiO2-PSG-SiO2-Si3N4复合结构；
步骤8、退火：采用退火工艺对Si3N4薄膜进行退火处理，LPCVD工艺淀积生长的Si3N4薄膜存在应力，通过退火工艺可以得到很好的改善，退火的过程消除残余应力，同时也对Si3N4薄膜进行了致密处理，增加致密性；
步骤9、刻蚀Si3N4：大面积生长的Si3N4薄膜按产品图形设计要求，采用光刻工艺方法在Si3N4薄膜上开引线窗口10，刻蚀去除引线窗口10区域的Si3N4薄膜，保留非引线窗口10区域(需要钝化保护区域)的Si3N4薄膜；
步骤10、正面金属布线：半导体硅片衬底1需要制备金属电极以实现内部元器件互连及与外部电路互连。通常采用蒸发或溅射的工艺在半导体硅片衬底1的表面、引线窗口10和Si3N4薄膜上淀积一层正面金属薄膜，然后按产品图形设计要求，采用光刻工艺对正面金属薄膜进行刻蚀，刻蚀去除非引线窗口10区域的正面金属薄膜，保留引线窗口10区域的正面金属薄膜，在引线窗口处形成金属电极7，再进行合金处理，使金属电极7与半导体硅片衬底1形成欧姆接触，最终完成正面金属布线，所述正面金属薄膜采用铝薄膜、硅-铝薄膜、铝-铜薄膜或钛-银薄膜等；所述金属电极7实现半导体芯片内部电路互联并为与外部电路互联预留引出接口。步骤10就是制备引线金属电极(金属薄膜)的过程，金属电极7像网一样全部覆盖引线窗口10，有两个功能：一是将半导体芯片内部电路互连；二是可实现将内部电路功能通过引线窗口10处的金属电极引出，与外部电路实现互连预留了一个隐形电极引出接口。半导体硅片衬底1和正面金属薄膜必需经过合金才能形成导电良好的欧姆接触，达到引线的目的。金属布线的目的是保留需要的金属电极，刻蚀去除不需要的金属薄膜。金属电极的形状与引线窗口10相反，即引线窗口10处保留金属电极，引线窗口10外没有金属电极。
步骤11、旋涂PI：采用旋涂法将PI胶均匀地大面积涂覆在金属电极7和Si3N4薄膜表面，作为第五层PI钝化层8，在半导体硅片衬底1表面再增加一层PI薄膜以获得最完美的钝化保护结构；
步骤12、刻蚀PI：大面积涂覆PI薄膜后，按产品图形设计要求，采用光刻工艺在PI薄膜上开引线键合窗口11，刻蚀去除引线键合窗口11区域的PI薄膜，保留非引线键合窗口11区域(需要钝化保护区域)的PI薄膜，最终在半导体芯片表面需要钝化保护的区域形成SiO2-PSG-SiO2-Si3N4-PI复合结构；引线键合窗口11的目的是为半导体芯片的内部元器件或电路实现与外部电路互连预留引出接口，并满足封装时引线键合的需要。
步骤13、热处理：刻蚀完成后，对PI薄膜需要进行亚胺化热处理，以增加PI薄膜强度及与正面金属薄膜的结合力，并且使PI更稳定，充分达到钝化保护效果；最终完成半导体芯片制备；
步骤14、背面金属化：硅片背面需要制备金属电极，以便于芯片安装和背面引线。通常采用蒸发或溅射工艺将金属淀积在半导体芯片背面，形成与半导体芯片欧姆接触的背面金属薄膜，所述背面金属薄膜采用金薄膜、钛-银薄膜、钛-镍-银薄膜或铬-镍-银薄膜等；
步骤15、芯片测试：完成背面金属化后，半导体芯片制备过程已经完成，还需要对半导体芯片进行电参数特性和芯片合格率的测试及检验，保证芯片产品质量合格；半导体芯片测试是通过探针台和测试仪完成的；
步骤16、合格入库：将测试和检验合格的半导体芯片进行入库。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。
Claims (10)
1.一种半导体芯片表面钝化保护的多层薄膜结构，其特征在于：包括一半导体硅片衬底，所述半导体硅片衬底的表面由下至上依次设置有一第一层SiO2钝化层、一第二层PSG钝化层、一第三层SiO2钝化层、一第四层Si3N4钝化层和一第五层PI钝化层，所述半导体硅片衬底完成半导体芯片加工后，在该半导体芯片的表面需要钝化保护的区域形成SiO2-PSG-SiO2-Si3N4-PI复合结构。
2.如权利要求1所述的一种半导体芯片表面钝化保护的多层薄膜结构，其特征在于：所述第一层SiO2钝化层的厚度范围值为：800-1200nm，且采用热氧化生长工艺进行制备。
3.如权利要求1所述的一种半导体芯片表面钝化保护的多层薄膜结构，其特征在于：所述第二层PSG钝化层的厚度范围值为：700-1000nm，且采用LPCVD工艺进行制备。
4.如权利要求1所述的一种半导体芯片表面钝化保护的多层薄膜结构，其特征在于：所述第三层SiO2钝化层的厚度范围值为：150-300nm，且采用LPCVD工艺进行制备。
5.如权利要求1所述的一种半导体芯片表面钝化保护的多层薄膜结构，其特征在于：所述第四层Si3N4钝化层的厚度范围值为：100-150nm，且采用LPCVD工艺进行制备。
6.如权利要求1所述的一种半导体芯片表面钝化保护的多层薄膜结构，其特征在于：所述第五层PI钝化层的厚度范围值为：3000-5000nm，且采用旋涂法和热处理工艺进行制备。
7.一种半导体芯片表面钝化保护的多层薄膜结构的应用，其特征在于：包括：一半导体硅片衬底，所述半导体硅片衬底内设置有内部元器件或电路；所述半导体硅片衬底的表面由下至上依次设置有一第一层SiO2钝化层、一第二层PSG钝化层、一第三层SiO2钝化层、一第四层Si3N4钝化层和一第五层PI钝化层，所述半导体硅片衬底完成半导体芯片加工后，在该半导体芯片的表面需要钝化保护的区域形成SiO2-PSG-SiO2-Si3N4-PI复合结构，所述第一层SiO2钝化层、第二层PSG钝化层、第三层SiO2钝化层、第四层Si3N4钝化层和第五层PI钝化层将半导体芯片的表面和半导体芯片内的内部元器件或电路进行钝化保护；
所述第一层SiO2钝化层上开有掺杂窗口，通过所述掺杂窗口进行扩散掺杂形成内部元器件或电路；所述第一层SiO2钝化层、第二层PSG钝化层、第三层SiO2钝化层和第四层Si3N4钝化层上同时开有引线窗口，所述引线窗口上制备有正面金属薄膜，所述正面金属薄膜刻蚀后形成金属电极实现金属布线，所述金属电极在引线窗口处与半导体硅片衬底通过合金实现欧姆接触，所述引线窗口的金属电极延伸至SiO2-PSG-SiO2-Si3N4复合结构的台阶和引线窗口外的第四层Si3N4钝化层上，所述金属电极实现半导体硅片衬底的内部元器件或电路互连，所述第五层PI钝化层覆盖于金属电极表面和第四层Si3N4钝化层表面，所述第五层PI钝化层上开有引线键合窗口，所述金属电极通过引线键合窗口实现半导体硅片衬底的内部元器件或电路与外部电路互连。
8.一种半导体芯片表面钝化保护的多层薄膜结构的制备工艺，其特征在于：包括如下步骤：
步骤1、生长SiO2：选定一个N型半导体硅片衬底，首先采用热氧化法在该半导体硅片衬底表面生长一第一层SiO2薄膜作为第一层SiO2钝化层；
步骤2、刻蚀SiO2：采用光刻工艺方法在第一层SiO2薄膜上开掺杂窗口，按照光刻掩膜版设计的图形要求有选择地刻蚀去除掺杂窗口区域的第一层SiO2薄膜，保留非掺杂窗口区域的第一层SiO2薄膜；
步骤3、扩散掺杂：采用离子注入和扩散的工艺方法通过第一层SiO2薄膜上的掺杂窗口向半导体硅片衬底体内掺杂P型杂质，形成内部元器件或电路；
步骤4、淀积PSG和SiO2：采用LPCVD工艺在半导体硅片衬底表面的第一层SiO2薄膜上面再依次淀积一层PSG薄膜和一第二层SiO2薄膜分别作为第二层PSG钝化层和第三层SiO2钝化层，这时在半导体硅片衬底表面需要钝化保护的区域初步形成SiO2-PSG-SiO2复合结构；
步骤5、致密：对PSG薄膜和第二层SiO2薄膜采用热处理工艺增加PSG薄膜和第二层SiO2薄膜的致密性；
步骤6、刻蚀SiO2-PSG-SiO2：生长的PSG薄膜、第一层SiO2薄膜和第二层SiO2薄膜按产品图形设计要求，采用光刻工艺方法在第一层SiO2薄膜、PSG薄膜和第二层SiO2薄膜上同时开引线窗口，刻蚀去除引线窗口区域的第一层SiO2薄膜、PSG薄膜和第二层SiO2薄膜，保留非引线窗口区域的第一层SiO2薄膜、PSG薄膜和第二层SiO2薄膜；
步骤7、淀积Si3N4：采用LPCVD工艺在半导体硅片衬底表面的SiO2-PSG-SiO2薄膜上再淀积一层Si3N4薄膜作为第四层Si3N4钝化层，此时在半导体硅片衬底表面需要钝化保护的区域初步形成SiO2-PSG-SiO2-Si3N4复合结构；
步骤8、退火：采用退火工艺对Si3N4薄膜进行退火处理；
步骤9、刻蚀Si3N4：生长的Si3N4薄膜按产品图形设计要求，采用光刻工艺方法在Si3N4薄膜上开引线窗口，刻蚀去除引线窗口区域的Si3N4薄膜，保留非引线窗口区域的Si3N4薄膜；
步骤10、正面金属布线：采用蒸发或溅射的工艺在半导体硅片衬底的表面、引线窗口和Si3N4薄膜上淀积一层金属薄膜形成正面金属薄膜，然后按产品图形设计要求，采用光刻工艺对正面金属薄膜进行刻蚀，刻蚀去除非引线窗口区域的正面金属薄膜，保留引线窗口区域的正面金属薄膜，在引线窗口处形成金属电极，再进行合金处理，使金属电极与半导体硅片衬底形成欧姆接触，最终完成正面金属布线；
步骤11、旋涂PI：采用旋涂法将PI胶均匀地涂覆在金属电极表面和Si3N4薄膜表面，作为第五层PI钝化层；
步骤12、刻蚀PI：涂覆PI薄膜后，按产品图形设计要求，采用光刻工艺在PI薄膜上开引线键合窗口，刻蚀去除引线键合窗口区域的PI薄膜，保留非引线键合窗口区域的PI薄膜，在半导体硅片衬底表面需要钝化保护的区域形成SiO2-PSG-SiO2-Si3N4-PI复合结构；
步骤13、热处理：刻蚀完成后，对PI薄膜需要进行亚胺化热处理；最终完成半导体芯片制备。
9.如权利要求8所述的一种半导体芯片表面钝化保护的多层薄膜结构的制备工艺，其特征在于：所述步骤13之后还包括：
步骤14、背面金属化：采用蒸发或溅射工艺将金属淀积在半导体芯片背面，形成与半导体芯片欧姆接触的背面金属薄膜；
步骤15、芯片测试：通过探针台和测试仪对半导体芯片进行电参数特性和芯片合格率的测试及检验；
步骤16、合格入库：将测试和检验合格的半导体芯片进行入库。
10.如权利要求9所述的一种半导体芯片表面钝化保护的多层薄膜结构的制备工艺，其特征在于：用于扩散掺杂的所述P型杂质采用硼，所述正面金属薄膜采用铝薄膜、硅-铝薄膜、铝-铜薄膜或钛-银薄膜，所述背面金属薄膜选择金薄膜、钛-银薄膜、钛-镍-银薄膜或铬-镍-银薄膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910193476.4A CN109920764A (zh) | 2019-03-14 | 2019-03-14 | 半导体芯片表面钝化保护的多层薄膜结构、应用及工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910193476.4A CN109920764A (zh) | 2019-03-14 | 2019-03-14 | 半导体芯片表面钝化保护的多层薄膜结构、应用及工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109920764A true CN109920764A (zh) | 2019-06-21 |
Family
ID=66964870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910193476.4A Pending CN109920764A (zh) | 2019-03-14 | 2019-03-14 | 半导体芯片表面钝化保护的多层薄膜结构、应用及工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109920764A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110911499A (zh) * | 2019-09-27 | 2020-03-24 | 北京时代民芯科技有限公司 | 一种玻封电压调整二极管、管芯及其制造方法 |
| CN111509091A (zh) * | 2020-05-08 | 2020-08-07 | 常州时创能源股份有限公司 | 一种电池边缘钝化方法 |
| CN111509090A (zh) * | 2020-05-08 | 2020-08-07 | 常州时创能源股份有限公司 | 电池边缘钝化方法 |
| CN113517339A (zh) * | 2021-03-23 | 2021-10-19 | 江苏新顺微电子股份有限公司 | 高温高压的钳位保护的器件结构及制造方法 |
| CN113540222A (zh) * | 2021-07-13 | 2021-10-22 | 弘大芯源(深圳)半导体有限公司 | 一种高压双极晶体管 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101710580A (zh) * | 2009-12-01 | 2010-05-19 | 杭州士兰集成电路有限公司 | Bipolar电路的多层复合钝化层结构及其生成工艺方法 |
| CN201655781U (zh) * | 2010-04-16 | 2010-11-24 | 江西联创特种微电子有限公司 | 硅外延平面三极管 |
| CN103578978A (zh) * | 2013-10-17 | 2014-02-12 | 北京时代民芯科技有限公司 | 一种基于硅基键合材料的高压快恢复二极管制造方法 |
| CN207637804U (zh) * | 2017-12-30 | 2018-07-20 | 无锡固电半导体股份有限公司 | 一种大电流二次击穿高npn型功率晶体管 |
| CN109326568A (zh) * | 2018-09-19 | 2019-02-12 | 吉林麦吉柯半导体有限公司 | 一种肖特基二极管及制作方法 |
-
2019
- 2019-03-14 CN CN201910193476.4A patent/CN109920764A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101710580A (zh) * | 2009-12-01 | 2010-05-19 | 杭州士兰集成电路有限公司 | Bipolar电路的多层复合钝化层结构及其生成工艺方法 |
| CN201655781U (zh) * | 2010-04-16 | 2010-11-24 | 江西联创特种微电子有限公司 | 硅外延平面三极管 |
| CN103578978A (zh) * | 2013-10-17 | 2014-02-12 | 北京时代民芯科技有限公司 | 一种基于硅基键合材料的高压快恢复二极管制造方法 |
| CN207637804U (zh) * | 2017-12-30 | 2018-07-20 | 无锡固电半导体股份有限公司 | 一种大电流二次击穿高npn型功率晶体管 |
| CN109326568A (zh) * | 2018-09-19 | 2019-02-12 | 吉林麦吉柯半导体有限公司 | 一种肖特基二极管及制作方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110911499A (zh) * | 2019-09-27 | 2020-03-24 | 北京时代民芯科技有限公司 | 一种玻封电压调整二极管、管芯及其制造方法 |
| CN111509091A (zh) * | 2020-05-08 | 2020-08-07 | 常州时创能源股份有限公司 | 一种电池边缘钝化方法 |
| CN111509090A (zh) * | 2020-05-08 | 2020-08-07 | 常州时创能源股份有限公司 | 电池边缘钝化方法 |
| CN111509091B (zh) * | 2020-05-08 | 2022-03-22 | 常州时创能源股份有限公司 | 一种电池边缘钝化方法 |
| CN111509090B (zh) * | 2020-05-08 | 2022-05-31 | 常州时创能源股份有限公司 | 电池边缘钝化方法 |
| CN113517339A (zh) * | 2021-03-23 | 2021-10-19 | 江苏新顺微电子股份有限公司 | 高温高压的钳位保护的器件结构及制造方法 |
| CN113540222A (zh) * | 2021-07-13 | 2021-10-22 | 弘大芯源(深圳)半导体有限公司 | 一种高压双极晶体管 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109920764A (zh) | 半导体芯片表面钝化保护的多层薄膜结构、应用及工艺 | |
| KR102413942B1 (ko) | 그래핀 시트 상의 패시베이션 층의 침착 | |
| CN110462857B (zh) | 用于制造超导集成电路的系统和方法 | |
| KR910001779B1 (ko) | 반도체 장치 | |
| CN105261657B (zh) | 一种mis薄膜电容器的制造工艺 | |
| KR100276097B1 (ko) | 필드 프로그램 가능한 상호연결칩 상에 형성되는 앤티퓨즈 장치 및 그 제조방법 | |
| KR100407232B1 (ko) | 직접회로와이직접회로의제조방법 | |
| TW201010112A (en) | Thin-film solar cell interconnection | |
| CN109817607A (zh) | 具有电容器的半导体器件的结构和形成方法 | |
| CN109935590A (zh) | 一种1t1c柔性铁电存储器及其制备方法 | |
| US3419765A (en) | Ohmic contact to semiconductor devices | |
| CN105867037A (zh) | 阵列基板、阵列基板的制备方法及液晶显示面板 | |
| CN105895648A (zh) | 具有金属屏蔽层的集成电路和图像感测器件以及相关制造方法 | |
| CN109972087A (zh) | 一种微电极沉积掩膜的制备方法 | |
| Dimos et al. | Thin-film decoupling capacitors for multichip modules | |
| CN107230645A (zh) | 半导体结构及其制造方法 | |
| JPH05503812A (ja) | 半導体装置とそれの製造方法 | |
| CN106129038A (zh) | 集成电路芯片及其制作方法 | |
| Haque et al. | Characterization of high rate deposited PECVD silicon dioxide films for MCM applications | |
| EP0114106A2 (en) | Method for manufacturing a semiconductor memory device having a high radiation resistance | |
| US4599241A (en) | Method for inspecting defects of thin material film | |
| TW200539423A (en) | Metal-insulator-metal (MIM) structure and method for forming the same | |
| JPS5827365A (ja) | 半導体装置およびその作製方法 | |
| Kambe et al. | MCM substrate with high capacitance | |
| TWI220565B (en) | Structure of IC bond pad and its formation method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20190621 |