CN101710580A - Bipolar电路的多层复合钝化层结构及其生成工艺方法 - Google Patents

Bipolar电路的多层复合钝化层结构及其生成工艺方法 Download PDF

Info

Publication number
CN101710580A
CN101710580A CN200910155108A CN200910155108A CN101710580A CN 101710580 A CN101710580 A CN 101710580A CN 200910155108 A CN200910155108 A CN 200910155108A CN 200910155108 A CN200910155108 A CN 200910155108A CN 101710580 A CN101710580 A CN 101710580A
Authority
CN
China
Prior art keywords
layer
silicon oxide
film layer
oxide film
multilayer composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910155108A
Other languages
English (en)
Other versions
CN101710580B (zh
Inventor
刘琛
李小锋
吕艳欣
陈元金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silan Integrated Circuit Co Ltd
Original Assignee
Hangzhou Silan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silan Integrated Circuit Co Ltd filed Critical Hangzhou Silan Integrated Circuit Co Ltd
Priority to CN2009101551087A priority Critical patent/CN101710580B/zh
Publication of CN101710580A publication Critical patent/CN101710580A/zh
Application granted granted Critical
Publication of CN101710580B publication Critical patent/CN101710580B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了Bipolar电路的多层复合钝化膜结构包括淀积在硅基底表面的底层氧化硅薄膜层和淀积在该氧化硅薄膜层上的氮化硅薄膜层，所述的氧化硅薄膜层中掺有一定比例的磷烷，氧化硅薄膜层依次为不掺杂的二氧化硅层、掺杂的磷硅玻璃层、不掺杂的二氧化硅层。同时本发明还提供了Bipolar电路的多层复合钝化膜生成工艺方法，利用本发明实现的Bipolar电路的多层复合钝化膜结构具有抗划伤、抗潮湿、高致密度、低膜应力、较高的吸杂能力、较好的台阶覆盖能力，优良的光电性能、电学特性及热稳定性，减少了软击穿、解决了可靠性差等问题。

Description

Bipolar电路的多层复合钝化层结构及其生成工艺方法
技术领域
本发明涉及半导体制造领域中的钝化层结构及钝化层生成工艺，尤其涉及Bipolar电路的多层复合钝化层结构及其生成工艺方法。
背景技术
氧化硅由于其具有对硅基片和铝膜相对小的应力而作为一种常规的钝化膜结构在Bipolar电路中被广泛使用。然而，由于氧化硅存在对辐射敏感、较低的抗划伤能力、较差的光电性能、较弱的阻止潮气及移动离子穿通能力等缺点，限制了其在特殊半导体工艺和器件(如硅光电转换电路等)中的应用。对于常规的低压化学气相淀积方式生成的氧化硅膜，由于其台阶保形性比较好，在没平坦化工艺的双层布线工艺中，钝化膜在垂直边缘与平行于层面的表面之间的高台阶拐角处容易出现缝隙，使得氧化硅钝化膜在此处的保护作用减弱，进而影响电路的热稳定性和可靠性。氮化硅作为另一种常用钝化层介质材料，其对可动离子及水气的阻隔作用是所有常用介质材料中最好的，同时有较高的抗划伤能力，但氮化硅材料的台阶覆盖能力较差，在没有平坦化工艺的高台阶处容易出现断裂，同时其膨胀系数与铝材料相差大，容易在高温退火后产生变形。
发明内容
为克服常规Bipolar电路钝化工艺存在的不足，本发明提供了一种Bipolar电路的多层复合钝化膜结构。
同时，本发明还提供了Bipolar电路的多层复合钝化膜生成工艺方法。
Bipolar电路的多层复合钝化膜结构包括淀积在硅基底表面的底层氧化硅薄膜层和淀积在该氧化硅薄膜层上的氮化硅薄膜层，所述的氧化硅薄膜层中掺有一定比例的磷烷，氧化硅薄膜层依次为不掺杂的二氧化硅层、掺杂的磷硅玻璃层、不掺杂的二氧化硅层。其中，氮化硅薄膜层保护半导体的金属引线不受划伤，提高电路的抗潮湿能力和抗辐照能力，同时还可以在氮化硅薄膜的掩蔽作用下对管芯进行适当的热处理，促使氮化硅薄膜中的氢向Si-SiO2界面扩散，填充Si-SiO2界面悬挂键缺陷，改善管芯的线性，提高了晶体管的小电流放大系数；另外，由于掺杂的磷硅玻璃层具有较强的吸杂能力，通过掺杂的磷硅玻璃层选择合适的磷含量，能有效捕获体内钠等可动离子，进一步稳定Si表界面态，减少反向漏电流，避免器件特性曲线出现软击穿的问题；不掺杂的二氧化硅层可以防止掺杂的磷硅玻璃层直接与铝线接触，提高可靠性；不掺杂的二氧化硅层可以防止掺杂的磷硅玻璃层在加工氮化硅薄膜层之前吸潮。
Bipolar电路的多层复合钝化膜结构的厚度为
Figure G2009101551087D00021
其中氧化硅薄膜层厚度在
Figure G2009101551087D00022
二氧化硅层、掺杂的磷硅玻璃层、不掺杂的二氧化硅层的厚度比在1∶1∶1～1∶2∶2之间，所述氮化硅薄膜层厚度在
Figure G2009101551087D00023
Bipolar电路的多层复合钝化膜结构可获得较好的台阶覆盖，有利于提高电路的可靠性。
Bipolar电路的多层复合钝化膜生成工艺方法，包括如下步骤：
(1)采用低压化学气相淀积的方式，在硅基底上生成应力与基底接近的底层氧化硅薄膜层，并且在淀积过程中通入一定比例的磷烷，形成的氧化硅薄膜依次为不掺杂的二氧化硅层、掺杂的磷硅玻璃层、不掺杂的二氧化硅层；
(2)在氧化硅薄膜层中不掺杂的二氧化硅层上采用等离子体增强化学气相淀积的方式生成一层氮化硅薄膜层，通过选择合适的氦气比例，能生成低应力的氮化硅膜，从而有效地降低整个钝化的应力，避免铝膜应力迁移发生；
(3)氧化硅-氮化硅多层复合钝化结构淀积形成后，通过光刻、刻蚀工艺形成多层复合钝化层保护膜的图案，然后采用氮氢合金工艺对芯片进行适当的热处理，促使氮化硅薄膜中的氢向Si-SiO2界面扩散，填充Si-SiO2界面悬挂键缺陷，改善管芯的线性，提高了晶体管的小电流放大系数。
所述步骤(1)低压化学气相淀积的工艺条件为：在200～300毫托的低压环境以及400～450℃的温度条件下通入SiH4、O2、以及重最百分比在2wt％～6wt％的PH3气体。
所述步骤(2)的等离子体增强化学气相淀积工艺条件为：极板间距为300～600mils、淀积温度为350～400℃、腔体压力为3.0～6.0托、射频功率为300～450W的条件下，通入一定比例流量的SiH4、NH3、He和N2。
所述步骤(3)所述的氮氢合金工艺是在400～450℃下进行30分钟，N2为10升，H2为300毫升。
利用本发明提出的Bipolar电路的多层复合钝化膜生成工艺方法，，形成的复合钝化膜应力较低，为5.72E7～3.27E8达因/平方厘米，并可获得较高的可靠性：高压蒸煮实验(目的是评估IC产品在高温，高湿，高压条件下对湿度的抵抗能，试验条件：121℃/100％RH/2atm/1000hours)；温度循环实验(目的是通过循环流动的空气从高温到低温重复变化评估IC产品中具有不同热膨胀系数的金属之间的界面的接触良率，试验条件：-65℃～+150℃/100cycles)；高温工作寿命实验(目的是评估器件在超热和超电压情况下一段时间的耐久力，试验条件：85℃/1000hours/3V)；高温反偏实验(目的是评估IC产品偏结在高温，高偏压条件下的稳定性，试验条件：40V/150℃/168H)；以上可靠性实验失效率为零，全部通过。
利用本发明实现的Bipolar电路的多层复合钝化膜结构与常规Bipolar单层氧化硅钝化膜相比具有抗划伤、抗潮湿、高致密度、低膜应力、较高的吸杂能力、较好的台阶覆盖能力，优良的光电性能、电学特性及热稳定性，减少了软击穿、解决了可靠性差等问题。
附图说明
图1为本发明Bipolar电路的多层复合钝化结构示意图
图2为常规的钝化膜结构与本发明提出的多层复合钝化结构的N管小电流特性对比图
具体实施方式
以下结合附图，并以光电转换集成电路为实施例，对本发明内容进一步说明。
Bipolar电路的多层复合钝化膜结构，如图1所示，包括淀积在硅基底表面的底层氧化硅薄膜层(1)和淀积在该氧化硅薄膜层(1)上的氮化硅薄膜层(2)，所述的氧化硅薄膜层(1)中掺有一定比例的磷烷，磷烷在氧化硅薄膜层中的比例为3％~5％，氧化硅薄膜层(1)依次为不掺杂的二氧化硅层(3)、掺杂的磷硅玻璃层(4)、不掺杂的二氧化硅层(5)。其中，氮化硅薄膜层(2)除保护半导体的金属引线不受划伤，提高电路的抗潮湿能力和抗辐照能力外，还可以在氮化硅薄膜(2)的掩蔽作用下对管芯进行适当的热处理，促使氮化硅薄膜(2)中的氢向Si-SiO2界面扩散，填充Si-SiO2界面悬挂键缺陷，改善管芯的线性，提高了晶体管的小电流放大系数。另外，由于掺杂的磷硅玻璃层(4)具有较强的吸杂能力，通过掺杂的磷硅玻璃层(4)选择合适的磷含量，能有效捕获体内钠等可动离子，进一步稳定Si表界面态，减少反向漏电流，避免器件特性曲线出现软击穿的问题；不掺杂的二氧化硅层(3)可以防止掺杂的磷硅玻璃层(4)直接与铝线接触，提高可靠性；不掺杂的二氧化硅层(5)可以防止掺杂的磷硅玻璃层(4)在加工氮化硅薄膜层(2)之前吸潮。
Bipolar电路的多层复合钝化膜结构的厚度为
Figure G2009101551087D00031
其中氧化硅薄膜层(1)厚度在
Figure G2009101551087D00032
二氧化硅层(3)、掺杂的磷硅玻璃层(4)、不掺杂的二氧化硅层(5)的厚度比在1∶1∶1～1∶2∶2之间，所述氮化硅薄膜层(2)厚度在
Figure G2009101551087D00033
Bipolar电路的多层复合钝化膜生成工艺方法，包括如下步骤：
(1)在硅光电转换集成电路基底上采用低压化学气相淀积应力与基底接近的氧化硅薄膜层(1)，膜层总厚度为
Figure G2009101551087D00034
不掺杂的二氧化硅层(3)、掺杂的磷硅玻璃层(4)、不掺杂的二氧化硅层(5)厚度分别为
(2)在氧化硅薄膜层(1)上采用等离子体增强化学气相淀积膜厚为
Figure G2009101551087D00042
的氮化硅薄膜层薄膜层(2)
(3)在上述氧化硅-氮化硅多层复合钝化结构淀积形成后，采用光刻、刻蚀工艺形成压电区域，然后采用氮氢合金工艺对芯片进行适当的热处理，提高了晶体管的小电流放大系数，改善了芯片的光电性能。
图2为常规的钝化膜结构与本发明提出的多层复合钝化结构的N管小电流特性对比，可以看出采用本发明多层复合钝化结构加工的集成电路N管，其小电流特性比常规氧化硅钝化结构明显提高50％以上；另P管提高幅度更大。
应该理解到的是，上述实施例只是对本发明的说明，而不是对本发明的限制，任何不超出本发明实质精神范围内的发明创造，均落入本发明保护范围之内。

Claims (9)

1.Bipolar电路的多层复合钝化膜结构，其特征在于包括淀积在硅基底表面的底层氧化硅薄膜层和淀积在该氧化硅薄膜层上的氮化硅薄膜层，所述的氧化硅薄膜层中掺有一定比例的磷烷，氧化硅薄膜层依次为不掺杂的二氧化硅层、掺杂的磷硅玻璃层、不掺杂的二氧化硅层。
2.如权利要求1所述的Bipolar电路的多层复合钝化膜结构，其特征在于Bipolar电路的多层复合钝化膜结构的厚度为其中氧化硅薄膜层厚度在
Figure F2009101551087C00012
二氧化硅层、掺杂的磷硅玻璃层、不掺杂的二氧化硅层的厚度比在1∶1∶1～1∶2∶2之间，所述氮化硅薄膜层厚度在
Figure F2009101551087C00013
3.如权利要求1所述的Bipolar电路的多层复合钝化膜结构，其特征在于磷烷在氧化硅氧化硅薄膜层中的比例为3％～5％。
4.Bipolar电路的多层复合钝化膜生成工艺方法，包括如下步骤：
(1)采用低压化学气相淀积的方式，在硅基底上生成应力与基底接近的底层氧化硅薄膜层，并且在淀积过程中通入一定比例的磷烷，形成的氧化硅薄膜依次为不掺杂的二氧化硅层、掺杂的磷硅玻璃层、不掺杂的二氧化硅层；
(2)在氧化硅薄膜层中不掺杂的二氧化硅层上采用等离子体增强化学气相淀积的方式生成一层氮化硅薄膜层；
(3)氧化硅-氮化硅多层复合钝化结构淀积形成后，通过光刻、刻蚀工艺形成多层复合钝化层保护膜的图案，然后采用氮氢合金工艺对芯片进行适当的热处理，促使氮化硅薄膜中的氢向Si-SiO2界面扩散，填充Si-SiO2界面悬挂键缺陷，改善管芯的线性，提高了晶体管的小电流放大系数。
5.如权利要求4所述的Bipolar电路的多层复合钝化膜生成工艺方法，其特征在于所述步骤(1)低压化学气相淀积的工艺条件为：在200～300毫托的低压环境以及400～450℃的温度条件下通入SiH4、O2、以及重量百分比在2wt％～6wt％的PH3气体。
6.如权利要求4所述的Bipolar电路的多层复合钝化膜生成工艺方法，其特征在于步骤(2)所述的等离子体增强化学气相淀积工艺条件为：极板间距为300～600mils、淀积温度为350～400℃、腔体压力为3.0～6.0托、射频功率为300～450W的条件下，通入一定比例流量的SiH4、NH3、He和N2。
7.如权利要求4所述的Bipolar电路的多层复合钝化膜生成工艺方法，其特征在于所述步骤(3)所述的氮氢合金工艺是在400～450℃温度下进行30分钟，N2为10升，H2为300毫升。
8.如权利要求4所述的Bipolar电路的多层复合钝化膜生成工艺方法，其特征在于生成的Bipolar电路的多层复合钝化膜结构的厚度为
Figure F2009101551087C00021
其中氧化硅薄膜层厚度在
Figure F2009101551087C00022
二氧化硅层、掺杂的磷硅玻璃层、不掺杂的二氧化硅层的厚度比在1∶1∶1～1∶2∶2之间，所述氮化硅薄膜层厚度在
9.如权利要求4所述的Bipolar电路的多层复合钝化膜生成工艺方法，其特征在于磷烷在氧化硅薄膜层中的比例为3％～5％。
CN2009101551087A 2009-12-01 2009-12-01 Bipolar电路的多层复合钝化层结构及其生成工艺方法 Expired - Fee Related CN101710580B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101551087A CN101710580B (zh) 2009-12-01 2009-12-01 Bipolar电路的多层复合钝化层结构及其生成工艺方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101551087A CN101710580B (zh) 2009-12-01 2009-12-01 Bipolar电路的多层复合钝化层结构及其生成工艺方法

Publications (2)

Publication Number Publication Date
CN101710580A true CN101710580A (zh) 2010-05-19
CN101710580B CN101710580B (zh) 2011-12-14

Family

ID=42403357

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101551087A Expired - Fee Related CN101710580B (zh) 2009-12-01 2009-12-01 Bipolar电路的多层复合钝化层结构及其生成工艺方法

Country Status (1)

Country Link
CN (1) CN101710580B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208370A (zh) * 2011-04-29 2011-10-05 昆山东日半导体有限公司 表面形成玻璃层的硅晶圆及其制造方法
CN102623491A (zh) * 2012-04-26 2012-08-01 杭州士兰集成电路有限公司 Bipolar低压工艺中耐高压器件及其制造方法
CN103578919A (zh) * 2012-07-26 2014-02-12 无锡华润上华科技有限公司 一种mos器件的钝化层形成方法以及一种mos器件
CN103884727A (zh) * 2012-12-20 2014-06-25 上海华虹宏力半导体制造有限公司 一种检测掺磷二氧化硅中磷浓度的方法
CN105336628A (zh) * 2015-09-25 2016-02-17 武汉新芯集成电路制造有限公司 一种晶圆表面键合工艺及一种半导体器件结构
CN106158676A (zh) * 2016-07-27 2016-11-23 武汉新芯集成电路制造有限公司 一种晶圆表面的键合工艺及半导体器件结构
CN106981414A (zh) * 2017-03-30 2017-07-25 武汉新芯集成电路制造有限公司 晶圆表面的键合方法及半导体器件
CN109920764A (zh) * 2019-03-14 2019-06-21 福建安特微电子有限公司 半导体芯片表面钝化保护的多层薄膜结构、应用及工艺

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101452909B (zh) * 2007-11-30 2010-08-11 上海华虹Nec电子有限公司 接触孔层间膜上刻蚀接触孔的方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208370A (zh) * 2011-04-29 2011-10-05 昆山东日半导体有限公司 表面形成玻璃层的硅晶圆及其制造方法
CN102208370B (zh) * 2011-04-29 2012-12-12 昆山东日半导体有限公司 表面形成玻璃层的硅晶圆及其制造方法
CN102623491A (zh) * 2012-04-26 2012-08-01 杭州士兰集成电路有限公司 Bipolar低压工艺中耐高压器件及其制造方法
CN103578919A (zh) * 2012-07-26 2014-02-12 无锡华润上华科技有限公司 一种mos器件的钝化层形成方法以及一种mos器件
CN103884727A (zh) * 2012-12-20 2014-06-25 上海华虹宏力半导体制造有限公司 一种检测掺磷二氧化硅中磷浓度的方法
CN103884727B (zh) * 2012-12-20 2016-06-22 上海华虹宏力半导体制造有限公司 一种检测掺磷二氧化硅中磷浓度的方法
CN105336628A (zh) * 2015-09-25 2016-02-17 武汉新芯集成电路制造有限公司 一种晶圆表面键合工艺及一种半导体器件结构
CN105336628B (zh) * 2015-09-25 2018-10-19 武汉新芯集成电路制造有限公司 一种晶圆表面键合工艺及一种半导体器件结构
CN106158676A (zh) * 2016-07-27 2016-11-23 武汉新芯集成电路制造有限公司 一种晶圆表面的键合工艺及半导体器件结构
CN106981414A (zh) * 2017-03-30 2017-07-25 武汉新芯集成电路制造有限公司 晶圆表面的键合方法及半导体器件
CN109920764A (zh) * 2019-03-14 2019-06-21 福建安特微电子有限公司 半导体芯片表面钝化保护的多层薄膜结构、应用及工艺

Also Published As

Publication number Publication date
CN101710580B (zh) 2011-12-14

Similar Documents

Publication Publication Date Title
CN101710580B (zh) Bipolar电路的多层复合钝化层结构及其生成工艺方法
US6541370B1 (en) Composite microelectronic dielectric layer with inhibited crack susceptibility
CN102054839B (zh) 一种mos场效应晶体管结构及其制备方法
US20140084472A1 (en) Compound dielectric anti-copper-diffusion barrier layer for copper connection and manufacturing method thereof
CN111354838B (zh) 太阳能电池及其制备方法、n型掺杂硅膜的处理方法
CN1244140C (zh) 在半导体基板上形成电介质薄膜的方法
TW406332B (en) Insulating layer of semiconductor device
JPH08167599A (ja) 半導体装置及びその製造方法
JP2015154078A (ja) ゲート絶縁層の製造方法
CN1139819A (zh) 一种电介质，其制造方法，和半导体器件
US6844612B1 (en) Low dielectric constant fluorine-doped silica glass film for use in integrated circuit chips and method of forming the same
US7300862B2 (en) Method for manufacturing semiconductor device
KR100373675B1 (ko) 반도체 장치의 제조 방법
CN101452909B (zh) 接触孔层间膜上刻蚀接触孔的方法
KR20020016312A (ko) 텅스텐 게이트 형성방법
JP2006324527A (ja) 半導体装置およびその製造方法
JPH02135759A (ja) 半導体装置およびその製造方法
CN116666236B (zh) 一种半导体材料的表面钝化方法
US7902669B2 (en) Semiconductor device and method for manufacturing the same
TW582075B (en) Treatment method for preventing boron phosphorus precipitation on surface of inter-dielectric layer
RU2660212C1 (ru) Способ изготовления диэлектрической изоляции
US7834427B2 (en) Integrated circuit having a semiconductor arrangement
CN101364601B (zh) 改善高压产品sram功能和准备电压不合格问题的方法
CN116525687A (zh) 硅电容及其制作方法
CN115763443A (zh) 一种半导体器件的制备方法及半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111214

Termination date: 20171201