CN102054839B - 一种mos场效应晶体管结构及其制备方法 - Google Patents

一种mos场效应晶体管结构及其制备方法 Download PDF

Info

Publication number
CN102054839B
CN102054839B CN200910197839.8A CN200910197839A CN102054839B CN 102054839 B CN102054839 B CN 102054839B CN 200910197839 A CN200910197839 A CN 200910197839A CN 102054839 B CN102054839 B CN 102054839B
Authority
CN
China
Prior art keywords
metal
layer
effect transistor
mos field
preparation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200910197839.8A
Other languages
English (en)
Other versions
CN102054839A (zh
Inventor
胡金节
李月影
赵英翰
陈正培
吴孝嘉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Corp
Original Assignee
Wuxi CSMC Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi CSMC Semiconductor Co Ltd filed Critical Wuxi CSMC Semiconductor Co Ltd
Priority to CN200910197839.8A priority Critical patent/CN102054839B/zh
Publication of CN102054839A publication Critical patent/CN102054839A/zh
Application granted granted Critical
Publication of CN102054839B publication Critical patent/CN102054839B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种MOS场效应晶体管结构及其制备方法，用于改善热载流子注入可靠性，在MOS器件结构及制备过程中，大角度中剂量的轻掺杂漏注入降低了热载流子注入的几率，第一金属层刻蚀形成金属互连引线后，采用富硅二氧化硅代替传统的普通二氧化硅，使得该层内硅多余的悬挂键实现硅与其它原子(如H)的结合，从而使沟道内的硅与其它原子(如N)结合形成更加坚固的键，以抵御载流子的撞击，最大程度的提高MOS器件的跨导寿命，改善热载流子注入可靠性，并使得MOS器件的电流驱动能力得到了保证，与此同时，本发明提供的MOS场效应晶体管结构的制备方法完全采用常规工艺手段实现，具有良好的工艺宽容度，一定程度上提高了产品的良率。

Description

一种MOS场效应晶体管结构及其制备方法
技术领域
本发明涉及半导体器件的可靠性，具体涉及对于MOS器件热载流子注入可靠性的改善，属于半导体加工技术。
背景技术
根据摩尔定律和等比例缩小原则，随着半导体集成电路的规模越来越大，金属-氧化物-半导体场效应晶体管(MOSFET)的特征尺寸越来越小，现在已经缩小到亚微米和深亚微米的范围。为了与其它电路相容，电源电压并不能够随其器件尺寸按比例下降，因此，器件的横向(沟道方向)和垂直方向(垂直沟道方向)的电场强度会明显增强。在强电场的作用下，载流子的能量会大大提高，使其平均能量大大超过热能量kT，即等效载流子温度Te将超过环境(晶格)温度TA，这时的载流子称为热载流子。由于热载流子的存在，会产生一系列的热载流子效应，其中最重要的一个是热载流子注入(Hot-carrier injection，HCI)引起MOS器件性能的退化。当热载流子中能量超过Si-SiO2界面势垒的部分经散射后到达Si-SiO2界面时，若仍具有穿越势垒的速度，则可能出现三种情况：(1)部分载流子穿过SiO2层形成栅电流；(2)部分载流子注入到SiO2并被陷阱俘获形成陷阱电荷；(3)部分载流子陷落前以其能量打开Si-O、Si-H等处于界面上的键，形成受主型界面态。其中，后两种情况最后都会导致界面(或等效的)电荷随注入时间而积累，使MOS器件的阈值电压VT和跨导Gm等参数退化，产生器件的长期可靠性问题。又由于电子的迁移率约为空穴迁移率的3倍，电子的运动速度远高于空穴，因此热载流子注入(HCI)引起的可靠性问题，主要表现在NMOS器件中。
对于亚微米器件，现有技术的半导体集成电路器件制造工艺中，为了实现对热载流子注入(HCI)可靠性的控制，公认的方法是采用轻掺杂漏(LightlyDoped Drain，LDD)结构来减弱靠近漏端的电场强度，利用减小轻掺杂漏结构(LDD)离子注入的剂量和增大轻掺杂漏结构(LDD)离子注入能量，获得较深的轻掺杂漏(LDD)结，减小横向电场强度，从而减少热载流子注入(HCI)的发生概率，以提高MOS器件，特别是NMOS器件对热载流子注入(HCI)的可靠性。
现有技术常规且简单的制造轻掺杂漏(LDD)结构的方法是：减小轻掺杂漏(LDD)注入的浓度，或通过调整轻掺杂漏(LDD)注入的角度(如20～60度)，并4次旋转注入离子束方向以实现均匀掺杂。在现有技术中，通常采用其中一种或两种方法结合来实现大多数热载流子注入(HCI)的可靠性控制。然而，在降低漏端掺杂浓度以保证热载流子注入(HCI)可靠性的同时，随着结深的加大，MOS器件的有效沟道长度也将减小，这样就会增加短沟道效应(Short Channel Effect，SCE)，引起器件直流特性的衰退，MOS器件的电流驱动能力随之降低，因此无法得到最优性能的MOS器件。
为了改善轻掺杂漏(LDD)结构低剂量离子注入对MOS器件直流特性的影响，中国专利CN1787192A中提供了一种将常规快速退火放到NMOS轻掺杂漏(LDD)离子注入前、并采用小剂量砷加上常规剂量磷的双轻掺杂漏(LDD)离子注入方法，使得轻掺杂漏(LDD)中的磷原子在点缺陷的帮助下增强扩散，增大结的浓度阶梯，从而改善热载流子注入(HCI)，来获得更长的器件寿命。然而，该专利文件中所提供的方法，仍然是通过加大轻掺杂漏(LDD)结深来实现对热载流子注入(HCI)的改善，随着MOS器件尺寸的不断缩小，当热载流子注入(HCI)要求提高时，该方法仍很难达到要求。
由此可见，现有技术难以实现对高可靠性热载流子注入(HCI)的实现，且在一定程度上牺牲了对于器件本身即为关键的电流驱动能力，对器件的直流性能有较大影响，因此不能满足信息和电子工艺飞速发展的需求。
发明内容
本发明要解决的技术问题是，在不牺牲MOS器件性能的情况下，改善热载流子注入(HCI)的可靠性。
为解决上述技术问题，本发明提供的MOS场效应晶体管结构，包括位于半导体衬底内的有源区，位于半导体衬底表面的多晶硅栅极，覆盖半导体衬底表面以及多晶硅栅极的层间电介质层(ILD)，以及位于层间电介质层(ILD)上的第一金属层，其中，层间电介质层(ILD)上开有金属通孔(Via)并填充金属插塞用以引出有源区电极，作为半导体器件和第一金属层间连接的桥梁，此外，在层间电介质层(ILD)以及第一金属层表面覆盖一层富硅二氧化硅(SRO)，并在富硅二氧化硅(SRO)层表面淀积金属电介质层(IMD)，金属电介质层(IMD)上开有金属通孔(Via)并填充金属插塞用以不同层间金属互连引线的连接。
根据本发明提供的MOS场效应晶体管结构，其中，所采用的半导体衬底为<100>晶向的P型硅材料衬底，层间电介质层(ILD)由硼磷正硅酸乙酯(BPTEOS)层和正硅酸乙酯(TEOS)层组成，金属电介质层(IMD)由不含杂质的硅玻璃层(USG)和正硅酸乙酯(TEOS)层组成，且多晶硅侧壁具有一层侧墙(Spacer)，用来定义轻掺杂漏(LDD)的扩散区域，该侧墙(Spacer)为正硅酸乙酯(TEOS)。
根据本发明提供的MOS场效应晶体管结构，层间电介质层(ILD)和金属间电介质层(IMD)上的金属通孔中填充的金属插塞均为Ti、TiN和钨塞的复合结构，第一金属层和第二金属层均由AlSiCu和TiN的复合结构通过溅射形成。MOS器件有源区为轻掺杂漏(LDD)结构，采用大角度中等剂量的离子注入，从而在一定程度上限制热载流子效应。该结构中，富硅二氧化硅(SRO)层的厚度为800～1200利用此层内硅多余的悬挂键实现硅与其它原子(如H，在合金和退火工艺中引入器件)的结合，从而使沟道内的硅与其他原子(如N)结合形成更加坚固的键，以抵御载流子的撞击，来最大程度的提高MOS器件跨导Gm寿命，改善热载流子注入(HCI)可靠性。
此外，本发明还提供了一种MOS场效应晶体管结构的制备方法，该方法采用大角度中等剂量的轻掺杂离子注入形成轻掺杂漏(LDD)结构，并在MOS器件第一金属层互连引线刻蚀完成后沉积一层富硅二氧化硅(SRO)来实现对热载流子注入(HCI)可靠性的控制。
本发明提供的MOS场效应晶体管结构的制备方法包括以下步骤：
(1)采用常规工艺在半导体衬底上依次形成阱区、有源区、场氧化、预栅氧、栅氧以及栅极多晶硅；
(2)光刻构图形成MOS器件的轻掺杂漏(LDD)结构的轻掺杂区域，并进行离子注入；
(3)沉积正硅酸乙酯(TEOS)并光刻刻蚀在栅极多晶硅侧壁形成侧墙(Spacer)后，光刻构图形成有源区的重掺杂区域，并进行离子注入；
(4)在半导体衬底表面沉积层间电介质层(ILD)，平坦化后光刻构图并在层间电介质层(ILD)上刻蚀形成金属通孔(Via)，在层间电介质层(ILD)表面溅射形成第一金属层；
(5)光刻刻蚀形成第一金属层互连引线，并在其上依次沉积富硅二氧化硅(SRO)，不含杂质的硅玻璃(USG)和正硅酸乙酯(TEOS)，平坦化后即得到金属间电介质层(IMD)，并在其表面光刻刻蚀形成金属通孔(Via)；
(6)溅射形成第二金属层，第二金属层的互连引线刻蚀完成后，在其上淀积钝化层，并光刻刻蚀焊垫(PAD)孔。
本发明提供的MOS场效应晶体管结构的制备方法，其中，在工艺步骤(1)中，所选用的半导体衬底为<100>晶向的P型硅衬底，位于半导体衬底上的阱区、有源区的构图以及场氧化结构的形成均采用常规工艺实现，而牺牲氧化层、预栅氧、栅氧工艺均在干氧氛围中实现，在栅氧上沉积多晶硅后进行磷掺杂，并进行对多晶硅的光刻和刻蚀工艺，形成多晶硅栅极。
本发明提供的MOS场效应晶体管结构的制备方法，其中，在工艺步骤(2)中，在工艺步骤(1)得到的结构上涂胶并光刻构图，以曝露出轻掺杂漏(LDD)结构的掺杂区域，并进行大角度的离子注入，使轻掺杂漏(LDD)结构分布范围更广，从而有效降低MOS器件漏端的电场强度，极大程度的降低热载流子注入(HCI)效应发生的可能性，提高了MOS器件的抗热载流子注入(HCI)能力。
本发明提供的MOS场效应晶体管结构的制备方法，其中，在工艺步骤(3)中，正硅酸乙酯(TEOS)的沉积采用化学气相淀积方法，进行各向异性干法刻蚀在多晶硅栅极侧壁形成侧墙(Spacer)后，在已形成的结构上先后涂胶并光刻构图，曝露出有源区的重掺杂区域，并进行重掺杂的离子注入，至此，MOS器件的基本器件结构制备完成。
本发明提供的MOS场效应晶体管结构的制备方法，其中，在工艺步骤(4)中，在已完成基本器件结构的层次上进行层间电介质层(ILD)的沉积，ILD包含硼磷正硅酸乙酯(BPTEOS)层和正硅酸乙酯(TEOS)层，采用化学机械抛光(CMP)方法实现对层间电介质层(ILD)的平坦化后，在层间电介质层(ILD)上器件有源区的对应位置刻蚀形成金属通孔(Via)，并在金属通孔(Via)中填充Ti、TiN和钨塞的复合结构作为金属插塞，用以MOS器件和第一金属层互连引线的连接，第一金属层覆盖在层间电介质层(ILD)表面，由AlSiCu和TiN复合结构通过溅射形成，并经光刻刻蚀形成第一金属层互连引线。
本发明提供的MOS场效应晶体管结构的制备方法，其中，在工艺步骤(5)中，富硅二氧化硅(SRO)沉积前，在390℃～410℃下先用氧化二氮通入工艺腔中，使腔体压力稳定，且氧化二氮通入时间不超过10秒。在390℃～410℃下，控制硅烷气体和氧化二氮的流量比为160±60sccm/1100±300sccm，调节腔体压力为2.5Torr～3Torr，射频功率为70W～190W，沉积时间7秒～17秒，并保持圆片与气体源间距230mils～290mils，从而实现对硅和二氧化硅比例的控制，得到厚度为800～1200的富硅二氧化硅(SRO)层，利用富硅二氧化硅(SRO)层内硅多余的悬挂键实现硅与其它原子(如H，合金和退火工艺中引入器件)的结合，从而使沟道内的硅与其它原子(如N)结合形成更加坚固的键，以抵御载流子的撞击，最大程度的提高MOS器件的跨导Gm寿命，改善热载流子注入(HCI)可靠性。在富硅二氧化硅层(SRO)上采用亚常压化学气相淀积方法沉积一层不含杂质的硅玻璃(USG)，而后再沉积一层正硅酸乙酯(TEOS)，不含杂质的硅玻璃层(USG)和正硅酸乙酯(TEOS)层组成了金属间电介质层(IMD)，金属间电介质层(IMD)的平坦化采用化学机械抛光(CMP)方法实现，在金属间电介质层(IMD)上开有金属通孔(Via)，并在金属通孔(Via)中填充Ti、TiN和钨塞的复合结构作为金属插塞，用以不同层间金属互连引线的连接。
本发明提供的MOS场效应晶体管结构的制备方法，其中，在工艺步骤(6)中，第二金属层的结构和金属互连引线的光刻刻蚀工艺与第一金属层工艺相同，覆盖第二金属层的钝化层和用以制备金属焊垫的焊垫(PAD)孔均采用传统工艺实现。
作为较佳技术方案，SRO层的厚度为1000金属通孔中采用钨塞作为金属插塞。
本发明的技术效果是，大角度中剂量的轻掺杂漏(LDD)注入降低了热载流子注入(HCI)的几率，第一金属层刻蚀形成金属互连引线后，采用富硅二氧化硅(SRO)代替原来的普通二氧化硅，使得富硅二氧化硅(SRO)层内硅多余的悬挂键实现硅与其它原子(如H，合金和退火工艺中引入器件)的结合，从而使沟道内的硅与其它原子(如N)结合形成更加坚固的键，以抵御载流子的撞击，最大程度的提高MOS器件的跨导Gm寿命，改善热载流子注入(HCI)可靠性，并使得MOS器件的电流驱动能力得到了保证，与此同时，本发明提供的MOS场效应晶体管结构的制备方法完全采用常规工艺手段实现，不增加工艺成本，且具有良好的工艺宽容度，一定程度上提高了产品的良率。
附图说明
图1为本发明提供的MOS场效应晶体管结构的结构示意图。
图2为本发明提供的MOS场效应晶体管结构的制备方法中半导体衬底上阱区结构示意图。
图3为本发明提供的MOS场效应晶体管结构的制备方法中有源区和场氧结构示意图。
图4为本发明提供的MOS场效应晶体管结构的制备方法中栅氧、多晶硅栅极结构示意图。
图5为本发明提供的MOS场效应晶体管结构的制备方法中轻掺杂漏(LDD)结构示意图。
图6为本发明提供的MOS场效应晶体管结构的制备方法中侧墙(Spacer)、有源区的重掺杂区域结构示意图。
图7为本发明提供的MOS场效应晶体管结构的制备方法中层间电介质层(ILD)结构及层间电介质层(ILD)中金属通孔(Via)刻蚀后结构示意图。
图8为本发明提供的MOS场效应晶体管结构的制备方法中层间电介质层(ILD)中金属插塞以及第一金属层形成的结构示意图。
图9为本发明提供的MOS场效应晶体管结构的制备方法中富硅二氧化硅(SRO)沉积后结构示意图。
图10为本发明提供的MOS场效应晶体管结构的制备方法中金属间电介质层(IMD)沉积及金属间电介质层(IMD)中的通孔(Via)刻蚀后结构示意图。
图11为本发明提供的MOS场效应晶体管结构的制备方法中金属间电介质层(IMD)中金属插塞以及第二金属层形成的结构示意图。
图12为本发明提供的MOS场效应晶体管结构的制备方法中钝化层淀积及焊垫(PAD)孔刻蚀完成后的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。
图1为本发明提供的MOS场效应晶体管结构具体实施方式示意图。
如图1所示，在<100>晶向的P型硅衬底1上，具有N阱区2和P阱区3，在N阱区2和P阱区3区域的上表面，均有一层栅氧6，栅氧6上沉积有多晶硅栅极7，在多晶硅栅极7的侧壁沉积有一层侧墙(Spacer)10，用来定义轻掺杂漏(LDD)结构的扩散区域，从而避免短沟道效应的发生，侧墙(Spacer)10为正硅酸乙酯(TEOS)。此外，在半导体衬底材料1表面具有场氧化区域4将N阱区2和P阱区3隔开。在N阱区2中，有源区包括轻掺杂的P型轻掺杂漏(PLDD)结构9和重掺杂的P+区域12，而P阱区3中，有源区则包括轻掺杂的N型轻掺杂漏(NLDD)结构8和重掺杂的N+区域11，其中，N型轻掺杂漏(NLDD)结构8区域采用大角度中等剂量的离子注入，P型轻掺杂漏(PLDD)结构9区域采用零角度中等剂量的离子注入，从而在一定程度上限制热载流子效应。
如图1所示，在上述MOS结构的基础上，结构表面先后沉积有硼磷正硅酸乙酯(BPTEOS)层13和正硅酸乙酯(TEOS)层14，作为层间电介质(ILD)，并在有源区位置上开有金属通孔(Via)15，金属通孔(Via)15中填充有Ti、TiN和钨塞的复合结构作为金属插塞，用以有源区电极和第一金属层互连引线的连接，第一金属层溅射形成于层间电介质层(ILD)表面，其材料通常为AlSiCu和TiN复合结构，并经光刻刻蚀形成第一金属层互连引线16。
根据图1所示的MOS场效应晶体管结构具体实施方式示意图，在第一金属层互连引线16刻蚀完成后，在结构表面沉积有一层富硅二氧化硅(SRO)17，该富硅二氧化硅层(SRO)17的厚度为800～1200其覆盖第一金属层互连引线16以及层间电介质层(ILD)表面，在器件工作过程中，利用富硅二氧化硅层(SRO)17内硅多余的悬挂键实现硅与其它原子(如H，在合金和退火工艺中引入器件)的结合，从而使沟道内的硅与其他原子(如N)结合形成更加坚固的键，以抵御载流子的撞击，来最大程度的提高MOS器件跨导Gm寿命，改善热载流子注入(HCI)可靠性。
此外，富硅二氧化硅层(SRO)17表面还依次沉积有不含杂质的硅玻璃(USG)层18和正硅酸乙酯(TEOS)层19，作为金属间电介质(IMD)，并在金属间电介质层(IMD)上开有金属通孔(Via)20，金属通孔(Via)20中填充有Ti、TiN和钨塞的复合结构作为金属插塞，用以不同金属层间互连引线的连接，第二金属层溅射形成于金属间电介质层(IMD)表面，其材料通常为AlSiCu和TiN复合结构，并经光刻刻蚀形成第二金属层互连引线21，在本具体实施方式中，金属通孔(Via)20中的金属插塞即用于第一金属层互连引线16和第二金属层互连引线21的连接。
如图1所示，为了实现MOS器件与外部器件或外部电极的连接，在第二金属层以及金属间电介质层(IMD)表面，沉积覆盖了一层钝化层22，并在需要引出电极的第二金属层互连引线21位置开有焊垫(PAD)孔23，用以溅射沉积铝或其他金属材料的焊垫，在后续工艺中回流形成金属焊球，方便与外部器件或电极的连接。
作为最佳实施方案，富硅二氧化硅层(SRO)17的厚度为1000层间电介质层(ILD)的金属通孔(Via)15及金属间电介质层(IMD)的金属通孔(Via)20均采用Ti、TiN和钨的复合结构作为金属插塞来填充，金属层只有两层。在实际器件结构中，根据结构需要，金属层可以为多层，当金属层层数n增加时，在第一金属层到第(n-1)层金属层刻蚀结束后均增加一层富硅二氧化硅层(SRO)17的淀积。
实验结果显示，采用富硅二氧化硅(SRO)17代替传统的普通二氧化硅可使NMOS器件的跨导Gm寿命从原来的小于0.2年(跨导Gm可靠性通过标准为0.2年)增加到大于13年，极大的改善了热载流子注入(HCI)的可靠性，使工艺的宽容度大大增加。
本发明还提供了一种MOS场效应晶体管结构的制备方法。
图2～图12为本发明提供的MOS场效应晶体管结构的制备方法工艺步骤示意图，本具体实施方式提供的MOS场效应晶体管结构的制备方法包括以下步骤：
步骤一，采用常规工艺在半导体衬底上依次形成阱区、有源区、场氧化、预栅氧、栅氧以及栅极多晶硅。
在该步骤中，如图2～图4所示，选用的半导体衬底为<100>晶向的P型硅衬底1，首先采用常规工艺在半导体衬底1上进行离子注入形成N阱区2和P阱区3，得到如图2所示的结构。有源区的光刻构图和场氧化4工艺均采用常规工艺方法实现，牺牲氧化层、预栅氧5和栅氧6的工艺均在干氧氛围中实现，图3即为场氧化4和预栅氧5结构示意图。在栅氧6上沉积多晶硅，进行磷掺杂后，进行对多晶硅的光刻和刻蚀工艺，即得到位于栅氧上的多晶硅栅极7，形成如图4所示的结构。
步骤二，光刻构图形成MOS器件轻掺杂漏(LDD)结构的轻掺杂区域，并进行离子注入。
在该步骤中，如图5所示，在步骤一得到的结构上涂胶并光刻构图，曝露出位于P阱区3内的N型轻掺杂漏(NLDD)区域8，并用磷进行大角度N型轻掺杂漏(NLDD)的注入，使N型的轻掺杂漏(NLDD)结构8分布范围更广，从而有效的降低漏端的电场强度，极大程度的降低了热载流子注入(HCI)效应发生的可能性，提高了NMOS器件的抗热载流子注入(HCI)能力。其次进行位于N阱区2内的P型轻掺杂漏(PLDD)区域9，并用硼进行零角度P型轻掺杂漏(PLDD)的注入，即可有效降低漏端的电场强度，降低了热载流子注入(HCI)效应发生的可能性，提高了PMOS器件的抗热载流子注入(HCI)能力。
步骤三，沉积正硅酸乙酯(TEOS)并光刻刻蚀在栅极多晶硅侧壁形成侧墙(Spacer)后，光刻构图形成有源区的重掺杂区域，并进行离子注入。
在该步骤中，如图6所示，首先在结构表面采用化学气相淀积方法沉积一层正硅酸乙酯(TEOS)，并进行各向异性干法刻蚀在多晶硅栅极7的侧壁形成侧墙(Spacer)10。在上述得到的结构上先后涂胶并光刻构图，以曝露出位于P阱区3中的N型重掺杂区域11和位于N阱区2中的P型重掺杂区域12，并进行N+和P+的离子注入，至此，NMOS和PMOS器件的基本结构已完成。
步骤四，在器件结构表面沉积层间电介质层(ILD)，平坦化后光刻构图并在层间电介质层(ILD)上刻蚀形成金属通孔(Via)，并在所述层间电介质层(ILD)表面溅射形成第一金属层。
在该步骤中，在已完成基本器件结构的层次上依次沉积硼磷正硅酸乙酯(BPTEOS)层13和正硅酸乙酯(TEOS)层14，形成层间电介质层(ILD)，采用化学机械抛光(CMP)方法进行平坦化后，在有源区位置光刻构图并采用干法刻蚀完成层间电介质层(ILD)层金属通孔(Via)15的刻蚀，形成如图7所示的结构。如图8所示，在层间电介质层(ILD)层金属通孔(Via)15内填充Ti、TiN和钨塞的复合结构作为金属插塞，用以实现有源区电极和第一金属层互连引线16的连接，第一金属层覆盖在层间电介质层(ILD)表面，由AlSiCu和TiN复合结构通过溅射形成，经光刻刻蚀后形成第一金属层互连引线16，通过位于金属通孔(Via)15的金属插塞与MOS器件的有源区电极连接。
步骤五，在第一金属层互连引线及层间电介质层(ILD)表面依次沉积富硅二氧化硅(SRO)，不含杂质的硅玻璃(USG)和正硅酸乙酯(TEOS)，平坦化后得到金属间电介质层(IMD)，并在其表面光刻刻蚀形成金属通孔(Via)。
在该步骤中，如图9所示，在第一金属层互连引线16以及层间电介质层(ILD)表面沉积一层厚度为800～1200的富硅二氧化硅层(SRO)17，用以替代传统工艺中的普通二氧化硅。富硅二氧化硅(SRO)17沉积前，在390℃～410℃下先用氧化二氮通入工艺腔中，使腔体压力稳定，氧化二氮通入时间不超过10秒。在390℃～410℃下，控制硅烷气体和氧化二氮的流量比为160±60sccm/1100±300sccm，调节腔体压力为2.5Torr～3Torr，射频功率为70W～190W，沉积时间7秒～17秒，并保持圆片与气体源间距230mils～290mils，从而实现对硅和二氧化硅比例的控制。利用富硅二氧化硅层(SRO)内硅多余的悬挂键实现硅与其它原子(如H，合金和退火工艺中引入器件)的结合，从而使沟道内的硅与其它原子(如N)结合形成更加坚固的键，以抵御载流子的撞击，最大程度的提高MOS器件的跨导Gm寿命，改善热载流子注入(HCI)可靠性。
接下来，在富硅二氧化硅层(SRO)17上依次沉积一层不含杂质的硅玻璃(USG)18和正硅酸乙酯(TEOS)层19，形成金属间电介质层(IMD)，其中，不含杂质的硅玻璃层(USG)18的沉积采用亚常压化学气相淀积方法实现。采用化学机械抛光(CMP)方法对金属间电介质层(IMD)进行平坦化后，光刻构图并采用干法刻蚀完成金属间电介质层(IMD)上金属通孔(Via)20的刻蚀，形成如图10所示的结构。
步骤六，溅射形成第二金属层，第二金属层互连引线刻蚀完成后，在其上淀积钝化层，并光刻刻蚀焊垫(PAD)孔。
在该步骤中，如图11所示，在金属间电介质层(IMD)上的金属通孔(Via)20内填充Ti、TiN和钨塞的复合结构作为金属插塞，用以实现第一金属层互连引线16和第二金属层互连引线21的连接，第二金属层覆盖在金属间电介质层(IMD)表面，由AlSiCu和TiN复合结构通过溅射形成，经光刻刻蚀后形成第二金属层互连引线21，通过位于金属间电介质层(IMD)上的金属通孔(Via)20的金属插塞与第一金属层互连引线16连接。
如图12所示，第二金属层互连引线21刻蚀完成后，在其上淀积钝化层22，并光刻刻蚀在第二金属层互连引线21与外部器件或外部电极连接的位置形成焊垫(PAD)孔23，用以溅射沉积铝或其他金属材料的焊垫，在后续工艺中回流形成金属焊球，方便与外部器件或外部电极的连接。
作为最佳实施方案，富硅二氧化硅层(SRO)17的厚度为1000富硅二氧化硅(SRO)17沉积条件为：400℃下先用氧化二氮通入工艺腔中10秒钟，使腔体压力稳定，在400℃下，控制硅烷气体和氧化二氮的流量比为160sccm/1100sccm，调节腔体压力为2.7Torr，射频功率为130W，沉积时间12秒，并保持圆片与气体源间距260mils。层间电介质层(ILD)上的金属通孔(Via)15及金属间电介质层(IMD)的金属通孔(Via)20均采用Ti、TiN和钨塞复合结构作为插塞进行填充，金属层共有两层。
实验结果显示，采用富硅二氧化硅(SRO)17代替传统的普通二氧化硅可使NMOS器件的跨导Gm寿命从原来的小于0.2年(跨导Gm可靠性通过标准为0.2年)增加到大于13年，极大的改善了热载流子注入(HCI)的可靠性，使工艺的宽容度大大增加。
根据本具体实施方式提供的MOS场效应晶体管结构及其制备方法，大角度中剂量的轻掺杂漏(LDD)注入降低了热载流子注入(HCI)的几率，第一金属层刻蚀形成金属互连引线后，采用富硅二氧化硅(SRO)代替原来的普通二氧化硅，使得富硅二氧化硅层(SRO)内硅多余的悬挂键实现硅与其它原子(如H，合金和退火工艺中引入器件)的结合，从而使沟道内的硅与其它原子(如N)结合形成更加坚固的键，以抵御载流子的撞击，最大程度的提高MOS器件的跨导Gm寿命，改善热载流子注入(HCI)可靠性，并使得MOS器件的电流驱动能力得到了保证，与此同时，本具体实施方式提供的MOS场效应晶体管结构的制备方法完全采用常规工艺手段实现，不增加工艺成本，且具有良好的工艺宽容度，一定程度上提高了产品的良率。
在具体工艺中，根据器件结构的需要，金属层不仅限于两层，当金属层层数n增加时，在第一金属层到第(n-1)金属层互连引线刻蚀结束后均增加一薄层富硅二氧化硅(SRO)的沉积，将会极大程度的固定易断裂的硅氢键(Si-H)中的氢，从而使沟道内的硅与其它原子结合，形成稳定的化学键，降低载流子的激发效应，提高MOS器件跨导Gm的寿命，从而改善器件热载流子注入(HCI)的可靠性。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。

Claims (20)

1.一种MOS场效应晶体管结构，其包括：位于半导体衬底内的有源区，位于半导体衬底表面的多晶硅栅极，覆盖所述半导体衬底表面和所述多晶硅栅极的层间电介质层，所述层间电介质层由硼磷正硅酸乙酯层和正硅酸乙酯层组成，以及位于层间电介质表面的第一金属层，其中，所述层间电介质层上开有金属通孔并填充金属插塞，其特征在于，所述层间电介质层及所述第一金属层表面覆盖一层富硅二氧化硅，并在所述富硅二氧化硅层表面淀积金属电介质层，所述金属电介质层由不含杂质的硅玻璃层和正硅酸乙酯层组成，所述金属电介质层上开有金属通孔并填充金属插塞，所述有源区形成于半导体衬底上的N阱区或P阱区，
在N阱区中，有源区包括轻掺杂的P型轻掺杂漏结构和重掺杂的P+区域，在P阱区中，有源区则包括轻掺杂的N型轻掺杂漏结构和重掺杂的N+区域，其中，N型轻掺杂漏结构区域采用大角度中等剂量的离子注入，P型轻掺杂漏结构区域采用零角度中等剂量的离子注入。
2.根据权利要求1所述的MOS场效应晶体管结构，其特征在于，所述半导体衬底为<100>晶向的P型硅材料衬底。
3.根据权利要求1所述的MOS场效应晶体管结构，其特征在于，所述富硅二氧化硅层的厚度为
4.根据权利要求1所述的MOS场效应晶体管结构，其特征在于，所述多晶硅栅极侧壁具有一层侧墙。
5.根据权利要求4所述的MOS场效应晶体管结构，其特征在于，所述侧墙为正硅酸乙酯。
6.根据权利要求1所述的MOS场效应晶体管结构，其特征在于，所述金属通孔中填充的金属插塞为Ti、TiN和钨塞的复合结构。
7.根据权利要求1所述的MOS场效应晶体管结构，其特征在于，第二金属层形成于金属间电介质层表面，所述第一金属层和所述第二金属层由AlSiCu和TiN复合结构通过溅射形成。
8.一种权利要求1所述的MOS场效应晶体管结构的制备方法，其特征在于，所述方法在第一金属层互连引线刻蚀完成后沉积一层富硅二氧化硅来实现对热载流子注入可靠性的控制。
9.根据权利要求8所述的MOS场效应晶体管的制备方法，其特征在于，所述方法包括以下步骤：
(1)采用常规工艺在半导体衬底上依次形成阱区，有源区，场氧化，预栅氧、栅氧，以及多晶硅栅极；
(2)光刻构图形成MOS器件的轻掺杂漏结构的轻掺杂区域，并进行离子注入；
(3)沉积正硅酸乙酯并光刻刻蚀在多晶硅栅极侧壁形成侧墙后，光刻构图形成有源区的重掺杂区域，并进行离子注入；
(4)在半导体衬底表面沉积层间电介质层，所述层间电介质层由硼磷正硅酸乙酯层和正硅酸乙酯层组成，平坦化后光刻构图并在所述层间电介质层上刻蚀形成金属通孔，在所述层间电介质层表面溅射形成第一金属层；
(5)光刻刻蚀形成第一金属层互连引线，并在其上依次沉积富硅二氧化硅，不含杂质的硅玻璃和正硅酸乙酯，平坦化后即得到金属间电介质层，所述金属间电介质层由不含杂质的硅玻璃层和正硅酸乙酯层组成，并在其表面光刻刻蚀形成金属通孔；
(6)溅射形成第二金属层，所述第二金属层的互连引线经光刻刻蚀完成后，在其上淀积钝化层，并光刻刻蚀形成焊垫孔。
10.根据权利要求9所述的MOS场效应晶体管结构的制备方法，其特征在于，所述半导体衬底为<100>晶向的P型硅衬底。
11.根据权利要求9所述的MOS场效应晶体管结构的制备方法，其特征在于，预栅氧、栅氧工艺均在干氧氛围中实现。
12.根据权利要求9所述的MOS场效应晶体管结构的制备方法，其特征在于，所述多晶硅栅极沉积在所述栅氧上，并进行磷掺杂。
13.根据权利要求9所述的MOS场效应晶体管结构的制备方法，其特征在于，所述正硅酸乙酯的沉积采用化学气相淀积方法。
14.根据权利要求9所述的MOS场效应晶体管结构的制备方法，其特征在于，所述侧墙结构的形成采用各向异性干法刻蚀实现。
15.根据权利要求9所述的MOS场效应晶体管结构的制备方法，其特征在于，所述第一金属层和所述第二金属层均由AlSiCu和TiN复合结构通过溅射形成。
16.根据权利要求9所述的MOS场效应晶体管结构的制备方法，其特征在于，所述层间电介质层的金属通孔内填充Ti、TiN和钨塞复合结构作为金属插塞，用以硅片上器件和所述第一金属层互连引线的连接。
17.根据权利要求9所述的MOS场效应晶体管结构的制备方法，其特征在于，所述富硅二氧化硅厚度为
18.根据权利要求9所述的MOS场效应晶体管结构的制备方法，其特征在于，所述富硅二氧化硅沉积前，在390℃～410℃下用氧化二氮通入工艺腔中以使腔体压力稳定，其中，所述氧化二氮通入时间不超过10秒。
19.根据权利要求9所述的MOS场效应晶体管结构的制备方法，其特征在于，所述富硅二氧化硅沉积过程中，在390℃～410℃下，控制硅烷气体和氧化二氮的流量比为160±60sccm/1100±300sccm，调节腔体压力为2.5Torr～3Torr，射频功率为70W～190W，沉积时间为7秒～17秒，并保持圆片与气体源间距230mils～290mils。
20.根据权利要求9所述的MOS场效应晶体管结构的制备方法，其特征在于，所述不含杂质的硅玻璃采用亚常压化学气相淀积方法沉积。
CN200910197839.8A 2009-10-28 2009-10-28 一种mos场效应晶体管结构及其制备方法 Active CN102054839B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910197839.8A CN102054839B (zh) 2009-10-28 2009-10-28 一种mos场效应晶体管结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910197839.8A CN102054839B (zh) 2009-10-28 2009-10-28 一种mos场效应晶体管结构及其制备方法

Publications (2)

Publication Number Publication Date
CN102054839A CN102054839A (zh) 2011-05-11
CN102054839B true CN102054839B (zh) 2014-12-31

Family

ID=43959005

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910197839.8A Active CN102054839B (zh) 2009-10-28 2009-10-28 一种mos场效应晶体管结构及其制备方法

Country Status (1)

Country Link
CN (1) CN102054839B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140264472A1 (en) * 2013-03-15 2014-09-18 Life Technologies Corporation Chemical sensor with consistent sensor surface areas
CN105593157B (zh) * 2013-10-02 2018-03-20 卡文迪什动力有限公司 用于实现电介质与有机材料之间的良好粘附的方法
CN103700648B (zh) * 2013-12-18 2016-09-07 无锡中微晶园电子有限公司 用于高温电路的金属互连结构及制备方法
CN105097776B (zh) * 2014-04-29 2018-03-16 无锡华润上华科技有限公司 绝缘体上硅器件及其金属间介质层结构和制造方法
CN105097430B (zh) * 2014-05-05 2019-06-28 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN106533406B (zh) * 2016-11-10 2019-06-07 中国电子产品可靠性与环境试验研究所 Mos管参数退化电路、测试电路及预警电路
CN109950204A (zh) * 2019-04-10 2019-06-28 山东沂光集成电路有限公司 一种运行稳定的大电流mos管
CN113257779B (zh) * 2021-07-08 2021-09-24 广东省大湾区集成电路与系统应用研究院 基于fdsoi的背偏压控制的芯片结构及其制造方法
CN114664732B (zh) * 2022-05-25 2022-09-16 合肥晶合集成电路股份有限公司 一种半导体集成器件及其制作方法
CN117269712B (zh) * 2023-11-22 2024-01-30 墨研计算科学（南京）有限公司 晶体管热载流子注入寿命的预估方法、装置、设备及介质

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6774432B1 (en) * 2003-02-05 2004-08-10 Advanced Micro Devices, Inc. UV-blocking layer for reducing UV-induced charging of SONOS dual-bit flash memory devices in BEOL
JP2005197602A (ja) * 2004-01-09 2005-07-21 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN102054839A (zh) 2011-05-11

Similar Documents

Publication Publication Date Title
CN102054839B (zh) 一种mos场效应晶体管结构及其制备方法
US6809402B1 (en) Reflowable-doped HDP film
TWI254369B (en) Silicon oxycarbide and silicon carbonitride based materials for MOS devices
US8828830B2 (en) Semiconductor device having STI with nitride liner and UV light shielding film
TWI570840B (zh) 半導體裝置及其製造方法
US20070105297A1 (en) Semiconductor devices and methods of manufacturing the same
JPH0677163A (ja) 半導体装置およびその製造方法
JP5110783B2 (ja) 半導体装置
CN102569083B (zh) 具有高k金属栅极的金属氧化物半导体的形成方法
CN102760652A (zh) 半导体器件制造方法
US6613657B1 (en) BPSG, SA-CVD liner/P-HDP gap fill
JP2734344B2 (ja) 半導体装置の製造方法
CN100561712C (zh) 半导体器件及其制造方法
CN102709186A (zh) 减小器件负偏压温度不稳定性效应的方法及器件制造方法
US9379194B2 (en) Floating gate NVM with low-moisture-content oxide cap layer
CN109148503A (zh) 图像传感器及其形成方法
CN103489830B (zh) 一种集成电路的制作方法
CN102237396B (zh) 半导体器件及其制造方法
CN103489770A (zh) 栅极氧化层生长方法以及cmos管制作方法
CN103236437A (zh) 一种高可靠性的n型横向绝缘栅双极型器件及其制备工艺
JPH10506229A (ja) 改善されたホットキャリアの信頼性を有する集積回路
CN102637628A (zh) 降低介质电容的方法
CN102856178B (zh) 金属栅极和mos晶体管的形成方法
KR100571395B1 (ko) 반도체 소자의 제조 방법
KR100788362B1 (ko) 모스펫 소자 및 그 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Free format text: FORMER OWNER: WUXI HUARUN SHANGHUA TECHNOLOGY CO., LTD.

Effective date: 20120307

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120307

Address after: 214061 No. 5 Hanjiang Road, national hi tech Industrial Development Zone, Wuxi, Jiangsu, China

Applicant after: Wuxi CSMC Semiconductor Co., Ltd.

Address before: 214061 No. 5 Hanjiang Road, national hi tech Industrial Development Zone, Wuxi, Jiangsu, China

Applicant before: Wuxi CSMC Semiconductor Co., Ltd.

Co-applicant before: Wuxi Huarun Shanghua Technology Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20171113

Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8

Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd.

Address before: 214061 No. 5 Hanjiang Road, national hi tech Industrial Development Zone, Wuxi, Jiangsu, China

Patentee before: Wuxi CSMC Semiconductor Co., Ltd.