CN102569083B - 具有高k金属栅极的金属氧化物半导体的形成方法 - Google Patents
具有高k金属栅极的金属氧化物半导体的形成方法 Download PDFInfo
- Publication number
- CN102569083B CN102569083B CN201010604745.0A CN201010604745A CN102569083B CN 102569083 B CN102569083 B CN 102569083B CN 201010604745 A CN201010604745 A CN 201010604745A CN 102569083 B CN102569083 B CN 102569083B
- Authority
- CN
- China
- Prior art keywords
- metal
- gate electrode
- layer
- electrode layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 52
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 49
- 239000002184 metal Substances 0.000 title claims abstract description 49
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 32
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 32
- ZLMJMSJWJFRBEC-UHFFFAOYSA-N Potassium Chemical compound [K] ZLMJMSJWJFRBEC-UHFFFAOYSA-N 0.000 title abstract 2
- 229910052700 potassium Inorganic materials 0.000 title abstract 2
- 239000011591 potassium Substances 0.000 title abstract 2
- 239000010410 layer Substances 0.000 claims abstract description 220
- 239000011229 interlayer Substances 0.000 claims abstract description 50
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 31
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 238000002513 implantation Methods 0.000 claims abstract description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 40
- 230000015572 biosynthetic process Effects 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 21
- 239000000377 silicon dioxide Substances 0.000 claims description 18
- 235000012239 silicon dioxide Nutrition 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 239000000428 dust Substances 0.000 claims description 7
- 238000002955 isolation Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- -1 nitrogen ions Chemical class 0.000 abstract description 28
- 238000000227 grinding Methods 0.000 abstract description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 239000003795 chemical substances by application Substances 0.000 description 8
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000000243 solution Substances 0.000 description 5
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 4
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000802 nitrating effect Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种具有高K金属栅极的金属氧化物半导体的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有替代栅电极层，以及覆盖所述替代栅电极层的覆盖层；形成覆盖所述半导体衬底和覆盖层的层间介质层；对所述层间介质层进行第一步研磨处理，直至暴露覆盖层位于替代栅电极层顶部的部分；向所述层间介质层注入氮离子，注入深度大于覆盖层位于替代栅电极层顶部的部分的厚度；对所述层间介质层和覆盖层进行第二步研磨处理，直至暴露所述替代栅电极层；湿法去除替代栅电极层；形成金属栅。通过本发明所提供的具有高K金属栅极的金属氧化物半导体的形成方法可以提高具有高K金属栅极的金属氧化物半导体的性能。
Description
技术领域
本发明涉及半导体制作技术，特别涉及具有高K金属栅极的金属氧化物半导体的形成方法。
背景技术
随着复合金属氧化物半导体结构(CMOS，ComplementaryMetal-Oxide-Semiconductor)制造工艺缩减到45nm以下级别，引入了采用新的设计和材料的技术，例如高K金属栅极(HKMG，High-K Metal Gate)技术。
运用HKMG技术的栅极后制(Gate-last)工艺中，层间介质层(ILD，InterLayer Dielectric)研磨工序采取的一种普遍的方法为：如图1所示，首先提供半导体衬底，所述衬底表面形成有替代栅电极层110和覆盖所述替代栅电极层110的覆盖层120，然后沉积层间介质层130，所述层间介质层130覆盖替代栅电极层110和覆盖层120，所述覆盖层120的材质一般是氮化硅，优选地，所述栅电极层110与覆盖层120之间还包含栅介质层140；然后如图2所示，进行第一步研磨(CMP，Chemical Mechanical Polishing)直至暴露出覆盖层120位于栅电极层110顶部的部分；接着，参考图3，进行第二步研磨，去除覆盖层120位于替代栅电极层110顶部的部分，所述研磨停止在替代栅电极层110表面；最后参考图4，利用四甲基氢氧化铵(TMAH，TetramethylammoniumHydroxide)去除多晶硅，以便进行下一步的金属栅极的形成。更多内容可以参见专利号为7183184的美国专利。
但在实际中发现，通过上述方法所形成的具有高K金属栅极的金属氧化物半导体的性能不好。
发明内容
本发明解决的问题是提供一种具有高K金属栅极的金属氧化物半导体的形成方法，可以提高高K金属栅极金属氧化物半导体的性能。
本发明所提供的具有高K金属栅极的金属氧化物半导体的形成方法包括：
提供半导体衬底，所述半导体衬底表面形成替代栅电极层，以及覆盖所述替代栅电极层的覆盖层；
形成覆盖所述半导体衬底且与覆盖层位于替代栅电极层顶部的部分齐平的层间介质层；
向所述层间介质层和覆盖层注入氮离子，注入深度大于覆盖层位于替代栅电极层顶部的部分的厚度；
对所述层间介质层和覆盖层进行研磨处理，直至暴露所述替代栅电极层；
去除替代栅电极层。
优选地，所述替代栅电极层的侧壁与覆盖层之间还形成有栅介质层。
优选地，所述层间介质层的材质是二氧化硅。
优选地，所述位于替代栅电极层顶部的覆盖层的厚度100-1000埃。
优选地，氮离子的注入深度与位于替代栅电极层顶部的覆盖层的厚度之差为100-200埃。
优选地，对所述层间介质层进行第一步研磨处理的研磨剂包含二氧化铈。
优选地，所述覆盖层的材质是氮化硅。
优选地，所述氮离子的注入剂量为1E14/cm2至3E15/cm2。
优选地，所述氮离子的注入能量为3KeV至20KeV。
优选地，栅介质层的材质是二氧化硅。
优选地，栅介质层的形成工艺是热氧化。
与现有技术相比，本发明具有以下优点：
第一、本发明先对层间介质层进行第一步研磨处理，暴露位于替代栅电极层顶部的覆盖层；接着对层间介质层和位于替代栅电极层顶部的覆盖层注入氮离子，氮离子与层间介质层发生反应，生成氮氧化硅，因为氮氧化硅和氮化硅的研磨选择比较小，所以可以避免在研磨的过程中层间介质层与覆盖层的交界处形成凹陷，从而可以提高具有高K金属栅极的金属氧化物半导体的性能；
第二、栅介质层的材质是二氧化硅，氮离子与二氧化硅发生反应生成的氮氧化硅，从而可以避免在后续去除替代栅电极层的过程中部分去除栅介质层，形成凹陷，从而影响器件的性能。
附图说明
图1至图4是现有的栅极后制工艺的剖面示意图。
图5是本发明的一个实施例所提供的具有高K金属栅极的金属氧化物半导体形成方法的流程示意图。
图6至图12是本发明的一个实施例所提供的具有高K金属栅极的金属氧化物半导体形成方法的剖面示意图。
具体实施方式
由背景技术可知，现有的具有高K金属栅极的金属氧化物半导体的性能不够好。本发明的发明人对所述问题进行研究，尝试通过调整栅极前制工艺来改进具有高K金属栅极的金属氧化物半导体的性能，但收效甚微。
请参考图2和图3，发明人通过进一步研究发现引起现有具有高K金属栅极的金属氧化物半导体的性能不够好的原因是，在研磨去除覆盖层120位于栅电极层110顶部的部分时，由于研磨选择性，在覆盖层120与层间介质层130交界处形成凹陷150，所述凹陷在后续形成金属栅的步骤中，会被金属填充，从而影响层间介质层130的隔离性能，并影响到器件的性能；进一步参考图3和图4，在湿法去除替代栅电极层110的过程中，部分去除栅介质层140，形成凹陷，从而影响器件的性能。发明人进一步调节栅极后制工艺，并在本发明中提供一种提高具有高K金属栅极的金属氧化物半导体的性能的具有高K金属栅极的金属氧化物半导体的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有替代栅电极层，以及覆盖所述替代栅电极层的覆盖层；形成覆盖所述半导体衬底且与覆盖层位于所述替代栅电极层顶部的部分齐平的层间介质层；向所述层间介质层和覆盖层注入氮离子，注入深度大于位于替代栅电极层顶部的覆盖层的厚度；对所述层间介质层和覆盖层进行第二步研磨处理，直至暴露所述替代栅电极层，去除替代栅电极层。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图和实施例对本发明的具体实施方式做详细的说明。
图5是本发明一个实施例所提供的具有高K金属栅极的金属氧化物半导体形成方法的流程示意图，包括：
步骤S101，提供半导体衬底，所述半导体衬底表面形成有替代栅电极层，以及覆盖所述替代栅电极层的覆盖层；
步骤S102，形成覆盖所述半导体衬底和覆盖层的层间介质层；
步骤S103，对所述层间介质层进行第一步研磨处理，直至暴露覆盖层位于替代栅电极层顶部的部分；
步骤S104，向所述层间介质层和覆盖层注入氮离子，注入深度大于覆盖层位于替代栅电极层顶部的部分的厚度；
步骤S105，对所述层间介质层和覆盖层进行第二步研磨处理，直至暴露所述替代栅电极层；
步骤S106，湿法去除替代栅电极层；
步骤S107，形成金属栅。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
参考图6，执行步骤S101，提供半导体衬底200，所述半导体衬底200表面形成替代栅电极层210，以及覆盖所述替代栅电极层210的覆盖层220。
所述半导体衬底200可以选自N型硅基底、P型硅基底、绝缘层上的硅(SOI)或者还可以包括其它的材料，例如砷化镓等III-V族化合物。所述替代栅电极层210可以为多晶硅、锗、锗化硅、氮化硅或氧化硅中的一种或组合。本实施方式中，所述替代栅电极层210为多晶硅。所述替代栅电极层210的厚度为1000～2000埃。
覆盖所述替代栅电极层210的覆盖层220的材质为氮化硅，形成方法为化学气相沉积法，在本实施例中，所述替代栅电极层210的覆盖层220的材质为氮化硅，所述覆盖层220覆盖半导体衬底200和所述替代栅电极层210。在本发明的其他实施例中，还可以去除位于半导体衬底200表面的覆盖层220。
在本发明的优选实施例中，所述替代栅电极层210与半导体衬底200之间还形成有栅氧层240，所述栅氧层240的材质为二氧化硅，形成工艺为化学气相沉积法。
所述替代栅电极层210与覆盖层220之间还形成有栅介质层230，所述栅介质层230的形成工艺为热氧化，所述栅氧层240的厚度为20～100埃。所述栅介质层230可以对替代栅电极层210形成进一步的保护，并且可以减小替代栅电极层210与覆盖层220之间的应力。
参考图7，执行步骤S102，形成覆盖所述半导体衬底200和覆盖层220的层间介质层250。
其中，所述层间介质层250是具有低介电系数的无机硅基质层(inorganicsilicon based layer)，一般所述介电系数小于3.0，例如碳氧化硅(SiCO)或氟化硅玻璃(FSG)，在本实施例中，所述层间介质层250的材料是二氧化硅，形成工艺为化学气相沉积法。
参考图8，执行步骤S103，对所述层间介质层250进行第一步研磨处理，直至暴露覆盖层220位于替代栅电极层210顶部的部分。
研磨处理是一种整体平坦化研磨的技术。在此工序中，当被研磨晶片表面与垫接触时，晶片表面与研磨剂发生化学反应。同时，采用机械方法利用压盘与晶片夹具的运动移除晶片表面的氧化膜。机械作用与化学反应共同使晶片表面的材料被移除。一旦暴露出氮化硅就停止研磨少许，从而实现元件之间的绝缘以及晶片表面的整体平坦化。
所述第一步研磨处理可以采用现有的化学机械研磨设备进行。在本实施例中，选择含有二氧化铈的研磨剂进行第一步和第二步研磨处理。
通过将化学添加剂与含二氧化铈的研磨剂混合，可以使研磨剂具有高选择研磨特性，并在研磨工序之后抑制半导体生产中致命的微划痕。
参考图9，执行步骤S104，向所述层间介质层250和覆盖层220注入氮离子，注入深度大于覆盖层220位于替代栅电极层210顶部的部分的厚度。
所述氮离子的注入深度可以通过控制氮离子的注入剂量和注入能量控制。
在本发明的实施例中，氮离子的注入剂量是1E14/cm2至3E15/cm2，注入能量为3KeV至20KeV，注入的方向为垂直注入。
在本发明的优选实施例中，氮离子的注入剂量为1E15/cm2，注入能量为5KeV。
在本发明的实施例中，氮离子的注入深度与覆盖层位于替代栅电极层顶部的部分的厚度之差为100-200埃。覆盖层位于替代栅电极层210顶部的部分的厚度100-1000埃。氮离子的注入深度太浅，不足以在后续第二步研磨处理步骤后得到平坦的表面，也不足以在去除替代栅电极层210的过程中保护栅介质层230不会部分腐蚀，氮离子的注入深度太深，会增加后续去除含氮的栅介质层230和替代栅电极层210的难度。在本发明的优选实施例中，氮离子的注入深度与覆盖层位于替代栅电极层顶部的部分的厚度之差为120埃。
参考图10，执行步骤S105，对所述层间介质层250和覆盖层220进行第二步研磨处理，直至暴露所述替代栅电极层210。
所述层间介质层250的材质是二氧化硅，所注入的氮离子与二氧化硅发生反应生成氮氧化硅。位于替代栅电极层210顶部的覆盖层220的材质是氮化硅，所注入的氮离子不与氮化硅发生反应，而所选择的含二氧化铈的研磨剂对氮化硅和氮氧化硅的研磨选择性比较小，所以在此步骤中，容易形成平坦的表面，而不容易在层间介质层250与覆盖层220的交界处产生凹陷。
反之，现有技术中，没有注入氮离子的步骤，直接对所述层间介质层250和覆盖层220进行研磨处理。因为研磨剂对二氧化硅和氮化硅具有高选择性研磨特性，所以在层间介质层250和覆盖层220的交界处，乃至层间介质层250的中间部位会产生凹陷。
在层间介质层250与覆盖层220的交界处产生凹陷的后果是，在后续形成金属栅的过程中，所形成的金属层会填充所形成的凹陷，从而会影响层间介质层250的隔离性能，降低器件的性能，甚至引起短路。通过本发明所提供的具有高K金属栅极的金属氧化物半导体的形成方法，在去除位于替代栅电极层210顶部的覆盖层220的步骤中，形成平坦的界面，从而避免了前述问题，提高了器件的性能。
参考图11，执行步骤S106，湿法去除替代栅电极层210。
可以采用四甲基氢氧化胺(TMAH)溶液进行刻蚀去除，或者也可以采用硝酸和氢氟酸的混合溶液进行刻蚀去除。
在本发明的优选实施例中，去除替代栅电极层210选择的是采用硝酸和氢氟酸的混合溶液湿法去除，因为栅介质层230的材质是二氧化硅，二氧化硅与注入的氮离子发生反应生成氮氧化硅，所以在去除掺氮的栅介质层230的步骤中，可以避免氢氟酸腐蚀栅介质层230形成凹陷，从而避免了后续形成金属栅的步骤中，因为金属层填充到腐蚀栅介质层230形成的凹陷，而对器件的性能造成影响。
在本发明的优选实施例中，上述步骤还包括去除栅氧层240的步骤，因为栅氧层240的材质是二氧化硅，所以可以选择去除二氧化硅的溶液进行湿法去除。
参考图12，执行步骤S107，形成金属栅。
形成金属栅的步骤包括：在暴露的半导体衬底200表面的沟槽内沉积高K介质，形成高K栅介质层270。所述高K栅介质层270的厚度介于5埃至60埃之间，优选为40埃；
在形成有所述高K栅介质层270的沟槽内沉积金属，形成金属栅电极层260，所述高K栅介质层270与金属栅电极层260构成金属栅。
所述金属栅电极层260的材料可以为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi中的一种或多种组合。
第一、本发明先对层间介质层进行第一步研磨处理，暴露位于替代栅电极层顶部的覆盖层；接着对层间介质层和位于替代栅电极层顶部的覆盖层掺入氮离子，氮离子与层间介质层发生反应，生成氮氧化硅，因为氮氧化硅和氮化硅的研磨选择比较小，所以可以避免在研磨的过程中层间介质层与覆盖层的交界处形成凹陷此外氮离子与从而可以提高高K金属栅极金属氧化物半导体的性能；
第二、栅介质层的材质是二氧化硅，氮离子与二氧化硅发生反应生成的氮氧化硅可以避免在后续去除替代栅电极层的过程中部分去除栅介质层，形成凹陷，从而影响器件的性能。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (10)
1.一种具有高K金属栅极的金属氧化物半导体的形成方法，其特征在于，通过避免研磨过程中层间介质层与覆盖层交界处的凹陷，来改善层间介质层的隔离性能，包括：
提供半导体衬底，所述半导体衬底表面形成有替代栅电极层，以及覆盖所述替代栅电极层的覆盖层；
形成覆盖所述半导体衬底，且与覆盖层位于所述替代栅电极层顶部的部分齐平的层间介质层；
向所述层间介质层和覆盖层注入氮离子，注入深度大于覆盖层位于替代栅电极层顶部的部分的厚度，以改善层间介质层的隔离性能；
对所述层间介质层和覆盖层进行研磨处理，直至暴露所述替代栅电极层；
去除替代栅电极层。
2.依据权利要求1的具有高K金属栅极的金属氧化物半导体的形成方法，其特征在于，所述替代栅电极层的侧壁与覆盖层之间还形成有栅介质层。
3.依据权利要求1的具有高K金属栅极的金属氧化物半导体的形成方法，其特征在于，所述层间介质层的材质是二氧化硅。
4.依据权利要求1的具有高K金属栅极的金属氧化物半导体的形成方法，其特征在于，所述覆盖层位于替代栅电极层顶部的部分的厚度为100-1000埃。
5.依据权利要求1的具有高K金属栅极的金属氧化物半导体的形成方法，其特征在于，氮离子的注入深度与覆盖层位于替代栅电极层顶部的部分的厚度之差为100-200埃。
6.依据权利要求1的具有高K金属栅极的金属氧化物半导体的形成方法，其特征在于，所述覆盖层的材质是氮化硅。
7.依据权利要求1的具有高K金属栅极的金属氧化物半导体的形成方法，其特征在于，所述氮离子的注入剂量为1E14/cm2至3E15/cm2。
8.依据权利要求1的具有高K金属栅极的金属氧化物半导体的形成方法，其特征在于，所述氮离子的注入能量范围为3KeV至20KeV。
9.依据权利要求2的具有高K金属栅极的金属氧化物半导体的形成方法，其特征在于，所述栅介质层的材质是二氧化硅。
10.依据权利要求2的具有高K金属栅极的金属氧化物半导体的形成方法，其特征在于，所述栅介质层的形成工艺是热氧化。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010604745.0A CN102569083B (zh) | 2010-12-23 | 2010-12-23 | 具有高k金属栅极的金属氧化物半导体的形成方法 |
| US13/178,455 US8313991B2 (en) | 2010-12-23 | 2011-07-07 | Method for fabricating a high-K metal gate MOS |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010604745.0A CN102569083B (zh) | 2010-12-23 | 2010-12-23 | 具有高k金属栅极的金属氧化物半导体的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102569083A CN102569083A (zh) | 2012-07-11 |
| CN102569083B true CN102569083B (zh) | 2014-12-24 |
Family
ID=46317708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010604745.0A Active CN102569083B (zh) | 2010-12-23 | 2010-12-23 | 具有高k金属栅极的金属氧化物半导体的形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8313991B2 (zh) |
| CN (1) | CN102569083B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8846513B2 (en) * | 2011-09-23 | 2014-09-30 | Globalfoundries Inc. | Semiconductor device comprising replacement gate electrode structures and self-aligned contact elements formed by a late contact fill |
| CN103715134B (zh) * | 2012-09-29 | 2016-05-25 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN104681428A (zh) * | 2013-11-26 | 2015-06-03 | 中芯国际集成电路制造(上海)有限公司 | 晶体管结构及其形成方法 |
| CN104716035A (zh) * | 2013-12-12 | 2015-06-17 | 中芯国际集成电路制造(上海)有限公司 | 化学机械抛光的方法 |
| US10541128B2 (en) * | 2016-08-19 | 2020-01-21 | International Business Machines Corporation | Method for making VFET devices with ILD protection |
| CN110729185B (zh) * | 2018-07-16 | 2022-07-12 | 中芯国际集成电路制造(上海)有限公司 | 平坦化工艺方法 |
| CN111785687B (zh) * | 2019-04-03 | 2024-01-26 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的形成方法及半导体器件 |
| CN113539826A (zh) * | 2020-04-17 | 2021-10-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1431689A (zh) * | 2002-01-11 | 2003-07-23 | 矽统科技股份有限公司 | 抗光阻去除液侵蚀的氧化膜形成方法 |
| CN1450600A (zh) * | 2002-04-10 | 2003-10-22 | 台湾积体电路制造股份有限公司 | 制作双栅极结构的方法 |
| US6713385B1 (en) * | 2002-10-31 | 2004-03-30 | Intel Corporation | Implanting ions in shallow trench isolation structures |
| US7183184B2 (en) * | 2003-12-29 | 2007-02-27 | Intel Corporation | Method for making a semiconductor device that includes a metal gate electrode |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5674784A (en) * | 1996-10-02 | 1997-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming polish stop layer for CMP process |
| US6251763B1 (en) * | 1997-06-30 | 2001-06-26 | Kabushiki Kaisha Toshiba | Semiconductor device and method for manufacturing same |
| US6087208A (en) * | 1998-03-31 | 2000-07-11 | Advanced Micro Devices, Inc. | Method for increasing gate capacitance by using both high and low dielectric gate material |
| JP2002198441A (ja) * | 2000-11-16 | 2002-07-12 | Hynix Semiconductor Inc | 半導体素子のデュアル金属ゲート形成方法 |
| US6365450B1 (en) * | 2001-03-15 | 2002-04-02 | Advanced Micro Devices, Inc. | Fabrication of P-channel field effect transistor with minimized degradation of metal oxide gate |
| JP2003037264A (ja) * | 2001-07-24 | 2003-02-07 | Toshiba Corp | 半導体装置およびその製造方法 |
| US6541351B1 (en) * | 2001-11-20 | 2003-04-01 | International Business Machines Corporation | Method for limiting divot formation in post shallow trench isolation processes |
| US7867867B2 (en) * | 2005-11-07 | 2011-01-11 | Samsung Electronics Co., Ltd. | Methods of manufacturing semiconductor devices |
| KR100795363B1 (ko) * | 2006-11-24 | 2008-01-17 | 삼성전자주식회사 | 반도체 소자의 도전성 배선 및 이의 형성방법과 이를구비하는 플래시 메모리 장치 및 이의 제조 방법 |
| JP2008210893A (ja) * | 2007-02-23 | 2008-09-11 | Fujitsu Ltd | 半導体装置とその製造方法 |
| US8067806B2 (en) * | 2009-09-11 | 2011-11-29 | United Microelectronics Corp. | Gate structures of CMOS device and method for manufacturing the same |
-
2010
- 2010-12-23 CN CN201010604745.0A patent/CN102569083B/zh active Active
-
2011
- 2011-07-07 US US13/178,455 patent/US8313991B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1431689A (zh) * | 2002-01-11 | 2003-07-23 | 矽统科技股份有限公司 | 抗光阻去除液侵蚀的氧化膜形成方法 |
| CN1450600A (zh) * | 2002-04-10 | 2003-10-22 | 台湾积体电路制造股份有限公司 | 制作双栅极结构的方法 |
| US6713385B1 (en) * | 2002-10-31 | 2004-03-30 | Intel Corporation | Implanting ions in shallow trench isolation structures |
| US7183184B2 (en) * | 2003-12-29 | 2007-02-27 | Intel Corporation | Method for making a semiconductor device that includes a metal gate electrode |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102569083A (zh) | 2012-07-11 |
| US20120164824A1 (en) | 2012-06-28 |
| US8313991B2 (en) | 2012-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102569083B (zh) | 具有高k金属栅极的金属氧化物半导体的形成方法 | |
| TWI406331B (zh) | 半導體裝置及其製造方法 | |
| US8159038B2 (en) | Self aligned silicided contacts | |
| US8836031B2 (en) | Electrical isolation structures for ultra-thin semiconductor-on-insulator devices | |
| US8268085B2 (en) | Methods for forming metal gate transistors | |
| CN103545183B (zh) | Cmos器件及其制作方法 | |
| KR102003602B1 (ko) | Ｃｍｐ 이후에 웨이퍼를 세정하는 방법 | |
| CN101950756A (zh) | n型场效应晶体管、其金属栅极及其制造方法 | |
| CN103107091A (zh) | 一种半导体结构及其制造方法 | |
| CN102543696B (zh) | 一种半导体器件的制造方法 | |
| WO2011079596A1 (zh) | Mosfet结构及其制作方法 | |
| CN102157380B (zh) | 制造半导体装置的方法 | |
| CN106816470B (zh) | 具有栅极堆叠件的半导体器件结构的结构和形成方法 | |
| US20110303951A1 (en) | Semiconductor device and method of fabricating the same | |
| CN104916542A (zh) | 半导体器件的结构及其制造方法 | |
| KR101617510B1 (ko) | 반도체 장치 및, 이러한 장치를 형성하기 위한 방법 | |
| WO2013026243A1 (zh) | 一种半导体结构及其制造方法 | |
| CN104810368A (zh) | Cmos晶体管及其形成方法 | |
| CN102479701B (zh) | 化学机械平坦化方法和后金属栅的制作方法 | |
| CN102760652A (zh) | 半导体器件制造方法 | |
| CN102544089B (zh) | 半导体器件及其制造方法 | |
| KR20120133652A (ko) | 반도체 소자의 제조 방법 | |
| WO2013166631A1 (zh) | 半导体器件制造方法 | |
| US9941152B2 (en) | Mechanism for forming metal gate structure | |
| CN105226023A (zh) | 半导体器件的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121115 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20121115 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation Applicant after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |