CN111785687B - 一种半导体器件的形成方法及半导体器件 - Google Patents

一种半导体器件的形成方法及半导体器件 Download PDF

Info

Publication number
CN111785687B
CN111785687B CN201910267999.9A CN201910267999A CN111785687B CN 111785687 B CN111785687 B CN 111785687B CN 201910267999 A CN201910267999 A CN 201910267999A CN 111785687 B CN111785687 B CN 111785687B
Authority
CN
China
Prior art keywords
layer
region
depositing
gate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910267999.9A
Other languages
English (en)
Other versions
CN111785687A (zh
Inventor
张焕云
吴健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910267999.9A priority Critical patent/CN111785687B/zh
Publication of CN111785687A publication Critical patent/CN111785687A/zh
Application granted granted Critical
Publication of CN111785687B publication Critical patent/CN111785687B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种半导体器件的形成方法，包括：首先在衬底的一侧形成第一区域和第二区域，且第一区域和第二区域内沉积有具有栅极沟槽的中间层，然后在中间层远离衬底的一侧及栅极沟槽的内壁上沉积栅极氧化层，接着在第二区域的栅极氧化层远离衬底的一侧沉积层间隔离层，并进行掺氮处理，最后去除第二区域的层间隔离层和栅极氧化层。相比于现有技术中多次循环进行双栅氧工艺去除栅极氧化层的方法；本发明无需进行双栅氧工艺即可去除栅极氧化层，避免了多次进行双栅氧工艺造成的栅极沟槽增大、鳍部过高的问题，提高了半导体器件的性能。本发明还提供了一种性能更好的半导体器件。

Description

一种半导体器件的形成方法及半导体器件
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体器件的形成方法及半导体器件。
背景技术
为了顺应摩根定律的发展，并且满足人们对各种电子产品拥有更小的体积，占用更小的空间，更加便于携带和操作的要求，半导体生产制造技术正在以高集成度、低功耗、高性能为目标快速发展。目前，虽然半导体工业已经进步到10nm甚至以下的制程节点，半导体器件的制备却受到了各种物理极限的限制。
为了不断提高电流对晶体管电路的驱动能力，并进一步抑制短沟道效应，半导体器件已经从平面型半导体器件发展到三维立体半导体器件，例如鳍式场效应晶体管(FinFET)。相比于平面型半导体器件，FinFET是用于20nm及以下工艺节点的先进半导体器件，因为立体的结构可以有效增大源极与栅极、栅极与漏极之间实际的距离大小，因此FinFET能够有效地短沟道效应，还可以有效地提高在衬底上形成的半导体器件的密度，同时，FinFET中的栅极环绕鳍片设置，因此能从三个面来控制电流，因此FinFET器件对电流的控制能力也要由于平面型半导体器件。
在半导体集成电路中，各种器件需要同时集成在同一半导体衬底上，在半导体集成电路中通常包括核心电路(Core)和外围电路(IO)，又称为输入输出电路。核心电路的各器件对应于核心器件，外围电路的各器件对应于外围器件。对于静态随机存取存储器(Static Random-Access Memory，SRAM)来说，核心电路对应于由存储单元组成的存储阵列，存储单元存储的信息则需要进行外围电路进行操作。而在半导体集成电路的制造过程中，由于需要核心电路和外围电路完成不同的工作，因此对核心器件区和外围电路区的栅极介质层的要求是不同的。因此需要将核心电路区的栅极介质层，例如氧化物去除，而保留外围电路区的栅极介质层。现有技术中，多通过双栅氧工艺((Dual Gate Oxide，DGO)去除栅极介质层，但是双栅氧工艺由于其工艺限制，可能无法一次去除所有的栅极介质层，因此需要进行多次；但是如果重复多次，则会使栅极沟槽增大，并且还会使衬底的厚度减小，使得鳍部的高度越来越高。而过大的栅极沟槽和过高的鳍部会降低芯片的运行速度，从而对半导体器件的性能造成影响。因此，为了解决上述问题，需要提出一种新的半导体器件的制造方法。
发明内容
本发明的目的在于解决现有技术中，半导体器件形成的性能不佳的问题。本发明提供了一种半导体器件的形成方法以及用这种方法制备得到的半导体器件，可有效地去除核心电路区的氧化层，提高半导体器件的性能。
为解决上述技术问题，本发明的实施方式公开了一种半导体器件的形成方法，包括：在衬底的一侧形成第一区域和第二区域，第一区域和第二区域内沉积有具有栅极沟槽的中间层；在中间层远离衬底的一侧及栅极沟槽的内壁上沉积栅极氧化层；在第二区域的栅极氧化层远离衬底的一侧沉积层间隔离层；进行掺氮处理；去除第二区域的层间隔离层和栅极氧化层。
采用上述技术方案，通过沉积栅极氧化层和层间隔离层并进行掺氮处理，然后刻蚀去除栅极氧化层和层间隔离层。相比于现有技术中，多次循环进行双栅氧工艺，以去除栅极氧化层，本发明无需进行双栅氧工艺即可去除栅极氧化层，避免了多次进行双栅氧工艺造成的栅极沟槽增大、鳍部过高的问题，栅极沟槽变小，可以使器件体积变小，鳍部降低可以使栅极对器件的控制能力变强，提高了半导体器件的性能。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，第一区域为外围电路区，第二区域为核心器件区。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，沉积具有栅极沟槽的中间层，包括：在衬底的一侧沉积栅极介质层；在栅极介质层的周侧沉积薄膜层；在薄膜层的周侧沉积浅沟槽隔离层；移除栅极介质层形成具有栅极沟槽的中间层；或在衬底的一侧沉积栅极介质层；在栅极介质层的周侧沉积牺牲材料层；在牺牲材料层的周侧沉积薄膜层；在薄膜层的周侧沉积浅沟槽隔离层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，在第二区域的栅极氧化层远离衬底的一侧沉积层间隔离层的同时，还包括：在第一区域的栅极氧化层远离衬底的一侧沉积层间隔离层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，在进行掺氮处理前，还包括：在第二区域的层间隔离层远离衬底的一侧沉积光刻胶；去除第一区域的层间隔离层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，在进行掺氮处理之前，还包括：去除第二区域的层间隔离层远离衬底一侧的光刻胶；且掺氮处理包括：对第一区域的栅极氧化层进行掺氮处理，对第二区域的层间隔离层进行掺氮处理。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，栅极沟槽靠近衬底的一侧还沉积有衬垫氧化层；在去除第二区域的层间隔离层和栅极氧化层时，还包括：去除衬底一侧的衬垫氧化层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，进行掺氮处理之后，还包括：在第一区域的栅极氧化层远离衬底的一侧沉积防刻蚀层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，在栅极介质层的周侧沉积薄膜层之前，还包括：在栅极介质层周侧沉积牺牲材料层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，衬底的材料为多晶硅，层间隔离层的材料为氮化硅；沉积衬垫氧化层的方法为原子层沉积法。
本发明的实施方式还公开了一种半导体器件，半导体器件由上述方法制备得到。
采用上述技术方案形成的半导体器件，通过沉积栅极氧化层和层间隔离层并进行掺氮处理，然后刻蚀去除栅极氧化层和层间隔离层。相比于现有技术中，多次循环进行双栅氧工艺，以去除栅极氧化层的方法，本发明无需进行双栅氧工艺即可去除栅极氧化层，避免了多次进行双栅氧工艺造成的栅极沟槽增大、鳍部过高的问题，栅极沟槽变小，可以使器件体积变小，鳍部降低可以使栅极对器件的控制能力变强，提高了半导体器件的性能。
附图说明
图1是本发明实施例提供的半导体器件的形成方法流程图；
图2至图3是本发明实施例提供的形成栅极沟槽的工艺流程示意图；
图4a至图4e是本发明实施例提供的包含有第一区域的半导体器件的加工工艺流程示意图；
图5a至图5e是本发明实施例提供的包含有第二区域的半导体器件的加工工艺流程示意图；
图6是本发明实施例提供的半导体器件的主视图。
附图标记：
1.第一区域；2.第二区域；3.栅极沟槽；31.栅极介质层；32.薄膜层；33.牺牲材料层；34.浅沟槽隔离层；35.衬垫氧化层；4.栅极氧化层；5.层间隔离层；6.光刻胶；7.防刻蚀层。
具体实施方式
以下由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。虽然本发明的描述将结合较佳实施例一起介绍，但这并不代表此发明的特征仅限于该实施方式。恰恰相反，结合实施方式作发明介绍的目的是为了覆盖基于本发明的权利要求而有可能延伸出的其它选择或改造。为了提供对本发明的深度了解，以下描述中将包含许多具体的细节。本发明也可以不使用这些细节实施。此外，为了避免混乱或模糊本发明的重点，有些具体细节将在描述中被省略。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
应注意的是，在本说明书中，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本实施例的描述中，需要说明的是，术语“上”、“下”、“内”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
在本实施例的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实施例中的具体含义。
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。
实施例1：
为解决现有技术中，导体器件形成的性能不佳的问题，本发明提供了一种半导体器件的形成方法，具体的，如图1所示。本实施例提供的半导体器件的形成法，包括：
步骤S1：在衬底的一侧形成第一区域和第二区域，第一区域和第二区域内沉积有具有栅极沟槽的中间层。
具体的，第一区域与第二区域都形成于同一衬底的一侧。并且，第一区域和第二区域内沉积有中间层，在中间层上还形成有栅极沟槽。
更具体的，第一区域为外围电路区，即操作存储单元存储信息的电路区域。第二区域为核心器件区，即由存储单元组成的能够存储数据的电路区域。且衬底的材料包括但不限于蓝宝石衬底、碳化硅衬底、硅衬底。本实施例选用多晶硅衬底。
步骤S2：在中间层远离衬底的一侧及栅极沟槽的内壁上沉积栅极氧化层。
具体的，覆盖栅极沟槽和中间层形成一层栅极氧化层，即栅极氧化层的形成位置包括：栅极沟槽的侧壁上、栅极沟槽的底部以及中间层远离衬底的一侧。且沉积栅极氧化层的工艺包括但不限于化学气相沉积法、原子层沉积法。本实施例选用原子层沉积法。
需要注意的是，形成栅极氧化层是针对核心器件区和外围电路区来说的，也就是在核心电路区和外围电路区的中间层的一侧均沉积栅极氧化层。
步骤S4：在第二区域的栅极氧化层远离衬底的一侧沉积层间隔离层。
具体的，在核心器件区的栅极氧化层的一侧接着沉积一层层间隔离层。即在垂直方向上，从远离衬底的方向到靠近衬底的一侧沉积有层间隔离层和栅极氧化层。
更具体的，层间隔离层的材料包括但不限于氮化硅、碳化硅等，本实施例选用氮化硅。
步骤S4：进行掺氮处理。
需要说明的是，在掺氮处理时还需要进行退火工艺。具体的，掺氮处理和退火工艺的执行步骤具体可以分为以下两种情况：
第一种：在进行掺氮处理的同时进行退火工艺。
第二种：先进行掺氮处理，然后进行退火工艺。
具体的，掺氮是为了在层间隔离层和栅极氧化层中进行氮掺杂，以使去除层间隔离层和栅极氧化层时不在栅极沟槽中残留杂质，影响多晶硅衬底的纯度，进而对半导体器件的质量造成影响。退火工艺与半导体技术领域的退火工艺相同，本实施例对此不再赘述。
需要理解的是，掺氮处理的方法本实施例选用脱耦等离子体氮化工艺。且掺氮处理仅为掺杂工艺的一种详细表述，但在此过程中掺杂的也可以不是氮，而是其他能够使刻蚀效果更好的离子，本实施例对此不做具体限定，本领域技术人员可根据情况具体选择。
步骤S5：去除第二区域的层间隔离层和栅极氧化层。
具体的，将核心器件区的层间隔离层和栅极氧化层全部去除，去除的方法包括但不限于刻蚀和腐蚀，本实施例对此不做具体限定。
更具体的，去除层间隔离层和栅极氧化层的操作步骤可以分为以下几种：
第一种：同时去除层间隔离层和栅极氧化层。
第二种：先去除离衬底更远的层间隔离层，再去除距离衬底较近的栅极氧化层。
去除的步骤本领域技术人员可以根据实际情况具体选择，但由于沉积位置和顺序的关系，最终表现出的结果均为先是核心器件区的层间隔离层被去除，然后是核心器件区的栅极氧化层被去除。
采用上述技术方案，通过沉积栅极氧化层和层间隔离层并进行掺氮处理，然后刻蚀去除栅极氧化层和层间隔离层。相比于现有技术中，多次循环进行双栅氧工艺，以去除栅极氧化层，本发明无需进行双栅氧工艺即可去除栅极氧化层，避免了多次进行双栅氧工艺造成的栅极沟槽增大、鳍部过高的问题，栅极沟槽变小，可以使器件体积变小，鳍部降低可以使栅极对器件的控制能力变强，提高了半导体器件的性能。
进一步地，沉积具有栅极沟槽的中间层包括以下步骤：
首先，在衬底的一侧沉积栅极介质层。具体的，栅极介质层的材料包括但不限于氮化硅、碳化硅等，本实施例对此不做具体限定。
然后，在栅极介质层的周侧沉积薄膜层。具体的，在栅极介质层的周侧包围栅极介质层形成薄膜层。需要理解的是，薄膜层不仅可以形成在栅极介质层的周侧，还可以在衬底的一侧形成。且薄膜层的材料与半导体工艺中一般的薄膜层的材料相同，本领域技术人员可以任意选择。
接着，在薄膜层的周侧沉积浅沟槽隔离层。具体的，在薄膜层的周侧，衬底的一侧形成浅沟槽隔离层。浅沟槽隔离层的材料与半导体工艺中一般的浅沟槽隔离层的材料相同，本领域技术人员可以任意选择。
最后，移除栅极介质层形成具有栅极沟槽的中间层。具体的，将最先沉积在衬底一侧的栅极介质层移除，留下的中间层之间形成的一个沟槽即为栅极沟槽。且移除的方法包括但不限于刻蚀或腐蚀，本实施例对此不做具体限定。
更进一步地，在栅极介质层的周侧沉积薄膜层之前，还包括在栅极介质层周侧沉积牺牲材料层。也就是说，在薄膜层和栅极介质层之间，可以沉积牺牲材料层。
也就是说，中间层的组成部分可以分为两种情况：
第一种：中间层由栅极介质层周侧的薄膜层和浅沟槽隔离层组成，且中间层从栅极介质层外侧向栅极介质层的方向依次为浅沟槽隔离层和薄膜层。
第二种：中间层由栅极介质层周侧的薄膜层、牺牲材料层和浅沟槽隔离层组成，且中间层从栅极介质层外侧向栅极介质层的方向依次为浅沟槽隔离层、薄膜层和牺牲材料层。
需要理解的是，为了使半导体器件的均匀性更好，需要各层的高度尽量保持一致，因此在去除栅极介质层之前。可以对中间层和栅极介质层进行平坦化工艺。平坦化工艺包括但不限于气体离化团束法、化学机械研磨法等，本实施例选用化学机械研磨法。
进一步地，在第二区域的栅极氧化层远离衬底的一侧沉积层间隔离层的同时，还包括在第一区域的栅极氧化层远离衬底的一侧沉积层间隔离层。也就是说，沉积层间隔离层的操作不仅在核心器件区进行，同样的，在外围电路区也要沉积层间隔离层，且在外围电路区沉积层间隔离层的位置与核心器件区一样，均为在栅极氧化层远离衬底的一侧沉积。
进一步地，在进行掺氮处理之前，包括：去除第一区域的层间隔离层。即在外围电路区，掺氮和退火工艺需要直接在栅极氧化层上进行，不需要层间隔离层，因此需要去除外围电路区的层间隔离层。因此需要对外围电路区的层间隔离层进行光刻和刻蚀。
更进一步地，在进行掺氮处理之前，还包括：在第二区域的层间隔离层远离衬底的一侧沉积光刻胶。也就是说，在核心器件区，需要先在层间隔离层的一侧沉积光刻胶，然后再进行掺氮处理。这是为了在掺氮和退火工艺的时候，保留在栅极氧化层上的层间隔离层，而在掺氮和退火之前，由于核心器件区和外围电路区在同一衬底上，并且受到工艺的限制，需要对整个半导体器件区域也就是外围电路区和核心器件区一起进行光刻和刻蚀，在此过程中容易破坏层间隔离层，因此需要利用光刻胶来对层间隔离层进行保护。
即为了去除外围电路区的层间隔离层，而保留核心器件区的层间隔离层，本实施例采用的方法为在核心器件区的层间隔离层上沉积光刻胶，对核心器件区的层间隔离层进行保护，然后对整个半导体器件进行光刻和刻蚀，以去除外围电路区的层间隔离层。
需要注意的是，对于核心器件区来说，沉积层间隔离层和沉积光刻胶又分为两种情况：
第一种：先沉积层间隔离层，然后在层间隔离层上沉积光刻胶。
第二种：同时沉积层间隔离层和光刻胶，但层间隔离层要在光刻胶和栅极氧化层之间形成。
进一步地，在进行掺氮处理之前，还需要将核心器件区的光刻胶移除。
更进一步地，掺氮处理包括对第一区域的栅极氧化层进行掺氮处理，以及对第二区域的层间隔离层进行掺氮处理。这是为了便于去除被掺杂的层间隔离层；且在进行掺氮处理时，还包括：进行退火。
进一步地，栅极沟槽靠近衬底的一侧还沉积有衬垫氧化层。也就是说，在栅极介质层和衬底之间，还存在衬垫氧化层。且衬垫氧化层只在浅沟槽隔离层和薄膜层之间靠近衬底的一侧形成，但是牺牲材料层可以在衬垫氧化层上沉积。
更进一步地，在去除第二区域的层间隔离层和栅极氧化层的同时，还包括去除衬底一侧的衬垫氧化层。也就是说，在去除核心器件区的层间隔离层和栅极氧化层之后，要将未被牺牲材料层遮挡的衬垫氧化层去除。去除的方法采用光刻和刻蚀。
并且，沉积衬垫氧化层的方法包括但不限于原子层沉积法、化学气相沉积法，本实施例选用原子层沉积法。
进一步地，进行掺氮处理之后，还包括：在第一区域的栅极氧化层远离衬底的一侧沉积防刻蚀层。即在外围电路区，需要保留栅极氧化层，但是在核心器件区需要将栅极氧化层去除。因此为了去除核心器件区的栅极氧化层，需要对整个半导体器件也就是外围电路区和核心器件区一起进行光刻和刻蚀，在此过程中容易破坏栅极氧化层，因此需要利用防刻蚀层来对外围电路区的栅极氧化层进行保护。具体的，防刻蚀层的材料包括但不限于氧化硅、氮化硅等，本实施例对此不做具体限定。
即为了去除核心器件区的栅极氧化层和层间隔离层，而保留外围电路区的栅极氧化层，本实施例采用的方法为在外围器件区的栅极氧化层上沉积防刻蚀层，对外围器件区的栅极氧化层进行保护，然后对整个半导体器件进行光刻和刻蚀，以去除核心器件区的层间隔离层、栅极氧化层和衬垫氧化层。
实施例2：
基于实施例1提供的半导体器件的形成方法，本实施例提供一种具体的半导体器件的形成方法。本实施例提供的半导体器件的形成方法的流程具体包括：
第一步：如图2所示。将衬底分为第一区域1和第二区域2。且第一区域1为外围电路区，第二区域2为核心器件区。然后在衬底上沉积衬垫氧化层35，在衬垫氧化层35远离衬底的一侧沉积栅极介质层31，在栅极介质层31周侧沉积牺牲材料层33，在牺牲材料层周侧和衬底的一侧沉积薄膜层32，在薄膜层32远离衬底的一侧沉积浅沟槽隔离层34。衬垫氧化层35在薄膜层32之间的衬底上形成。将薄膜层32、牺牲材料层33、浅沟槽隔离层34均称为中间层。且在各层沉积完成之后，还要对浅沟槽隔离层34、薄膜层32、牺牲材料层33和栅极介质层31进行化学机械研磨。
需要理解的是，第一区域1和第二区域2可以只在同一衬底上形成，也可以在不同的衬底上形成；且第一区域1可以和第二区域2相邻，也可以和第二区域2不相邻。
第二步：如图3所示。移除栅极介质层31，以形成栅极沟槽3。
第三步：如图4a、图5a所示。在第一区域1和第二区域2中，中间层远离衬底的一侧沉积栅极氧化层4。
第四步：如图4b、图5b所示。在第一区域1和第二区域2中，栅极氧化层4远离衬底的一侧沉积层间隔离层5。具体的，层间隔离层5的材料为氮化硅，且沉积层间隔离层5的方法为原子层沉积法。
第五步：如图4c、图5c所示。进行光刻和刻蚀。具体的，对第一区域1的层间隔离层5进行光刻和刻蚀，以去除第一区域1的层间隔离层5；在第二区域2上沉积一层光刻胶6，然后进行光刻和刻蚀。沉积光刻胶6的目的是为了保护第二区域2的层间隔离层5不被刻蚀。
第六步：如图4d、图5d所示。进行掺氮处理。具体的，在掺氮处理进行之前，需要去除第二区域2的光刻胶6。更具体的，掺氮处理包括：对第一区域的栅极氧化层进行掺氮处理，对第二区域的层间隔离层进行掺氮处理。
第七步：如图4e、图5e所示。光刻和刻蚀。具体的，在第一区域1的栅极氧化层4上沉积防刻蚀层7，以保护栅极氧化层4不被刻蚀。同时将第二区域的层间隔离层5和栅极氧化层4去除。然后光刻和刻蚀，第二区域2未被牺牲材料层33遮挡的衬垫氧化层35被刻蚀。
采用上述技术方案，通过沉积栅极氧化层和层间隔离层并进行掺氮处理，然后刻蚀去除栅极氧化层和层间隔离层。相比于现有技术中，多次循环进行双栅氧工艺，以去除栅极氧化层，本发明无需进行双栅氧工艺即可去除栅极氧化层，避免了多次进行双栅氧工艺造成的栅极沟槽增大、鳍部过高的问题，栅极沟槽变小，可以使器件体积变小，鳍部降低可以使栅极对器件的控制能力变强，提高了半导体器件的性能。
进一步地，本实施例提供的半导体器件的形成方法，通过沉积光刻胶和防刻蚀层，可以对外围电路区的栅极氧化层和核心器件区的层间隔离层进行保护，从而可以使用同一套工艺就可以达到核心器件区的栅极氧化层被去除，而外围电路区的栅极氧化层保留的效果。
更进一步地，本是实力提供的半导体器件的形成方法，只需在外围电路区沉积防刻蚀层，在核心器件区沉积光刻胶，即可实现核心器件区的栅极氧化层被去除，而外围电路区的栅极氧化层保留。过程简单易操作，提高了半导体器件的优品率。
实施例3：
经过实施例1和实施例2的操作步骤，本实施例得到一种半导体器件，如图6所示。本实施例提供的半导体器件包括衬底和鳍部。且本实施例提供的半导体器件在形成时需要经过以下步骤：
首先，在衬底的一侧形成第一区域1和第二区域2，且第一区域1和第二区域2内沉积有具有栅极沟槽的中间层。具体的，中间层包括浅沟槽隔离层、牺牲材料层和薄膜层；或中间层包括浅沟槽隔离层和薄膜层。更具体的，第一区域1为外围电路区，第二区域2为核心器件区。
然后，在中间层远离衬底的一侧及栅极沟槽的内壁上沉积栅极氧化层4。具体的，覆盖整个中间层和栅极沟槽形成栅极氧化层4。
接着，在第二区域2的栅极氧化层4远离衬底的一侧沉积层间隔离层。即在核心器件区栅极氧化层4的表面沉积层间隔离层。
然后，进行掺氮处理。
最后，去除第二区域2的层间隔离层和栅极氧化层4。
需要理解的是，实施例1，实施例2和实施例3中，第一区域可以对应外围电路区，也可以对应核心器件区，相应的，第二区域可以对应核心器件区也可以对应外围电路区。但本发明为了容易理解，将第一区域与外围电路区对应，第二区域与核心器件区对应。但本领域技术人员可以任意选择第一区域与第二区域相对应的区域，并同时对接下来的操作步骤进行适应性的调整。只要满足外围电路区的栅极氧化层保留，而核心器件区的栅极氧化层被去除即可。此过程并不需要付出任何创造性劳动。
采用上述方案形成的半导体器件，通过沉积栅极氧化层和层间隔离层并进行掺氮处理，然后刻蚀去除栅极氧化层和层间隔离层。相比于现有技术中，多次循环进行双栅氧工艺，以去除栅极氧化层，本发明无需进行双栅氧工艺即可去除栅极氧化层，避免了多次进行双栅氧工艺造成的栅极沟槽增大、鳍部过高的问题，栅极沟槽变小，可以使器件体积变小，鳍部降低可以使栅极对器件的控制能力变强，提高了半导体器件的性能。
进一步地，本实施例提供的半导体器件的形成方法，通过沉积光刻胶和防刻蚀层，可以对外围电路区的栅极氧化层和核心器件区的层间隔离层进行保护，从而可以使用同一套工艺就可以达到核心器件区的栅极氧化层被去除，而外围电路区的栅极氧化层保留的效果。
更进一步地，本是实力提供的半导体器件的形成方法，只需在外围电路区沉积防刻蚀层，在核心器件区沉积光刻胶，即可实现核心器件区的栅极氧化层被去除，而外围电路区的栅极氧化层保留。过程简单易操作，提高了半导体器件的优品率。
为解决现有技术中，导体器件形成的性能不佳的问题，本发明的实施方式公开了一种半导体器件的形成方法，包括：在衬底的一侧形成第一区域和第二区域，第一区域和第二区域内沉积有具有栅极沟槽的中间层；在中间层远离衬底的一侧及栅极沟槽的内壁上沉积栅极氧化层；在第二区域的栅极氧化层远离衬底的一侧沉积层间隔离层；进行掺氮处理；去除第二区域的层间隔离层和栅极氧化层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，第一区域为外围电路区，第二区域为核心器件区。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，沉积具有栅极沟槽的中间层，包括：在衬底的一侧沉积栅极介质层；在栅极介质层的周侧沉积薄膜层；在薄膜层的周侧沉积浅沟槽隔离层；移除栅极介质层形成具有栅极沟槽的中间层；或在衬底的一侧沉积栅极介质层；在栅极介质层的周侧沉积牺牲材料层；在牺牲材料层的周侧沉积薄膜层；在薄膜层的周侧沉积浅沟槽隔离层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，在第二区域的栅极氧化层远离衬底的一侧沉积层间隔离层的同时，还包括：在第一区域的栅极氧化层远离衬底的一侧沉积层间隔离层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，在进行掺氮处理前，还包括：在第二区域的层间隔离层远离衬底的一侧沉积光刻胶；去除第一区域的层间隔离层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，在进行掺氮处理之前，还包括：去除第二区域的层间隔离层远离衬底一侧的光刻胶；且掺氮处理包括：对第一区域的栅极氧化层进行掺氮处理，对第二区域的层间隔离层进行掺氮处理；且在进行掺氮处理时，还包括：进行退火。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，栅极沟槽靠近衬底的一侧还沉积有衬垫氧化层；在去除第二区域的层间隔离层和栅极氧化层的同时，还包括：去除衬底一侧的衬垫氧化层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，进行掺氮处理之后，还包括：在第一区域的栅极氧化层远离衬底的一侧沉积防刻蚀层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，在栅极介质层的周侧沉积薄膜层之前，还包括：在栅极介质层周侧沉积牺牲材料层。
根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的形成方法，衬底的材料为多晶硅，层间隔离层的材料为氮化硅；沉积衬垫氧化层的方法为原子层沉积法。
本发明的实施方式还公开了一种半导体器件，半导体器件由上述方法制备得到。
虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。本领域技术人员可以在形式上和细节上对其作各种改变，包括做出若干简单推演或替换，而不偏离本发明的精神和范围。

Claims (6)

1.一种半导体器件的形成方法，其特征在于，包括：
在衬底的一侧形成第一区域和第二区域，所述第一区域和第二区域内沉积有具有栅极沟槽的中间层，所述第一区域为外围电路区，所述第二区域为核心器件区；
在所述中间层远离所述衬底的一侧及所述栅极沟槽的内壁上沉积栅极氧化层；
在所述第一区域和所述第二区域的所述栅极氧化层远离所述衬底的一侧沉积层间隔离层；
在所述第二区域的所述层间隔离层远离所述衬底的一侧沉积光刻胶；
去除所述第一区域的所述层间隔离层；
进行掺氮处理，所述掺氮处理包括：对所述第一区域的所述栅极氧化层进行所述掺氮处理，以及对所述第二区域的所述层间隔离层进行所述掺氮处理；
在所述第一区域的所述栅极氧化层上沉积防刻蚀层；
去除所述第二区域的所述层间隔离层和所述栅极氧化层。
2.根据权利要求1所述的半导体器件的形成方法，其特征在于，沉积具有所述栅极沟槽的所述中间层，包括：
在所述衬底的一侧沉积栅极介质层；
在所述栅极介质层的周侧沉积薄膜层；
在所述薄膜层的周侧沉积浅沟槽隔离层；
移除所述栅极介质层形成具有所述栅极沟槽的所述中间层；或，
在所述衬底的一侧沉积栅极介质层；
在所述栅极介质层周侧沉积牺牲材料层；
在所述牺牲材料层的周侧沉积薄膜层；
在所述薄膜层的周侧沉积浅沟槽隔离层；
移除所述栅极介质层形成具有所述栅极沟槽的所述中间层。
3.根据权利要求1所述的半导体器件的形成方法，其特征在于，在进行掺氮处理之前，还包括：
去除所述第二区域的所述层间隔离层远离所述衬底一侧的所述光刻胶；
在所述进行掺氮处理时，还包括：进行退火。
4.根据权利要求1所述的半导体器件的形成方法，其特征在于，所述栅极沟槽靠近所述衬底的一侧还沉积有衬垫氧化层；
在去除所述第二区域的所述层间隔离层和所述栅极氧化层时，还包括：去除所述衬底一侧的所述衬垫氧化层。
5.根据权利要求4所述的半导体器件的形成方法，其特征在于，所述衬底的材料为多晶硅，所述层间隔离层的材料为氮化硅；
所述沉积衬垫氧化层的方法为原子层沉积法。
6.一种半导体器件，其特征在于，所述半导体器件基于权利要求1-5之一所述的半导体器件的形成方法形成。
CN201910267999.9A 2019-04-03 2019-04-03 一种半导体器件的形成方法及半导体器件 Active CN111785687B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910267999.9A CN111785687B (zh) 2019-04-03 2019-04-03 一种半导体器件的形成方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910267999.9A CN111785687B (zh) 2019-04-03 2019-04-03 一种半导体器件的形成方法及半导体器件

Publications (2)

Publication Number Publication Date
CN111785687A CN111785687A (zh) 2020-10-16
CN111785687B true CN111785687B (zh) 2024-01-26

Family

ID=72755299

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910267999.9A Active CN111785687B (zh) 2019-04-03 2019-04-03 一种半导体器件的形成方法及半导体器件

Country Status (1)

Country Link
CN (1) CN111785687B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0950997A (ja) * 1995-08-07 1997-02-18 Sony Corp 半導体装置およびその製造方法
CN1188991A (zh) * 1997-01-20 1998-07-29 日本电气株式会社 半导体器件及其制造方法
US6255219B1 (en) * 1999-09-07 2001-07-03 Advanced Micro Devices, Inc. Method for fabricating high-performance submicron MOSFET with lateral asymmetric channel
CN1378250A (zh) * 2001-03-29 2002-11-06 华邦电子股份有限公司 一种不同厚度栅极氧化层的制造方法
US6653192B1 (en) * 2002-10-14 2003-11-25 Hynix Semiconductor Inc. Method of manufacturing semiconductor devices using nitrification
KR20040069467A (ko) * 2003-01-29 2004-08-06 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조 방법
CN102479694A (zh) * 2010-11-30 2012-05-30 中芯国际集成电路制造(北京)有限公司 一种金属栅极及mos晶体管的形成方法
CN102569083A (zh) * 2010-12-23 2012-07-11 中芯国际集成电路制造(上海)有限公司 具有高k金属栅极的金属氧化物半导体的形成方法
CN104112657A (zh) * 2013-04-18 2014-10-22 中芯国际集成电路制造(上海)有限公司 一种mos器件的制造方法
CN106298921A (zh) * 2015-06-01 2017-01-04 中芯国际集成电路制造(上海)有限公司 半导体器件、鳍式场效应晶体管及其形成方法
US9922885B1 (en) * 2016-11-30 2018-03-20 Micron Technology, Inc. Semiconductor devices comprising nitrogen-doped gate dielectric
CN108695254A (zh) * 2017-04-10 2018-10-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108735671A (zh) * 2017-04-17 2018-11-02 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467019B1 (ko) * 2002-07-05 2005-01-24 삼성전자주식회사 자기정렬 트렌치 소자분리구조를 갖는 플래시 메모리 소자및 그 제조방법
US7208369B2 (en) * 2003-09-15 2007-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. Dual poly layer and method of manufacture
US7265065B2 (en) * 2005-04-29 2007-09-04 United Microelectronics Corp. Method for fabricating dielectric layer doped with nitrogen
JP2007251066A (ja) * 2006-03-17 2007-09-27 Toshiba Corp 半導体装置の製造方法
KR101743661B1 (ko) * 2011-06-01 2017-06-07 삼성전자 주식회사 서로 다른 두께의 게이트 절연막을 갖는 모스펫 소자 형성 방법

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0950997A (ja) * 1995-08-07 1997-02-18 Sony Corp 半導体装置およびその製造方法
CN1188991A (zh) * 1997-01-20 1998-07-29 日本电气株式会社 半导体器件及其制造方法
US6255219B1 (en) * 1999-09-07 2001-07-03 Advanced Micro Devices, Inc. Method for fabricating high-performance submicron MOSFET with lateral asymmetric channel
CN1378250A (zh) * 2001-03-29 2002-11-06 华邦电子股份有限公司 一种不同厚度栅极氧化层的制造方法
US6653192B1 (en) * 2002-10-14 2003-11-25 Hynix Semiconductor Inc. Method of manufacturing semiconductor devices using nitrification
KR20040069467A (ko) * 2003-01-29 2004-08-06 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조 방법
CN102479694A (zh) * 2010-11-30 2012-05-30 中芯国际集成电路制造(北京)有限公司 一种金属栅极及mos晶体管的形成方法
CN102569083A (zh) * 2010-12-23 2012-07-11 中芯国际集成电路制造(上海)有限公司 具有高k金属栅极的金属氧化物半导体的形成方法
CN104112657A (zh) * 2013-04-18 2014-10-22 中芯国际集成电路制造(上海)有限公司 一种mos器件的制造方法
CN106298921A (zh) * 2015-06-01 2017-01-04 中芯国际集成电路制造(上海)有限公司 半导体器件、鳍式场效应晶体管及其形成方法
US9922885B1 (en) * 2016-11-30 2018-03-20 Micron Technology, Inc. Semiconductor devices comprising nitrogen-doped gate dielectric
CN108695254A (zh) * 2017-04-10 2018-10-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108735671A (zh) * 2017-04-17 2018-11-02 中芯国际集成电路制造(上海)有限公司 半导体器件的制造方法

Also Published As

Publication number Publication date
CN111785687A (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
USRE49375E1 (en) Field effect transistor having fin base and at least one fin protruding from fin base
US9054037B2 (en) Method of fabricating semiconductor device
JP4549829B2 (ja) ユニット型電界効果デバイスの製作方法
US8575680B2 (en) Semiconductor device having air gap and method of fabricating the same
CN102148199A (zh) 静态随机存取存储器的制造方法与半导体装置的制造方法
KR20140107451A (ko) 반도체 장치
CN106920838A (zh) 半导体器件及其制造方法
CN103050407B (zh) 嵌入式晶体管
CN106206445B (zh) 存储器结构的形成方法
WO2021203901A1 (zh) 半导体器件及其制造方法及包括其的电子设备
US20210408002A1 (en) Double wall capacitors and methods of fabrication
US7510955B2 (en) Method of fabricating multi-fin field effect transistor
TW201637175A (zh) 電容器帶體連接結構及製作方法
CN111785687B (zh) 一种半导体器件的形成方法及半导体器件
TWI249223B (en) Spacer for a split gate flash memory cell and a memory cell employing the same
CN208655648U (zh) 半导体器件
CN110098123A (zh) 制造半导体器件的方法
CN110648916A (zh) 一种半导体器件及其制造方法、电子装置
TW202205541A (zh) 記憶體元件及形成三維記憶體元件的方法
CN106952911A (zh) 鳍式半导体器件的形成方法
WO2024036826A1 (zh) 垂直晶体管、存储单元及其制造方法
CN111613532B (zh) 一种场效应管的形成方法和场效应管
WO2023097681A1 (zh) 一种场效应晶体管及其制备方法、电子设备
CN112382663B (zh) 一种抗单粒子效应的FinFET器件及制备方法
CN113140631A (zh) 一种半导体器件的形成方法及半导体器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant