CN104681428A - 晶体管结构及其形成方法 - Google Patents

晶体管结构及其形成方法 Download PDF

Info

Publication number
CN104681428A
CN104681428A CN201310612565.0A CN201310612565A CN104681428A CN 104681428 A CN104681428 A CN 104681428A CN 201310612565 A CN201310612565 A CN 201310612565A CN 104681428 A CN104681428 A CN 104681428A
Authority
CN
China
Prior art keywords
interlayer dielectric
dielectric layer
grid
substrate
pseudo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310612565.0A
Other languages
English (en)
Inventor
蒋莉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310612565.0A priority Critical patent/CN104681428A/zh
Publication of CN104681428A publication Critical patent/CN104681428A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种晶体管结构及其形成方法，所述形成方法包括：提供衬底；在所述衬底上形成栅极结构；在所述栅极结构以及所述栅极结构露出的衬底上形成层间介质层；进行第一平坦化工艺，去除部分所述层间介质层直至暴露出所述栅极结构；在暴露出的栅极结构上形成掩模；对所述掩模露出的层间介质层进行离子掺杂，以在所述层间介质层的表面形成掺杂层。本发明的技术方案具有以下优点：通过形成所述掩模层将所述栅极结构覆盖，同时对所述层间介质层进行离子掺杂，以在所述层间介质层的表面形成一层掺杂层，所述掺杂层的硬度以及耐刻蚀性较好，在后续步骤的工艺过程中能够尽量避免被擦伤的进一步扩大。

Description

晶体管结构及其形成方法
技术领域
本发明涉及半导体制造领域，具体涉及一种晶体管结构及其形成方法。
背景技术
在现有技术中，在制作完半导体器件后，需要在半导体器件上形成层间介质层（interlayer dielectric）以及导电插塞等器件。在形成层间介质层后，通常需要对所述层间介质层进行平坦化处理。
现有的对于层间介质层的平坦化处理主要为化学机械研磨（chemicalmechanical polishing,CMP），目的在于平坦化所述层间介质层的表面以有利于后续步骤的进行。
但是，对所述层间介质层的研磨都不可避免的对层间介质层的表面造成一些细小的擦伤（scratch），这些擦伤的尺寸会在后续的步骤中被扩大（如一些蚀刻步骤），扩大后的擦伤很可能会对半导体器件造成较为严重的影响，尤其是在半导体器件的特征尺寸不断减小的今天，即便是是微小的擦伤也可能扩大成为对半导体器件最终的成品率造成影响的缺陷。
因此，如何避免层间介质层表面的擦伤被进一步扩大，成为本领域技术人员亟待解决的问题。
发明内容
本发明提供一种晶体管结构及其形成方法，以解决所述层间介质层上的擦伤被进一步扩大的问题。
为解决上述问题，本发明提供一种晶体管结构的形成方法，包括：
提供衬底；在所述衬底上形成栅极结构；在所述栅极结构以及所述栅极结构露出的衬底上形成层间介质层；进行第一平坦化工艺，去除部分所述层间介质层直至暴露出所述栅极结构；在暴露出的栅极结构上形成掩模；
对所述掩模露出的层间介质层进行离子掺杂，以在所述层间介质层的表面形成掺杂层。
可选的，在形成栅极结构的步骤包括：在所述衬底上形成伪栅；在层间介质层的表面形成掺杂层的步骤之后，还包括：去除所述掩模以及伪栅；在所述衬底上伪栅所在位置处形成栅极；进行第二平坦化工艺使所述栅极与所述掺杂层齐平。
可选的，所述栅极为高K金属栅极。
可选的，去除伪栅的步骤包括以下分步骤：
采用干法蚀刻去除部分伪栅；
采用湿法蚀刻去除剩余的伪栅。
可选的，所述伪栅为多晶硅栅极，在干法蚀刻的过程中，采用溴化氢作为蚀刻剂；在湿法蚀刻过程中，采用氢氟酸作为蚀刻剂。
可选的，所述第一平坦化工艺和第二平坦化工艺均采用化学机械研磨工艺。
可选的，所述形成层间介质层的步骤包括：形成二氧化硅材料的层间介质层；
进行离子掺杂的步骤包括：采用氮离子进行离子掺杂，形成氮化硅掺杂层。
可选的，进行离子掺杂的步骤包括，采用离子注入的方式实现离子掺杂，且使掺杂离子的注入方向与所述层间介质层表面垂直。
可选的，在进行离子掺杂的步骤中，使形成的掺杂层的厚度小于所述栅极结构高度的二分之一。
此外，本发明还提供一种晶体管结构，包括：
衬底；
位于所述衬底上的栅极；
位于所述栅极以及所述栅极露出的衬底上的层间介质层；
覆盖于所述层间介质层上的掺杂层。
可选的，所述栅极为高K金属栅极。
可选的，所述层间介质层为二氧化硅层间介质层，所述掺杂层为氮化硅掺杂层。
与现有技术相比，本发明的技术方案具有以下优点：
通过形成所述掩模层将所述栅极结构覆盖，同时对所述层间介质层进行离子掺杂，以在所述层间介质层的表面形成一层掺杂层，所述掺杂层的硬度以及耐刻蚀性较好，在后续步骤的工艺（例如CMP）过程中能够尽量避免擦伤的进一步扩大。
进一步，层间介质层的材料为二氧化硅，采用氮离子进行掺杂，以形成氮化硅的掺杂层，所述氮化硅的硬度和耐刻蚀性较好，能够尽量避免层间介质层在CMP过程中被擦伤。
附图说明
图1是本发明晶体管结构的形成方法一实施例的流程示意图；
图2至图8是图1中各个步骤中晶体管结构的结构示意图；
图9是本发明晶体管结构一实施例的结构示意图。
具体实施方式
现有技术中，在制作层间介质层之后需要对所述层间介质层进行平坦化处理。而现有技术中主要采用较高研磨速率的研磨头带动研磨液对所述层间介质层进行平坦化处理，在处理结束后，所述层间介质层的表面不可避免地会产生一些细小的擦伤，而这些细小的擦伤会在后续的制造过程中被进一步扩大。
以后栅工艺为例，在平坦化层间介质层后，需要去除预先形成的伪栅（dummy gate），然后在所述伪栅的位置重新形成金属栅极。去除伪栅所用到的蚀刻剂在细小的擦伤处进行蚀刻，而形成一些尺寸相对较大的凹陷。在去除所述伪栅并重新形成金属栅极时，所述凹陷内会产生金属残留（metalresidue），金属残留容易导致栅极之间发生短路，进而导致最后形成的半导体器件的成品率低下。
为此，本发明提供一种晶体管结构的形成方法，在进行第一平坦化工艺，去除部分所述层间介质层直至暴露出所述栅极结构之后，对层间介质层进行离子掺杂，以在所述层间介质层的表面形成掺杂层，所述掺杂层可以在后续工艺中起到保护所述层间介质层表面的作用，以尽量避免所述层间介质层表面的擦伤被进一步扩大。
参考图1，为本发明提供的一种晶体管结构的形成方法的流程示意图，包括以下步骤：
步骤S1：提供衬底，在所述衬底上形成栅极结构；
步骤S2，在所述衬底以及栅极结构上形成二氧化硅层间介质层；
步骤S3，进行第一平坦化工艺，平坦化所述二氧化硅层间介质层直至暴露出所述栅极结构；
步骤S4，在暴露出的栅极结构上形成光阻掩模；
步骤S5，对光阻掩模暴露的所述二氧化硅层间介质层进行氮离子掺杂，以在所述二氧化硅层间介质层的表面形成氮化硅掺杂层；
步骤S6，去除所述光阻掩模以及栅极结构；
步骤S7，在所述栅极结构所在的位置形成金属栅极；
步骤S8，进行第二平坦化工艺，使所述金属栅极与所述掺杂层齐平。
通过上述步骤，使上述二氧化硅层间介质层受到氮离子掺杂，在自身表面形成一层氮化硅掺杂层，所述掺杂层与二氧化硅层间介质层相比，具有较好的抗蚀刻性能，即使二氧化硅层间介质层在第一平坦化步骤中产生一些细小的擦伤，在形成所述掺杂层后，所述细小的擦伤也不会进一步扩大，由于这些细小的擦伤不容易造成金属的残留，尽量避免了由于擦伤尺寸扩大而造成的栅极短路问题。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例作详细的说明。
参考图2，执行步骤S1，提供衬底100，在所述衬底100上形成栅极结构110。此步骤为本领域常用技术手段，本发明对此不作赘述，且不做限制。
需要说明的是，本实施例采用后栅（gate last）工艺，也就是说，在本步骤形成的所述栅极结构110为伪栅（dummy gate），所述伪栅为多晶硅栅极。在后续的步骤当中，将去除所述伪栅，并在所述伪栅的位置处形成金属栅极。
但是，本发明并不限于此，也可以直接形成金属栅极。
继续参考图2，执行步骤S2，在所述底100以及栅极结构110上形成二氧化硅层间介质层200。形成层间介质层也为本领域常用技术手段，但是，本发明对形成何种材料的层间介质层不做限制，还可以采用其他材料形成所述层间介质层。
参考图3，执行步骤S3，平坦化所述二氧化硅层间介质层200直至暴露出所述栅极结构110。此步骤的目的在于，将所述栅极结构110暴露出，以便于去除伪栅。
在本实施例中，采用化学机械研磨的方法对所述二氧化硅层间介质层200进行平坦化。
所述化学机械研磨方法容易在二氧化硅层间介质层200表面产生细小的擦伤。
参考图4，执行步骤S4，在暴露出的栅极结构110上形成光阻掩模111；此步骤的目的在于，采用光阻掩模111将所述栅极结构110覆盖，使所述栅极结构110不受到后续的离子掺杂的影响。
形成所述光阻掩模111的方法为本领域常用手段，本发明不再赘述。
同时，光阻掩模111仅为本实施例中所采用的材料，本发明对此不做限制，还可以采用其它材料作为栅极结构110的掩模。
参考图5和图6，执行步骤S5，对光阻掩模111暴露的所述二氧化硅层间介质层200进行氮离子300掺杂，以在所述二氧化硅层间介质层200的表面形成氮化硅掺杂层201（参考图6所示氮化硅掺杂层201）。
这样的好处在于，氮离子300比较容易进入所述二氧化硅层间介质层200，并且氮化硅掺杂层201具有良好的耐腐蚀性能，从而可以起到保护所述二氧化硅层间介质层200的作用，进而可以避免二氧化硅层间介质层200表面擦伤的进一步扩大。
在本实施例中，所述氮离子300的注入角度与所述层间介质层200的表面垂直，可以使氮离子300能够到达层间介质层200较深位置处。但是，本发明对此并不作限制，在其他实施例中，氮离子300与层间介质层200表面的夹角还可以在45度～90度之间。
为了不使氮离子300的掺杂影响到所述二氧化硅层间介质层200下方的其它器件，在本实施例中，所述掺杂层201的厚度不大于所述栅极结构110的高度的二分之一。
具体地，如果掺杂层201厚度过小，不足以在后续步骤中起到保护二氧化硅层间介质层200的作用，如果掺杂层201厚度过大，则掺杂层201内的掺杂离子会影响器件的性能，因此，在本实施例中，所述掺杂层201的厚度大于或等于50埃且小于200埃。
但是，本发明对此不作任何限制，所述掺杂层201的最大、最小厚度可以根据实际的半导体尺寸进行相应的调整。
所述氮化硅掺杂层201相对于二氧化硅层间介质层200具有较高的耐蚀刻性能，能够承受后续步骤中的蚀刻，起到保护二氧化硅层间介质层200表面的作用。即使二氧化硅层间介质层200的表面存在细小的擦伤，在后续步骤（例如蚀刻）中，由于所述氮化硅掺杂层201的保护作用，这些擦伤也不会被进一步扩大。
结合参考图7，执行步骤S6，去除所述光阻掩模111以及栅极结构110（在本实施例中所述栅极结构110为伪栅）；此步骤的目的在于为后续形成所述金属栅极提供条件。
在本实施例中，所述伪栅为多晶硅栅极，去除所述掩模以及栅极结构包括以下分步骤：
步骤S61，采用干法蚀刻去除部分栅极结构110。这样的好处在于，对于所述栅极结构110的去除速率较快，且对周围的二氧化硅层间介质层200影响较小。
在本实施例中，采用溴化氢（HBr)作为干法蚀刻的蚀刻剂；
步骤S62，采用湿法蚀刻去除剩余的栅极结构110，在本实施例中，采用氢氟酸（HF）去除所述剩余的栅极结构110。
此时，由于二氧化硅层间介质层200表面形成有氮化硅掺杂层201，所述氮化硅掺杂层201对于氟化氢的耐蚀刻性能较好，即使二氧化硅层间介质层200表面留有细小的擦伤，也不会被进一步扩大。
参考图8，执行步骤S7，在所述栅极结构110所在的位置形成金属栅极120。
在本实施例中，所述金属栅极120为高K金属栅极。
形成金属栅极120的步骤包括：在已去除的伪栅的位置形成高K介质层（图中未示出）例如铪氧化物（如HfO2等）、氧化锆或者三氧化二铝，并形成金属栅极，例如钨、铜、铝或者镍。
形成高K金属栅极的步骤与现有技术相同，在此不再赘述。
执行步骤S8，进行第二平坦化工艺，使所述金属栅极120与所述氮化硅掺杂层211齐平。
在本实施例中，所述第二平坦化工艺采用化学机械研磨的方法。
由于氮化硅掺杂层201的耐腐蚀性能良好，二氧化硅层间介质层200表面细小的擦伤没有被扩大，因此在第二平坦化工艺中不会产生过多的金属残留，从而不容易产生栅极短路的问题，进而提高了35%左右的半导体器件的成品率。
此外，本发明还提供一种晶体管结构。参考图9，示出了本发明晶体管结构一实施例的示意图。所述晶体管结构包括：
衬底100`；
位于所述衬底100`上的栅极120`；
位于所述栅极120`以及所述栅极120`露出的衬底100`上的层间介质层200`；
覆盖于所述层间介质层200`上的掺杂层201`，所述掺杂层201`的表面与栅极120`的表面齐平。
在本实施例中，所述栅极120`为高K金属栅极。
在本实施例中，所述层间介质层200`为二氧化硅层间介质层，所述掺杂层201`为氮化硅掺杂层。
所述掺杂层201`能起到保护层间介质层200`的作用，可以避免层间介质层200`上擦伤的进一步扩大，进而提高晶体管结构的成品率。
本发明提供的晶体管结构可以有本发明提供的晶体管结构的形成方法形成，也可以由其他形成方法形成，本发明对此不作限制。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (12)

1.一种晶体管结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底上形成栅极结构；
在所述栅极结构以及所述栅极结构露出的衬底上形成层间介质层；
进行第一平坦化工艺，去除部分所述层间介质层直至暴露出所述栅极结构；
在暴露出的栅极结构上形成掩模；
对所述掩模露出的层间介质层进行离子掺杂，以在所述层间介质层的表面形成掺杂层。
2.如权利要求1所述的形成方法，其特征在于：
在形成栅极结构的步骤包括：在所述衬底上形成伪栅；
在层间介质层的表面形成掺杂层的步骤之后，还包括：去除所述掩模以及
伪栅；在所述衬底上伪栅所在位置处形成栅极；进行第二平坦化工艺使所
述栅极与所述掺杂层齐平。
3.如权利要求2所述的形成方法，其特征在于，所述栅极为高K金属栅极。
4.如权利要求2所述的形成方法，其特征在于，去除伪栅的步骤包括以下分步骤：
采用干法蚀刻去除部分伪栅；
采用湿法蚀刻去除剩余的伪栅。
5.如权利要求4所述的形成方法，其特征在于，所述伪栅为多晶硅栅极，在干法蚀刻的过程中，采用溴化氢作为蚀刻剂；在湿法蚀刻过程中，采用氢氟酸作为蚀刻剂。
6.如权利要求2所述的形成方法，其特征在于，所述第一平坦化工艺和第二平坦化工艺均采用化学机械研磨工艺。
7.如权利要求1所述的形成方法，其特征在于：
所述形成层间介质层的步骤包括：形成二氧化硅材料的层间介质层；
进行离子掺杂的步骤包括：采用氮离子进行离子掺杂，形成氮化硅掺杂层。
8.如权利要求1所述的形成方法，其特征在于，进行离子掺杂的步骤包括，采用离子注入的方式实现离子掺杂，且使掺杂离子的注入方向与所述层间介质层表面垂直。
9.如权利要求1、7或8所述的形成方法，其特征在于，在进行离子掺杂的步骤中，使形成的掺杂层的厚度小于所述栅极结构高度的二分之一。
10.一种晶体管结构，其特征在于，包括：
衬底；
位于所述衬底上的栅极；
位于所述栅极以及所述栅极露出的衬底上的层间介质层；
覆盖于所述层间介质层上的掺杂层。
11.如权利要求10所述的晶体管结构，其特征在于，所述栅极为高K金属栅极。
12.如权利要求10所述的晶体管结构，其特征在于，所述层间介质层为二氧化硅层间介质层，所述掺杂层为氮化硅掺杂层。
CN201310612565.0A 2013-11-26 2013-11-26 晶体管结构及其形成方法 Pending CN104681428A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310612565.0A CN104681428A (zh) 2013-11-26 2013-11-26 晶体管结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310612565.0A CN104681428A (zh) 2013-11-26 2013-11-26 晶体管结构及其形成方法

Publications (1)

Publication Number Publication Date
CN104681428A true CN104681428A (zh) 2015-06-03

Family

ID=53316319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310612565.0A Pending CN104681428A (zh) 2013-11-26 2013-11-26 晶体管结构及其形成方法

Country Status (1)

Country Link
CN (1) CN104681428A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785269A (zh) * 2016-08-31 2018-03-09 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN113539826A (zh) * 2020-04-17 2021-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110062502A1 (en) * 2009-09-16 2011-03-17 The Institute of Microelectronics Chinese Academy of Science Semiconductor device and method for manufacturing the same
CN102479701A (zh) * 2010-11-30 2012-05-30 中国科学院微电子研究所 化学机械平坦化方法和后金属栅的制作方法
CN102569083A (zh) * 2010-12-23 2012-07-11 中芯国际集成电路制造(上海)有限公司 具有高k金属栅极的金属氧化物半导体的形成方法
CN102760652A (zh) * 2011-04-25 2012-10-31 中国科学院微电子研究所 半导体器件制造方法
CN102956450A (zh) * 2011-08-16 2013-03-06 中芯国际集成电路制造(北京)有限公司 一种制作半导体器件的方法
CN103107091A (zh) * 2011-11-15 2013-05-15 中国科学院微电子研究所 一种半导体结构及其制造方法
US8546209B1 (en) * 2012-06-15 2013-10-01 International Business Machines Corporation Replacement metal gate processing with reduced interlevel dielectric layer etch rate

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110062502A1 (en) * 2009-09-16 2011-03-17 The Institute of Microelectronics Chinese Academy of Science Semiconductor device and method for manufacturing the same
CN102479701A (zh) * 2010-11-30 2012-05-30 中国科学院微电子研究所 化学机械平坦化方法和后金属栅的制作方法
CN102569083A (zh) * 2010-12-23 2012-07-11 中芯国际集成电路制造(上海)有限公司 具有高k金属栅极的金属氧化物半导体的形成方法
CN102760652A (zh) * 2011-04-25 2012-10-31 中国科学院微电子研究所 半导体器件制造方法
CN102956450A (zh) * 2011-08-16 2013-03-06 中芯国际集成电路制造(北京)有限公司 一种制作半导体器件的方法
CN103107091A (zh) * 2011-11-15 2013-05-15 中国科学院微电子研究所 一种半导体结构及其制造方法
US8546209B1 (en) * 2012-06-15 2013-10-01 International Business Machines Corporation Replacement metal gate processing with reduced interlevel dielectric layer etch rate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
潘桂忠著: "《MOS集成电路工艺与制造技术》", 30 June 2012, 上海科学技术出版社 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785269A (zh) * 2016-08-31 2018-03-09 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN107785269B (zh) * 2016-08-31 2020-06-09 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN113539826A (zh) * 2020-04-17 2021-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
CN104795331B (zh) 晶体管的形成方法
US8541296B2 (en) Method of manufacturing dummy gates in gate last process
KR102302231B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
TWI503980B (zh) 雙閘極鰭式電晶體及其製造及運作方法
CN105655286A (zh) 半导体结构的形成方法
TWI630705B (zh) 半導體元件及其製造方法
CN103794490B (zh) 自对准双图形的形成方法
CN105336609B (zh) 一种FinFET器件及其制造方法、电子装置
CN106033742B (zh) 半导体结构的形成方法
CN103794476A (zh) 自对准三重图形的形成方法
CN106158725B (zh) 半导体结构的形成方法
CN108091562B (zh) Sonos存储器的ono刻蚀方法
CN109545790A (zh) 三维存储器的沟道孔的形成方法
US9443946B2 (en) Method of manufacturing an embedded split-gate flash memory device
US9748111B2 (en) Method of fabricating semiconductor structure using planarization process and cleaning process
CN105374680A (zh) 半导体结构的形成方法
CN104681428A (zh) 晶体管结构及其形成方法
TW201448049A (zh) 用於嵌入式矽鍺改良之鰭式場效電晶體間隔件蝕刻
KR100632653B1 (ko) 반도체 소자의 비트라인 형성방법
CN105097516B (zh) 一种FinFET器件及其制造方法、电子装置
CN104701151A (zh) 栅极的形成方法
CN104701173B (zh) FinFET器件及其形成方法
CN102054674B (zh) 金属栅电极和金属栅电极的制作方法
CN105513954A (zh) 半导体器件的形成方法
CN105655341A (zh) 半导体器件的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150603

RJ01 Rejection of invention patent application after publication