CN109545790A - 三维存储器的沟道孔的形成方法 - Google Patents

三维存储器的沟道孔的形成方法 Download PDF

Info

Publication number
CN109545790A
CN109545790A CN201811299999.9A CN201811299999A CN109545790A CN 109545790 A CN109545790 A CN 109545790A CN 201811299999 A CN201811299999 A CN 201811299999A CN 109545790 A CN109545790 A CN 109545790A
Authority
CN
China
Prior art keywords
channel hole
layer
mask layer
forming method
stacked structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811299999.9A
Other languages
English (en)
Other versions
CN109545790B (zh
Inventor
李飞
向银松
王猛
任连娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201811299999.9A priority Critical patent/CN109545790B/zh
Publication of CN109545790A publication Critical patent/CN109545790A/zh
Application granted granted Critical
Publication of CN109545790B publication Critical patent/CN109545790B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明涉及一种三维存储器的沟道孔的形成方法，包括：提供衬底，所述衬底表面形成有堆叠结构；在所述堆叠结构上形成掩膜层；刻蚀所述掩膜层至所述堆叠结构表面，在所述掩膜层内形成具有第一关键尺寸的第一图形；形成至少覆盖所述刻蚀图形侧壁表面的保护层，使得所述第一图形尺寸缩小，形成具有第二关键尺寸的第二图形；以所述掩模层及保护层作为掩膜，刻蚀所述堆叠结构至衬底，形成沟道孔。上述方法能够有效控制沟道孔的尺寸，且降低沟道孔的形成难度。

Description

三维存储器的沟道孔的形成方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维存储器的沟道孔的形成方法。
背景技术
近年来，闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，三维的闪存存储器(3D NAND)技术得到了迅速发展。
三维的存储器在形成过程中，首先在衬底表面形成多层交替堆叠的绝缘层和牺牲层，然后刻蚀所述绝缘层和牺牲层，形成高深宽比的沟道孔。所述高深宽比的沟道孔的形成需要有效的硬掩膜作为牺牲层来实现，现有技术中常用的硬掩膜主要是无定型碳层(ACL)，当ACL厚度不够时，就会使得沟道孔刻蚀后的顶部键尺寸(CD)过大，而导致孔与孔之间距离减小。而通过加厚ACL来解决上述问题，又需要相应地增加ACL层表面的提高光刻效果的掺氧氮化硅、抗反射涂层和光阻的厚度，这不仅会增加成本，同时也是目前光刻工艺难以实现的。
因此，当前工艺条件下还无法有效解决深孔沟道孔顶部CD过大的问题。
发明内容
本发明所要解决的技术问题是，提供一种三维存储器的沟道孔的形成方法。
本发明提供一种三维存储器的沟道孔的形成方法，包括：提供衬底，所述衬底表面形成有堆叠结构；在所述堆叠结构上形成掩膜层；刻蚀所述掩膜层至所述堆叠结构表面，在所述掩膜层内形成具有第一关键尺寸的第一图形；形成至少覆盖所述刻蚀图形侧壁表面的保护层，形成具有第二关键尺寸的第二图形，所述第二关键尺寸小于所述第一关键尺寸；以所述掩模层及保护层作为掩膜，刻蚀所述堆叠结构至衬底，形成沟道孔。
可选的，所述保护层还覆盖所述掩膜层的顶部表面。
可选的，所述保护层的形成方法包括：在所述掩膜层顶部表面以及第一图形侧壁和底部表面形成保护材料层，形成所述第二图形；在所述掩膜层顶部表面的部分保护材料层上形成阻挡层；去除所述第二图形底部的保护材料层和所述阻挡层，形成覆盖所述掩膜层顶部表面以及第一图形侧壁表面的所述保护层。
可选的，采用原子沉积工艺形成所述保护材料层。
可选的，所述阻挡层为含碳氟聚合物。
可选的，在沉积形成所述阻挡层的过程中，不在所述第二图形的侧壁形成所述阻挡层。
可选的，所述堆叠结构对所述保护层的刻蚀选择性大于所述堆叠结构对所述掩膜层的刻蚀选择性。
可选的，所述保护层的材料为多晶硅。
可选的，所述去除第二图形底部的保护材料层时，采用的刻蚀气体包括Cl2、CHF3和NF3的混合气体。
可选的，所述第一关键尺寸范围为90nm～150nm，所述第二关键尺寸范围为80nm～130nm。
本发明的沟道孔的形成方法中，刻蚀掩膜层形成较大尺寸的第一图形，然后通过形成覆盖第一图形侧壁的保护层，形成具有较小尺寸的第二图形，由于第一图形尺寸较大，可以降低掩膜层的刻蚀难度，提高第一图形的形貌质量；通过形成保护层缩小图形尺寸，使得所述第二图形的尺寸能够得到准确控制，并且在后续刻蚀堆叠结构形成沟道孔的过程中，所述保护层能够保护掩膜层的侧壁，避免第二图形尺寸发生变化，进而使得形成的沟道孔的顶部宽度得到良好控制。
附图说明
图1至图7为本发明一具体实施方式的沟道孔的形成过程的结构示意图。
具体实施方式
下面结合附图对本发明提供的三维存储器的沟道孔的形成方法的具体实施方式做详细说明。
请参考图1至图7为本发明一具体实施方式的三维存储器的沟道孔的形成过程的结构示意图。
请参考图1，提供一衬底100，所述衬底100表面具有堆叠结构；在所述堆叠结构上形成掩膜层130。
所述衬底100可以为单晶硅衬底、Ge衬底、SiGe衬底、SOI或GOI等；根据器件的实际需求，可以选择合适的半导体材料作为所述衬底100，在此不作限定。该具体实施方式中，所述衬底100为单晶硅晶圆。
所述堆叠层110包括沿垂直衬底100表面方向相互堆叠的绝缘层111和牺牲层112。在一个具体实施方式中，所述绝缘层111的材料为氧化硅，所述牺牲层112的材料为氮化硅；在其他具体实施方式中，所述绝缘层111和牺牲层112的还可以采用其他合适的材料。在另一具体实施方式中，所述堆叠层110包括相互堆叠的控制栅极和绝缘层。
所述堆叠层110顶部还具有一盖帽层120。该具体实施方式中，所述盖帽层120包括氧化硅层122和氮化硅层121构成的ONO结构层。所述盖帽层120用于保护所述堆叠层110，也可以作为刻蚀堆叠层110形成沟道孔130的掩膜层。所述堆叠层110和所述盖帽层120作为所述衬底100表面的堆叠结构。在其他具体实施方式中，所述堆叠层110顶部还可以不形成所述盖帽层120。
在所述盖帽层120上形成掩膜层130，所述掩膜层130的厚度较大，以便于后续以所述掩膜层130为掩膜刻蚀所述堆叠结构，以形成沟道孔。该具体实施方式中，所述掩膜层130的材料为无定型碳。在其他具体实施方式中，所述掩膜层130还可以采用其他合适的材料。
形成所述掩膜层130之后，继续在所述掩膜层130上形成图形化的光刻胶层143，作为刻蚀所述掩膜层130的掩膜。为了提高光刻效果，在形成所述光刻胶层143之前，在所述掩膜层130表面形成抗反射层，包括掺氧氮化硅层141和位于所述掺氧氮化硅层141表面的抗反射涂层142。通过对光刻胶层143进行显影曝光，在所述光刻胶层143内形成光刻图形144，所述光刻图形144具有第一关键尺寸CD1。该具体实施方式中，所述光刻图形144定义了后续待形成的沟道孔的位置和形状，因此，该光刻图形144横截面为圆形，所述第一关键尺寸CD1为光刻图形144的直径。所述第一关键尺寸CD1大于后续待形成的沟道孔的尺寸；所述第一关键尺寸CD1较大，降低了光刻制程的难度。具体的，所述第一关键尺寸CD1的范围为90nm～150nm。
请参考图2，以所述图形化的光刻胶层143(请参考图1)为掩膜，刻蚀所述掩膜层130至所述盖帽层120表面，在所述掩膜层130内形成具有第一关键尺寸CD1的第一图形201。
可以通过干法刻蚀工艺刻蚀所述掩膜层130，将光刻胶层143内的光刻图形144转移至所述掩膜层130内，在所述掩膜层130内形成第一图形201，所述第一图形201具有与所述光刻图形144相同的第一关键尺寸CD1。
由于所述光刻胶层143内的光刻图形的第一关键尺寸CD1较大，可以降低刻蚀所述掩膜层130的难度，从而形成形貌质量较佳的第一图形201。
形成所述第一图形201之后，去除所述光刻胶层143以及上述掺氧氮化硅层141和所述抗反射涂层142(请参考图1)。
请参考图3，在所述掩膜层130的顶部表面以及第一图形201侧壁和底部表面形成保护材料层301，使得所述第一图形201(请参考图2)的尺寸缩小，形成具有第二关键尺寸CD2的第二图形302。
所述第二关键尺寸CD2的形状与尺寸决定了后续待形成的沟道孔的横截面的形状与尺寸，所述第二关键尺寸CD2小于所述第一关键尺寸CD1，在不增加掩膜层130刻蚀难度的情况下，能够缩小后续待形成的沟道孔的关键尺寸。
该具体实施方式中，采用原子层沉积工艺形成所述保护材料层301，可以精确控制所沉积的保护材料层301的厚度和均匀性，使得所述第二图形302的第二关键尺寸CD2能够得到准确控制。
并且，后续刻蚀所述堆叠结构时，堆叠结构对所述保护材料层301的刻蚀选择性较大，在后续刻蚀堆叠结构时，对所述保护材料层301的消耗很小，能够将所述第二关键尺寸CD2传递至所述堆叠结构内，形成具有第二关键尺寸CD2的沟道孔。进一步的，所述堆叠结构对所述保护材料层301的刻蚀选择性大于所述堆叠结构对所述掩膜层130的刻蚀选择性，从而能够保护所述掩膜层130，使得沟道孔顶部的尺寸得到良好的控制。
该具体实施方式中，所述保护材料层301的材料为多晶硅，氧化硅和氮化硅对多晶硅都具有较高的刻蚀选择比。在其他具体实施方式中，所述保护材料层301也可以为TiN、TaN等其他材料。
根据待形成的沟道孔的尺寸要求，合理设置保护材料层301的厚度，以获得对应的第二关键尺寸CD2。在本发明的具体实施方式中，所述第二关键尺寸CD2的范围为80nm～130nm，例如可以为110nm。所述保护材料层301的厚度可以为5nm～10nm。
请参考图4，在所述掩膜层130顶部表面的部分保护材料层301上形成阻挡层401。
所述阻挡层401对所述保护材料层301具有较高的刻蚀选择比。以在后续工艺中保护所述保护材料层301的顶部。
该具体实施方式中，所述阻挡层401的材料为含碳氟聚合物。所述阻挡层401可以采用刻蚀堆叠结构的工艺气体，不加偏置功率而形成。由于刻蚀堆叠结构通常采用等离子体刻蚀，且采用的工艺气体包括含碳、含氟气体，例如CF4、CHF3、CH2F2，CH3Cl，C3H8等含碳和/或含氟气体中的至少一种。工艺气体会在射频电场下电离，由于气体中含有碳原子，容易形成含碳氟的聚合物。并且，在偏置功率为0的情况下，聚合物仅会形成于所述保护材料层301的水平表面上，几乎不会进入至所述第二图形302内，更不会在第二图形302的侧壁沉积。因此，该具体实施方式中，阻挡层401主要沉积于保护材料层301的顶部，所述第二图形302的底部也会有部分厚度的聚合物层401’沉积，但是厚度远小于所述阻挡层401的厚度。
在一个具体实施方式中，形成所述阻挡层401采用的工艺气体包括CF4，CH2F2以及O2中的至少一种。
由于不在第二图形302的侧壁形成所述阻挡层401，因此不会影响所述第二关键尺寸CD2。
请参考图5，去除上述第二图形302底部的保护材料层301(请参考图4)，形成覆盖所述掩膜层130顶部表面以及作为第二图形301侧壁的保护层301’。
采用各向异性的干法刻蚀工艺，沿垂直衬底100方向，对所述保护材料层301进行刻蚀，由于所述保护材料层301的顶部表面覆盖有阻挡层401的保护，因此，仅去除了位于第二图形302底部的保护材料层301，暴露出所述第二图形302底部的盖帽层120的表面。
虽然，该具体实施方式中，所述第二图形302底部也具有部分厚度的聚合物层401’，但是由于所述聚合物层401’厚度较低，不会影响对所述保护材料层301的刻蚀。在该具体实施方式中，为了完全去除所述第二图形302底部的保护材料层301，以及同时去除所述阻挡层401，对所述盖帽层120过刻蚀部分厚度；在其他具体实施方式中，也可以将刻蚀过程停止于所述盖帽层120表面。
为了提高刻蚀过程的方向性，避免对第二图形302侧壁的保护材料层301造成较大消耗而影响第二关键尺寸CD2，该具体实施方式中，采用的刻蚀气体包括Cl2、CHF3和NF3的混合气体，刻蚀气体流量为50sccm～80sccm，偏置功率为10MHz～20MHz，射频功率为10MHz～20MHz。所述Cl2、CHF3和NF3的混合气体对所述保护材料层301具有较高的刻蚀选择性，避免对堆叠结构造成过量刻蚀。
在刻蚀所述保护材料层301的过程中，也将所述保护材料层301顶部的阻挡层401去除；在其他具体实施方式中，在形成保护层301’之后，所述保护层301’的顶部还残留部分厚度的阻挡层401，可以通过对所述阻挡层具有较高刻蚀选择性的刻蚀工艺将其去除，包括湿法刻蚀工艺或干法刻蚀工艺。
在其他具体实施方式中，所述保护层301’仅位于第二图形302的侧壁，用于限定第二关键尺寸CD2以及在后续工艺过程中，保护所述掩膜层130的侧壁。可以在形成所述保护材料层301之后，采用侧墙刻蚀方法，去除位于掩膜层130顶部以及第二图形302底部的保护材料层301，形成位于第二图形302侧壁的保护层301’。
请参考图6，以所述掩膜层130及保护层301’作为掩膜，刻蚀所述堆叠结构至所述衬底100，形成沟道孔601。
刻蚀所述堆叠结构的过程中，所述堆叠结构对所述保护层301’的刻蚀选择性大于所述堆叠结构对所述掩膜层130的刻蚀选择性，因此，在刻蚀过程中，所述掩膜层130侧壁具有保护层301’保护，使得第二关键尺寸CD2几乎或完全不发生变化，所述掩膜层130及保护层301’能够有效阻挡刻蚀气体，使得形成的沟道孔601的顶部关键尺寸得到良好的控制。沟道孔601顶部的关键尺寸由第二关键尺寸CD2决定，几乎或完全与所述第二关键尺寸CD2一致，从而使得沟道孔601保持较小的顶部宽度，相邻沟道孔601之间保留足够的距离。从而提高后续工艺中，降低去除所述牺牲层112后填充金属形成控制栅的难度，并且相邻沟道孔601之间保留足够的距离，还可以避免后续形成的控制栅电阻过大而影响电学性能。
请参考图7，去除所述保护层301’和掩膜层130(请参考图6)。可以采用湿法刻蚀工艺或平坦化工艺去除所述保护层301’和掩膜层130。
上述沟道孔的形成方法中，刻蚀掩膜层形成较大尺寸的第一图形，然后通过形成覆盖第一图形侧壁的保护层，形成具有较小尺寸的第二图形，由于第一图形尺寸较大，可以降低掩膜层的刻蚀难度，提高第一图形的形貌质量；通过形成保护层缩小图形尺寸，使得所述第二图形的尺寸能够得到准确控制，并且在后续刻蚀堆叠结构形成沟道孔的过程中，所述保护层能够保护掩膜层的侧壁，避免第二图形尺寸发生变化，进而使得形成的沟道孔的顶部宽度得到良好控制。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种三维存储器的沟道孔的形成方法，其特征在于，包括：
提供衬底，所述衬底表面形成有堆叠结构；
在所述堆叠结构上形成掩膜层；
刻蚀所述掩膜层至所述堆叠结构表面，在所述掩膜层内形成具有第一关键尺寸的第一图形；
形成至少覆盖所述刻蚀图形侧壁表面的保护层，形成具有第二关键尺寸的第二图形，所述第二关键尺寸小于所述第一关键尺寸；
以所述掩模层及保护层作为掩膜，刻蚀所述堆叠结构至衬底，形成沟道孔。
2.根据权利要求1所述的三维存储器的沟道孔的形成方法，其特征在于，所述保护层还覆盖所述掩膜层的顶部表面。
3.根据权利要求2所述的三维存储器的沟道孔的形成方法，其特征在于，所述保护层的形成方法包括：在所述掩膜层顶部表面以及第一图形侧壁和底部表面形成保护材料层，形成所述第二图形；在所述掩膜层顶部表面的部分保护材料层上形成阻挡层；去除所述第二图形底部的保护材料层和所述阻挡层，形成覆盖所述掩膜层顶部表面以及第一图形侧壁表面的所述保护层。
4.根据权利要求3所述的三维存储器的沟道孔的形成方法，其特征在于，采用原子沉积工艺形成所述保护材料层。
5.根据权利要求3所述的三维存储器的沟道孔的形成方法，其特征在于，所述阻挡层为含碳氟聚合物。
6.根据权利要求3所述的三维存储器的沟道孔的形成方法，其特征在于，在形成所述阻挡层的过程中，不在所述第二图形的侧壁形成所述阻挡层。
7.根据权利要求1所述的三维存储器的沟道孔的形成方法，其特征在于，所述堆叠结构对所述保护层的刻蚀选择性大于所述堆叠结构对所述掩膜层的刻蚀选择性。
8.根据权利要求1所述的三维存储器的沟道孔的形成方法，其特征在于，所述保护层的材料为多晶硅。
9.根据权利要求3所述的三维存储器的沟道孔的形成方法，其特征在于，所述去除第二图形底部的保护材料层时，采用的刻蚀气体包括Cl2、CHF3和NF3的混合气体。
10.根据权利要求1所述的三维存储器的沟道孔的形成方法，其特征在于，所述第一关键尺寸范围为90nm～150nm，所述第二关键尺寸范围为80nm～130nm。
CN201811299999.9A 2018-11-02 2018-11-02 三维存储器的沟道孔的形成方法 Active CN109545790B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811299999.9A CN109545790B (zh) 2018-11-02 2018-11-02 三维存储器的沟道孔的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811299999.9A CN109545790B (zh) 2018-11-02 2018-11-02 三维存储器的沟道孔的形成方法

Publications (2)

Publication Number Publication Date
CN109545790A true CN109545790A (zh) 2019-03-29
CN109545790B CN109545790B (zh) 2021-08-31

Family

ID=65845979

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811299999.9A Active CN109545790B (zh) 2018-11-02 2018-11-02 三维存储器的沟道孔的形成方法

Country Status (1)

Country Link
CN (1) CN109545790B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383913A (zh) * 2020-03-06 2020-07-07 长江存储科技有限责任公司 一种刻蚀方法
CN111430233A (zh) * 2020-04-02 2020-07-17 长江存储科技有限责任公司 刻蚀方法
CN113725223A (zh) * 2021-08-30 2021-11-30 长江存储科技有限责任公司 半导体工艺以及半导体结构
CN113808929A (zh) * 2020-06-12 2021-12-17 中微半导体设备(上海)股份有限公司 一种半导体结构的形成方法
WO2022193602A1 (zh) * 2021-03-18 2022-09-22 长鑫存储技术有限公司 一种半导体器件的制作方法
CN118053784A (zh) * 2024-04-16 2024-05-17 深圳市辰中科技有限公司 一种集成电路关键尺寸的测量方法、系统及集成电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111874B2 (en) * 2013-09-24 2015-08-18 Semiconductor Manufacturing International (Beijing) Corporation Semiconductor structures and fabrication method thereof
CN106206307A (zh) * 2015-05-05 2016-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN107680972A (zh) * 2017-11-01 2018-02-09 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
CN108364954A (zh) * 2018-03-14 2018-08-03 长江存储科技有限责任公司 三维存储器件及在其沟道孔中形成外延结构的方法
CN108417576A (zh) * 2018-03-16 2018-08-17 长江存储科技有限责任公司 三维存储器件及在其沟道孔中形成外延结构的方法
CN108475640A (zh) * 2016-01-20 2018-08-31 应用材料公司 用于侧向硬模凹槽减小的混合碳硬模
CN108598085A (zh) * 2018-06-21 2018-09-28 长江存储科技有限责任公司 三维存储器及其制备方法、在凹陷结构上制作漏极的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9111874B2 (en) * 2013-09-24 2015-08-18 Semiconductor Manufacturing International (Beijing) Corporation Semiconductor structures and fabrication method thereof
CN106206307A (zh) * 2015-05-05 2016-12-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN108475640A (zh) * 2016-01-20 2018-08-31 应用材料公司 用于侧向硬模凹槽减小的混合碳硬模
CN107680972A (zh) * 2017-11-01 2018-02-09 长江存储科技有限责任公司 一种3d nand存储器件及其制造方法
CN108364954A (zh) * 2018-03-14 2018-08-03 长江存储科技有限责任公司 三维存储器件及在其沟道孔中形成外延结构的方法
CN108417576A (zh) * 2018-03-16 2018-08-17 长江存储科技有限责任公司 三维存储器件及在其沟道孔中形成外延结构的方法
CN108598085A (zh) * 2018-06-21 2018-09-28 长江存储科技有限责任公司 三维存储器及其制备方法、在凹陷结构上制作漏极的方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111383913A (zh) * 2020-03-06 2020-07-07 长江存储科技有限责任公司 一种刻蚀方法
CN111430233A (zh) * 2020-04-02 2020-07-17 长江存储科技有限责任公司 刻蚀方法
CN113808929A (zh) * 2020-06-12 2021-12-17 中微半导体设备(上海)股份有限公司 一种半导体结构的形成方法
WO2022193602A1 (zh) * 2021-03-18 2022-09-22 长鑫存储技术有限公司 一种半导体器件的制作方法
CN113725223A (zh) * 2021-08-30 2021-11-30 长江存储科技有限责任公司 半导体工艺以及半导体结构
CN113725223B (zh) * 2021-08-30 2023-10-27 长江存储科技有限责任公司 半导体工艺以及半导体结构
CN118053784A (zh) * 2024-04-16 2024-05-17 深圳市辰中科技有限公司 一种集成电路关键尺寸的测量方法、系统及集成电路

Also Published As

Publication number Publication date
CN109545790B (zh) 2021-08-31

Similar Documents

Publication Publication Date Title
CN109545790A (zh) 三维存储器的沟道孔的形成方法
TWI409852B (zh) 利用自對準雙重圖案製作半導體元件微細結構的方法
CN104795331B (zh) 晶体管的形成方法
CN104752363B (zh) 快闪存储器的形成方法
CN108321079B (zh) 半导体结构及其形成方法
US9589800B2 (en) Method for integrated circuit patterning
CN104900495B (zh) 自对准双重图形化方法及鳍式场效应晶体管的制作方法
CN103794476B (zh) 自对准三重图形的形成方法
CN101546694B (zh) 形成半导体器件的图案的方法
CN104681493B (zh) 半导体结构的形成方法
CN104752185B (zh) 金属栅极的形成方法
CN107017206B (zh) 半导体装置及制造方法
US20200118827A1 (en) Hard Mask Removal Method
CN107204339B (zh) 隔离结构的形成方法和半导体结构的形成方法
CN100517655C (zh) Sonos快闪存储器及其制作方法
TW202224179A (zh) 積體電路及形成記憶胞的方法
US10957550B2 (en) Semiconductor structure and formation method thereof
JP2007081367A (ja) フラッシュメモリ素子の製造方法
TWI234822B (en) Method and structure for ultra narrow gate
CN105762114B (zh) 半导体结构的形成方法
CN104078330B (zh) 自对准三重图形的形成方法
CN105655341B (zh) 半导体器件的形成方法
KR100632653B1 (ko) 반도체 소자의 비트라인 형성방법
JP2004119905A (ja) ポリシリコンエッチング方法
CN105336585A (zh) 刻蚀方法和互连结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant