CN111430233A - 刻蚀方法 - Google Patents

刻蚀方法 Download PDF

Info

Publication number
CN111430233A
CN111430233A CN202010254912.7A CN202010254912A CN111430233A CN 111430233 A CN111430233 A CN 111430233A CN 202010254912 A CN202010254912 A CN 202010254912A CN 111430233 A CN111430233 A CN 111430233A
Authority
CN
China
Prior art keywords
etching
opening
protective layer
depth
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010254912.7A
Other languages
English (en)
Inventor
何进卿
刘青松
豆海清
夏志良
王猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010254912.7A priority Critical patent/CN111430233A/zh
Publication of CN111430233A publication Critical patent/CN111430233A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明实施例提供了一种刻蚀方法，通过对基底结构进行第一刻蚀，以去除部分的基底结构，从而在所述基底结构中形成具有第一深度的开口；形成保护层，所述保护层至少覆盖所述开口的侧壁；对所述开口进行第二刻蚀，使得所述开口的深度增大至第二深度；其中，在所述第二刻蚀过程中，通过消耗所述保护层来补偿垂直于所述开口的侧壁方向的刻蚀作用。

Description

刻蚀方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种刻蚀方法。
背景技术
在半导体器件的加工过程中，经常会使用刻蚀工艺去除半导体材料不需要的部分。在高深宽比(HAR，High Aspect Ratios)的深沟槽或深孔的非等向性干法刻蚀过程中，刻蚀得到的沟槽或孔的底部尺寸(BCD，Bottom Critical Dimension)与顶部尺寸(TCD，TopCritical dimension)的比例(英文可以表达为B/T ratio)用来衡量沟槽或孔关键尺寸的偏移情况。理想情况下，刻蚀得到的沟槽或孔的侧壁为垂直的形貌，即B/T ratio＝1。但实际应用中，B/T ratio＜1即刻蚀得到的沟槽或孔呈现TCD较BCD大的形貌，且位于沟槽或孔中部的侧壁会出现弯曲(英文可以表达为Bow)的形貌。然而，B/T ratio＜1或bow值过大均会影响半导体器件的电学性能，如相邻的沟槽与沟槽之间、或相邻的孔与孔之间、或相邻的沟槽与孔之间发生连接。
因此，亟待一种有效的刻蚀方法，能够改善刻蚀形成的沟槽或孔的形貌，从而减少沟槽或孔的形貌不佳对半导体器件的电学性能的影响。
发明内容
为解决相关技术问题，本发明实施例提供一种刻蚀方法。
本发明实施例的技术方案是这样实现的：
本发明实施例提供了一种刻蚀方法，包括：
对基底结构进行第一刻蚀，以去除部分的基底结构，从而在所述基底结构中形成具有第一深度的开口；
形成保护层，所述保护层至少覆盖所述开口的侧壁；
对所述开口进行第二刻蚀，使得所述开口的深度增大至第二深度；
其中，在所述第二刻蚀过程中，通过消耗所述保护层来补偿垂直于所述开口的侧壁方向的刻蚀作用。
上述方案中，所述基底结构至少包括衬底以及位于所述衬底上的堆叠结构；所述堆叠结构包括间隔排列的第一材料层和第二材料层。
上述方案中，所述第一材料层的材料包括氧化硅，所述第二材料层的材料包括氮化硅。
上述方案中，所述保护层的材料为氮化硅。
上述方案中，所述方法还包括：
进行第二刻蚀之后，去除形成第二深度的开口后剩余的保护层。
上述方案中，所述方法还包括：去除所述第二材料层，所述第二材料层通过湿法刻蚀去除；
在去除所述第二材料层的同时，通过所述湿法刻蚀去除形成所述第二深度的开口后剩余的保护层。
上述方案中，所述保护层的材料为多晶硅。
上述方案中，在形成第二深度的开口之前，所述保护层全部被消耗。
上述方案中，所述保护层还覆盖所述第一深度的开口的底部以及所述基底结构的顶面。
上述方案中，进行所述第一刻蚀和/或所述第二刻蚀的步骤中使用含有氟源的刻蚀气体。
上述方案中，所述形成保护层包括：
利用化学气相沉积法(CVD，Chemical Vapor Deposition)或者原子层沉积法(ALD，Atomic Layer Deposition)，形成所述保护层。
上述方案中，所述开口用来形成三维存储器的沟道孔CH或者栅缝隙GLS。
本发明实施例提供的刻蚀方法，对基底结构进行第一刻蚀，以去除部分的基底结构，从而在所述基底结构中形成具有第一深度的开口；形成保护层，所述保护层至少覆盖所述开口的侧壁；对所述开口进行第二刻蚀，使得所述开口的深度增大至第二深度；其中，在所述第二刻蚀过程中，通过消耗所述保护层来补偿垂直于所述开口的侧壁方向的刻蚀作用。本发明实施例中，在基底结构上进行深沟槽或深孔的刻蚀过程中，先刻蚀到特定位置，然后在该位置形成的沟槽或孔的侧壁沉积保护层，以在后续的刻蚀过程中，通过消耗所述保护层来补偿垂直于该位置形成的沟槽或孔的侧壁方向的刻蚀作用，从而减轻了后续的刻蚀过程对该位置处沟槽或孔已形成的宽度的破坏。如此，能够控制TCD和bow值，改善最终得到的沟槽或孔的形貌，从而减少沟槽或孔的形貌不佳对半导体器件的电学性能的影响。
附图说明
图1为相关技术中刻蚀得到的深沟槽或深孔的形貌的剖面示意图；
图2为相关技术中刻蚀得到的深沟槽或深孔的TCD过大或bow值过大时带来的不良电学影响的示意图；
图3为相关技术中刻蚀得到的深沟槽或深孔的bow值过大时带来的不良电学影响的示意图；
图4为本发明应用实施例提供的刻蚀方法的实现流程示意图；
图5a-5c为本发明实施例提供的刻蚀方法在三维存储器的不同制备阶段的剖面示意图一；
图6a-6d为本发明实施例提供的刻蚀方法在三维存储器的不同制备阶段的剖面示意图二；
图7a-7d为本发明实施例提供的刻蚀方法在三维存储器的不同制备阶段的剖面示意图三。
附图标记说明：
50-衬底；51-堆叠结构；511-第一材料层；512-第二材料层(牺牲层)；52-第一深度的开口；53-保护层；53'-剩余的保护层；54-第二深度的开口。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对发明的具体技术方案做进一步详细描述。
以三维存储器为例，在三维存储器的制造过程中，需要在衬底上的堆叠结构中刻蚀出多种具有高深宽比特征的深孔或深沟槽结构。如，在形成沟道孔(CH，Channel Hole)时，需要在衬底上的堆叠结构中刻蚀多个具有高深宽比特征的深孔，在形成栅缝隙(GLS，Gate Line Slit)时，需要在衬底上的堆叠结构中刻蚀多个具有高深宽比特征深沟槽。理想情况下，刻蚀得到的沟槽或孔的侧壁为垂直的形貌。但实际应用中，如图1所示，沟槽或孔的顶部由于被刻蚀的时间更长，不可避免地出现横向刻蚀(顶部沿横向被刻蚀更多)，因此一般位于沟槽或孔顶部的TCD会比位于沟槽或孔底部的BCD大很多；同时，沟槽或孔中部由于执行刻蚀的等离子体存在反射现象，这些发射在侧壁上的刻蚀的等离子体也会造成横向刻蚀，因此一般位于中部的侧壁会出现弧形轮廓线，最终刻蚀得到的沟槽或孔的形貌如图1所示。这里，所述多个深沟槽或孔的刻蚀为沿竖直方向，垂直所述堆叠结构的非等向性刻蚀；所述横向刻蚀是指与该非等向性刻蚀方向垂直的刻蚀，表现为刻蚀宽度的扩张。
然而，过大的TCD和bow值会带来一系列问题：如图2所示，过大的TCD会使得刻蚀得到的相邻CH与CH之间、或相邻CH与GLS之间的距离过小，从而使相邻CH与CH之间或相邻CH与GLS之间容易发生连接，进而会导致发生连接的CH及GLS出现电学性能异常，而此时，若简单地增大相邻CH与CH或相邻CH与GLS之间的距离，以使相邻CH与CH或相邻CH与GLS之间的距离与B/T ratio＝1时相邻CH与CH或相邻CH与GLS之间的间距一致，则三维存储器存储数据的密度就会减小；同时，过大的bow值在弯曲严重的深孔或深槽的侧壁对应的截面处也存在相邻CH与CH或相邻CH与GLS之间容易发生连接的问题，此外，如图3所示，过大的bow值会在后续CH的填充中形成空隙，从而引起漏电等问题。可见，在三维存储器的制造过程中，在堆叠结构中刻蚀得到深沟槽或深孔的形貌不佳即TCD或bow值过大时，会极大的影响三维存储器的电学性能。
基于此，在本发明实施例的各种实施例中，在基底结构上进行深沟槽或深孔的刻蚀过程中，先刻蚀到特定位置，然后在该位置形成的沟槽或孔的侧壁沉积保护层，以在后续的刻蚀过程中，通过消耗所述保护层来补偿垂直于该位置形成的沟槽或孔的侧壁方向的刻蚀作用，从而减轻了后续的刻蚀过程对该位置处沟槽或孔已形成的宽度的破坏。如此，能够控制TCD和bow值，改善最终得到的沟槽或孔的形貌，从而减少沟槽或孔的形貌不佳对半导体器件的电学性能的影响。
本发明实施例提供一种刻蚀方法，图4为本发明实施例刻蚀方法的实现流程示意图。如图4所示，所述方法包括以下步骤：
步骤401：对基底结构进行第一刻蚀，以去除部分的基底结构，从而在所述基底结构中形成具有第一深度的开口；
步骤402：形成保护层，所述保护层至少覆盖所述开口的侧壁；
步骤403：对所述开口进行第二刻蚀，使得所述开口的深度增大至第二深度；
其中，在所述第二刻蚀过程中，通过消耗所述保护层来补偿垂直于所述开口的侧壁方向的刻蚀作用。
这里，所述开口可以是从基底结构中刻蚀出的沟槽或孔结构。实际应用中，所述开口的横截面可以为圆形、椭圆形、长条形。
在一些实施例中，所述开口可以是从三维储存器的堆叠结构中刻蚀出的沟槽或孔结构，进一步地，所述开口可以用来形成三维存储器的CH或者GLS。
应当理解，本发明实施例提供的技术方案并不限于解决三维存储器中刻蚀CH或GLS产生的孔或沟槽的侧壁垂直度不佳的问题，对于其它任何需要采用干法刻蚀工艺在基底结构中形成具有高深宽比特征的深孔或深沟槽结构，存在孔或沟槽的侧壁形貌不佳时，均可以采用本发明实施例的技术方案，即通过消耗所述保护层来补偿垂直于该位置形成的孔或沟槽的侧壁方向的刻蚀作用，以阻止横向刻蚀对孔或沟槽的侧壁垂直度的不良影响。
下面以三维存储器的制造为例，结合在制备过程中的器件结构剖面示意图(图5a-5c)对本发明实施例再作进一步详细的描述。
实际应用时，在步骤401中，如图5a所示，进行刻蚀的所述基底结构至少包括：衬底50、位于所述衬底50上的堆叠结构51。
这里，所述衬底50，可以包括至少一个单质半导体材料(例如为硅(Si)衬底、锗(Ge)衬底)、至少一个III-V化合物半导体材料、至少一个II-VI化合物半导体材料、至少一个有机半导体材料或者在本领域已知的其他半导体材料。
在一些实施例中，所述堆叠结构51可以包括若干交替排列的第一材料层511以及第二材料层512。
所述第一材料层511可以为介质层，其材料包括但不限于硅氧化物、硅氮化物层、硅氮氧化物以及其它高介电常数(高k)介质层；所述第二材料层512可以为牺牲层(即伪栅极层)，例如可以由氧化物层、氮化物层、碳化硅层、硅层和硅锗层中的一种形成；在后续工序中，所述牺牲层可以被去除，并在被去除后的位置处填充栅极金属材料，形成栅极层，所述栅极层的材料例如包括金属钨(W)。在一具体实施例中，第一材料层511可以由氧化硅(SiO2)形成，第二材料层512可以由氮化硅(SiN)形成，从而形成的堆叠结构51为氮化物-氧化物(NO)叠层。所述第一材料层511和所述第二材料层512可以利用CVD工艺或ALD工艺等形成；其中，第一材料层511和第二材料层512可以具有相同的厚度，也可以具有不同的厚度。
需要说明的是，实际应用时，所述基底结构并不限于上述三维存储器的制造过程中的基底结构，任何存在深沟槽或深孔刻蚀的硅基底结构均可使用。
在进行第一刻蚀前，还包括在基底结构上形成相应的掩膜层(图5a中未示出)。
对基底结构进行第一刻蚀，以去除部分的基底结构，从而在基底结构中形成具有第一深度的开口52。
这里，所述第一深度需要在第一刻蚀前确定。实际应用中，所述第一深度可以通过分析相关技术中的刻蚀工艺生成的开口的形貌特征来确定。
考虑到实际应用中开口侧壁bow值最大的位置处为横向刻蚀最严重的区域，通过分析相关技术中的刻蚀工艺生成的开口的形貌特征来确定第一深度的方法可以包括：先设定一个初始值，然后对初始值进行调整，直到调整到最优，将最优的那个值作为第一深度。具体地：
先获取利用相关技术中的刻蚀工艺生成的开口的形貌图，然后利用图像识别算法提取处理沟槽侧壁的弧形轮廓线，再利用图像处理算法计算侧壁的弧形轮廓线各点的曲率，并根据曲率值确定出弧形轮廓线中弯曲度最大的位置，最后将该位置对应的开口的深度作为设定的初始值。之后在该初始值的基础上，以一定的步长，如三维存储器中第一材料层的厚度，调整该初始值(在初始值的基础上每次增加或减少步长)，并根据刻蚀最终得到的开口的形貌来确定出最优的调整值，将最优的那个值作为第一深度。第一深度得到后可存储起来，直接应用于后续需要得到相同开口的刻蚀工艺中。
实际应用中，所述第一刻蚀可以为干法刻蚀，其中，所述干法刻蚀的步骤中使用含有氟源的刻蚀气体。在一些实施例中，所述干法刻蚀具体可以为等离子体刻蚀，所述刻蚀气体可以是CF4或CHF3，或者在本领域已知的其它可用于刻蚀基底结构的刻蚀气体。
在步骤402中，在所述第一深度的开口52中形成保护层53，所述保护层的至少覆盖所述第一深度的开口的侧壁。
如图5b所示，在一些实施例中，所述保护层53还覆盖所述第一深度的开口52的底部以及所述基底结构的顶面。
实际应用中，由于所述基底结构的顶面以及第一深度的开口52的底面均无掩膜层，在后续的第二刻蚀中，位于基底结构的顶面以及第一深度的开口52的底面部分的保护层将直接被刻蚀气体刻蚀掉。
实际应用中，所述保护层53可以利用CVD工艺或者ALD工艺形成。
在步骤403中，如图5c所示，对已形成保护层53的第一深度的开口52继续进行第二刻蚀，以继续去除部分的基底结构，从而在所述基底结构中开口的深度增大至第二深度。
这里，当开口增大至第二深度时，即形成了第二深度的开口54。
这里，在第二刻蚀过程中，通过消耗所述保护层53来补偿垂直于所述开口的侧壁方向的刻蚀作用可以理解为：保护层53能够对已经刻蚀的第一深度的开口52的横向扩散进行保护和补偿，即进行第二刻蚀时会尽量少破坏第一刻蚀已经刻蚀的宽度，同时，该沟槽还可以继续往下延伸，因而不会出现相关技术出现的刻蚀形貌呈现TCD和bow值较大的问题。
实际应用中，所述第二刻蚀可以为干法刻蚀，其中，所述干法刻蚀的步骤中使用含有氟源的刻蚀气体。在一些实施例中，所述干法刻蚀具体可以为等离子体刻蚀，所述刻蚀气体可以是CF4或CHF3，或者在本领域已知的其它可用于刻蚀基底结构的刻蚀气体。
本发明实施例提供了一种刻蚀方法，通过对基底结构进行第一刻蚀，以去除部分的堆叠结构，从而在所述基底结构中形成具有第一深度的开口；形成保护层，所述保护层至少覆盖所述开口的侧壁；对所述开口进行第二刻蚀，使得所述开口的深度增大至第二深度；其中，在所述第二刻蚀过程中，通过消耗所述保护层来补偿垂直于所述开口的侧壁方向的刻蚀作用。本发明实施例中，在基底结构上进行深沟槽或深孔的刻蚀过程中，先刻蚀到特定位置，然后在该位置形成的沟槽或孔的侧壁沉积保护层，以在后续的刻蚀过程中，通过消耗所述保护层来补偿垂直于该位置形成的沟槽或孔的侧壁方向的刻蚀作用，从而减轻了后续的刻蚀过程对该位置处沟槽或孔已形成的宽度的破坏。如此，能够控制TCD和bow值，改善最终得到的沟槽或孔的形貌，从而减少沟槽或孔的形貌不佳对半导体器件的电学性能的影响。
实际应用时，考虑到保护层在完成阻挡横向刻蚀的使命后，可能会存在一定厚度的保护层即剩余的保护层，剩余的保护层如果不处理将会对后续的工艺产生不良的影响。具体实施时，这些剩余的保护层的去除方式与保护层的材料相关联。
基于此，本发明实施例又提供一种刻蚀方法，在该实施例中，所述基底结构至少包括衬底以及位于所述衬底上的堆叠结构；所述堆叠结构包括间隔排列的第一材料层和第二材料层；所述第一材料层的材料包括氧化硅，所述第二材料层的材料包括氮化硅。当所述开口用来形成CH的深孔时，在后续工序中，第二材料层即牺牲层可以被去除，并在被去除后的位置处填充栅极金属材料，形成栅极层，所述栅极层的材料例如包括金属钨(W)。在后续工序中，在形成的深孔中形成外延层及沟道层，外延层及沟道层连接，以最终形成CH，所述外延层的材料例如包括多晶硅。在该实施例中，限定了特殊的使用场景，刻蚀方法的实现流程与图4相同，不同点在于进一步限定了保护层的材料及相应的形成或去除的方式。
其中，在一些实施例中，所述保护层53的材料为氮化硅。
当所述保护层53的材料为氮化硅时，本发明实施例提供的刻蚀方法可以结合三维存储器在制备过程中的器件结构剖面示意图(图6a-6d)对本实施例进行解释说明。
如图6a所示，对三维存储器的堆叠结构51进行第一刻蚀，以去除部分的堆叠结构51，从而在堆叠结构51中形成具有第一深度的开口52。图6a中第一深度的开口52的具体实现方式同图5a的类似，这里不做赘述。需要说明的是，所述堆叠结构51中包括第一材料层511和第二材料层512；所述第二材料层512的材料包括氮化硅；所述第二材料层512通过湿法刻蚀去除。
接下来，如图6b所示，形成保护层53；所述保护层53至少覆盖第一深度的开口52的侧壁。图6b中保护层的具体形成方式同图5b的类似，这里不做赘述。需要说明的是，所述保护层53的材料为氮化硅。
接下来，如图6c所示，对开口进行第二刻蚀，以继续去除部分的堆叠结构51，从而在所述堆叠结构中形成具有第二深度的开口54；其中，在第二刻蚀过程中，通过消耗所述保护层来补偿垂直于所述开口的侧壁方向的刻蚀作用。图6c中第二深度的开口54的具体实现方式同图5c的类似，这里不做赘述。同时在图6c中，在完成第二深度的开口54的刻蚀时，在开口的侧壁还存在剩余的保护层53'，此时需要去除所述剩余的保护层53'。
接下来，如图6d所示，去除形成所述剩余的保护层53'。具体地：所述堆叠结构51中包括第二材料层512；所述第二材料层512的材料包括氮化硅；在后续工序中，所述第二材料层512可以被去除，并在被去除后的位置处填充栅极金属材料，形成栅极层。实际应用时，所述第二材料层512通过湿法刻蚀去除；在去除所述第二材料层512的同时，通过所述湿法刻蚀去除形成所述第二深度的开口54后剩余的保护层53'。如此，去除剩余的保护层53'的工艺与后续工艺能较好的兼容，不用额外再增加去除剩余的保护层53'的工艺。
这里，湿法刻蚀是指利用化学溶液将未被刻蚀的材料溶解。实际应用时，湿法刻蚀工艺所选择的刻蚀溶液可以为磷酸溶液，所述磷酸溶液具有高刻蚀选择比，其对氮化硅的蚀刻速率很高，而对二氧化硅的蚀刻速率几近为零。
其中，在一些实施例中，所述保护层的材料为多晶硅。
当所述保护层的材料为多晶硅时，本发明实施例提供的刻蚀方法可以结合三维存储器在制备过程中的器件结构剖面示意图(图7a-7d)对本实施例进行解释说明
如图7a所示，对三维存储器的堆叠结构51进行第一刻蚀，以去除部分的堆叠结构51，从而在堆叠结构51中形成具有第一深度的开口52。图7a中第一深度的开口52的具体实现方式同图5a的类似，这里不做赘述。需要说明的是，所述堆叠结构51中包括第一材料层511和第二材料层512；所述第一材料层511的材料包括二氧化硅，所述第二材料层512的材料包括氮化硅。
接下来，如图7b所示，形成保护层53；所述保护层51至少覆盖所述第一深度的开口52的侧壁。图7b中保护层53的具体实现方式同图5b的类似，这里不做赘述。需要说明的是，所述保护层53的材料为多晶硅。
这里，保护层53的材料选择多晶硅主要是考虑后续的工序中存在多晶硅这种材料，同时更重的是，在对堆叠结构51进行第二刻蚀，以去除部分的堆叠结构51时，刻蚀气体主要去除的对象为堆叠结构51中的二氧化硅和氮化硅，此时该刻蚀气体对多晶硅的蚀刻速率很低，如此，选择多晶硅作为保护层可以更好的阻挡横向刻蚀的作用。
接下来，如图7c所示，对开口进行第二刻蚀，以继续去除部分的堆叠结构51；其中，在第二刻蚀过程中，通过消耗所述保护层来补偿垂直于所述开口的侧壁方向的刻蚀作用。图7c中第二刻蚀的具体实现方式同图5c的类似，这里不做赘述。需要说明的是在图7c中，并未最终形成第二深度的开口54，在最终形成第二深度的开口54时，所述保护层53将全部被消耗掉。也就是说，在7b中形成的保护层53为具有预设厚度的保护层，这里预设厚度需要保证在形成第二深度的开口之前，所述预设厚度的保护层全部被消耗。
实际应用中，所述预设厚度需要在执行保护层53的沉积前确定。实际应用中，所述预设厚度可以通过实际的经验来确定。具体地：采用不同厚度的多晶硅保护层进行第二刻蚀的尝试，并在保证在形成第二深度的开口54之前，保护层53全部被消耗的前提下从最终形成的第二深度的开口54中选择沟槽侧壁垂直度最好的第二深度的开口54所对应使用的保护层厚度，将该保护层厚度作为保护层的预设厚度。预设厚度得到后可存储起来，直接应用于后续需要得到相同开口的刻蚀工艺中。
接下来，如图7d所示，在所述堆叠结构中形成具有第二深度的开口54，并且此时，预设厚度的保护层已经在第二刻蚀的作用下全部被消耗。
实际应用时，所述保护层53的材料还可以是二氧化硅，当保护层53的材料为二氧化硅时，同样需要控制保护层沉积厚度，以确保在第二刻蚀完成之前消耗完保护层。在对堆叠结构51进行第二刻蚀，以去除部分的堆叠结构51时，刻蚀气体主要去除的对象为堆叠结构51中的二氧化硅和氮化硅，此时该刻蚀气体对二氧化硅的蚀刻速率较高，如此，选择二氧化硅作为保护层时需要比选择多晶硅作为保护层时的沉积的厚度更厚。
可见，保护层53材料的不同，具体对形成保护层的要求与去除的方式也不相同。具体地：当保护层53的材料为氮化硅时，对形成保护层53的厚度要求较低，当保护层53在形成第二深度的开口已经完全消耗掉时，可不另外去除；当保护层53在形成第二深度的开口未完全消耗掉，即存在一定厚度的保护层时，可在后续利用湿法刻蚀去除堆叠结构51中的第二材料层512时一并去除。当保护层53的材料为多晶硅或者为二氧化硅时，可通过控制保护层沉积厚度，以确保在第二刻蚀完成之前消耗完保护层。
本发明实施例中，在三维存储器的堆叠结构上进行深沟槽或深孔的刻蚀过程中，先刻蚀到特定位置，然后在该位置形成的沟槽或孔的侧壁沉积保护层，以在后续的刻蚀过程中，通过消耗所述保护层来补偿垂直于该位置形成的沟槽或孔的侧壁方向的刻蚀作用，从而减轻了后续的刻蚀过程对该位置处沟槽或孔已形成的宽度的破坏。如此，能够减缓在刻蚀过程中沟槽或孔的截面积被扩大而使相邻结构间发生连接的现象，保证电学性能；同时，也避免了CH填充出现空隙引发的漏电。
此外，当使用不同的保护层材料时，采用本发明实施例相应的保护层去除方式能够和后续工艺兼容，不需要额外增加去除保护层的工艺。
需要说明的是：“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
另外，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (12)

1.一种刻蚀方法，其特征在于，所述方法包括：
对基底结构进行第一刻蚀，以去除部分的基底结构，从而在所述基底结构中形成具有第一深度的开口；
形成保护层，所述保护层至少覆盖所述开口的侧壁；
对所述开口进行第二刻蚀，使得所述开口的深度增大至第二深度；
其中，在所述第二刻蚀过程中，通过消耗所述保护层来补偿垂直于所述开口的侧壁方向的刻蚀作用。
2.根据权利要求1所述的方法，其特征在于，所述基底结构至少包括衬底以及位于所述衬底上的堆叠结构；所述堆叠结构包括间隔排列的第一材料层和第二材料层。
3.根据权利要求2所述的方法，其特征在于，所述第一材料层的材料包括氧化硅，所述第二材料层的材料包括氮化硅。
4.根据权利要求3所述的方法，其特征在于，所述保护层的材料为氮化硅。
5.根据权利要求4所述的方法，其特征在于，所述方法还包括：
进行第二刻蚀之后，去除形成第二深度的开口后剩余的保护层。
6.根据权利要求5所述的方法，其特征在于，所述方法还包括：去除所述第二材料层，所述第二材料层通过湿法刻蚀去除；
在去除所述第二材料层的同时，通过所述湿法刻蚀去除形成所述第二深度的开口后剩余的保护层。
7.根据权利要求3所述的方法，其特征在于，所述保护层的材料为多晶硅。
8.根据权利要求7所述的方法，其特征在于，在形成第二深度的开口之前，所述保护层全部被消耗。
9.根据权利要求1所述的方法，其特征在于，所述保护层还覆盖所述第一深度的开口的底部以及所述基底结构的顶面。
10.根据权利要求1所述的方法，其特征在于，进行所述第一刻蚀和/或所述第二刻蚀的步骤中使用含有氟源的刻蚀气体。
11.根据权利要求1所述的方法，其特征在于，所述形成保护层包括：
利用化学气相沉积法或者原子层沉积法，形成所述保护层。
12.根据权利要求2所述的方法，其特征在于，所述开口用来形成三维存储器的沟道孔CH或者栅缝隙GLS。
CN202010254912.7A 2020-04-02 2020-04-02 刻蚀方法 Pending CN111430233A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010254912.7A CN111430233A (zh) 2020-04-02 2020-04-02 刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010254912.7A CN111430233A (zh) 2020-04-02 2020-04-02 刻蚀方法

Publications (1)

Publication Number Publication Date
CN111430233A true CN111430233A (zh) 2020-07-17

Family

ID=71556093

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010254912.7A Pending CN111430233A (zh) 2020-04-02 2020-04-02 刻蚀方法

Country Status (1)

Country Link
CN (1) CN111430233A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347585A (ja) * 2004-06-04 2005-12-15 Hitachi Ltd 半導体デバイス製造方法およびそのシステム
CN102403257A (zh) * 2010-09-14 2012-04-04 上海华虹Nec电子有限公司 改善超级结器件深沟槽刻蚀边界形貌的方法
US20150060977A1 (en) * 2013-08-29 2015-03-05 Chang-Hyun Lee Semiconductor devices with vertical channel structures
CN105144382A (zh) * 2013-03-15 2015-12-09 美光科技公司 制造集成结构的方法和形成垂直堆叠存储器单元的方法
CN105448703A (zh) * 2014-08-27 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种刻蚀方法
CN107527794A (zh) * 2017-08-31 2017-12-29 长江存储科技有限责任公司 一种3d nand存储器件的金属栅制备方法
CN107658305A (zh) * 2017-08-31 2018-02-02 长江存储科技有限责任公司 一种半导体刻蚀方法及其形成结构
CN109165400A (zh) * 2018-07-06 2019-01-08 东南大学 一种聚焦离子束刻蚀加工工艺参数的设计方法
CN109545790A (zh) * 2018-11-02 2019-03-29 长江存储科技有限责任公司 三维存储器的沟道孔的形成方法
CN110328451A (zh) * 2019-07-12 2019-10-15 武汉凡谷电子技术股份有限公司 一种介质滤波器的刻蚀加工方法及系统

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347585A (ja) * 2004-06-04 2005-12-15 Hitachi Ltd 半導体デバイス製造方法およびそのシステム
CN102403257A (zh) * 2010-09-14 2012-04-04 上海华虹Nec电子有限公司 改善超级结器件深沟槽刻蚀边界形貌的方法
CN105144382A (zh) * 2013-03-15 2015-12-09 美光科技公司 制造集成结构的方法和形成垂直堆叠存储器单元的方法
US20150060977A1 (en) * 2013-08-29 2015-03-05 Chang-Hyun Lee Semiconductor devices with vertical channel structures
CN105448703A (zh) * 2014-08-27 2016-03-30 中芯国际集成电路制造(上海)有限公司 一种刻蚀方法
CN107527794A (zh) * 2017-08-31 2017-12-29 长江存储科技有限责任公司 一种3d nand存储器件的金属栅制备方法
CN107658305A (zh) * 2017-08-31 2018-02-02 长江存储科技有限责任公司 一种半导体刻蚀方法及其形成结构
CN109165400A (zh) * 2018-07-06 2019-01-08 东南大学 一种聚焦离子束刻蚀加工工艺参数的设计方法
CN109545790A (zh) * 2018-11-02 2019-03-29 长江存储科技有限责任公司 三维存储器的沟道孔的形成方法
CN110328451A (zh) * 2019-07-12 2019-10-15 武汉凡谷电子技术股份有限公司 一种介质滤波器的刻蚀加工方法及系统

Similar Documents

Publication Publication Date Title
US7923784B2 (en) Semiconductor device having saddle fin-shaped channel and method for manufacturing the same
KR100824205B1 (ko) Dmos 트랜지스터 및 그 제조방법
US20070004145A1 (en) Method of manufacturing semiconductor device having recess gate structure with varying recess width for increased channel length
KR20170096987A (ko) 반도체 디바이스 및 그 제조 방법
US6784077B1 (en) Shallow trench isolation process
TW201816855A (zh) 鰭結構及其製造方法
US11791400B2 (en) Semiconductor device
CN107564859B (zh) 半导体装置及其制造方法
CN104752185A (zh) 金属栅极的形成方法
CN106531797A (zh) 半导体器件及其形成方法
US11257908B2 (en) Transistors with stacked semiconductor layers as channels
CN111986992A (zh) 沟槽刻蚀方法
CN110690221B (zh) 一种沟道结构的制备方法及存储结构
US20240088243A1 (en) Semiconductor structure and forming method thereof
US10770476B1 (en) Semiconductor structure for three-dimensional memory device and manufacturing method thereof
CN111403403A (zh) 三维存储器及其制造方法
US11942363B2 (en) Methods for forming stacked layers and devices formed thereof
KR102388313B1 (ko) 수직형 반도체 소자 및 이의 제조 방법
CN111430233A (zh) 刻蚀方法
CN113903666B (zh) 半导体结构及其形成方法
KR20070118348A (ko) 불휘발성 메모리 장치의 제조 방법
US7148108B2 (en) Method of manufacturing semiconductor device having step gate
KR100672765B1 (ko) 반도체 소자의 제조 방법
CN108807267B (zh) 半导体装置及其制造方法
CN112201660B (zh) 闪存器件的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination