CN102403257A - 改善超级结器件深沟槽刻蚀边界形貌的方法 - Google Patents
改善超级结器件深沟槽刻蚀边界形貌的方法 Download PDFInfo
- Publication number
- CN102403257A CN102403257A CN2010102805098A CN201010280509A CN102403257A CN 102403257 A CN102403257 A CN 102403257A CN 2010102805098 A CN2010102805098 A CN 2010102805098A CN 201010280509 A CN201010280509 A CN 201010280509A CN 102403257 A CN102403257 A CN 102403257A
- Authority
- CN
- China
- Prior art keywords
- silicon nitride
- silicon
- plough groove
- improving
- junction device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 66
- 238000005530 etching Methods 0.000 title claims abstract description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 33
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 33
- 239000010703 silicon Substances 0.000 claims abstract description 33
- 238000000227 grinding Methods 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 54
- 239000010410 layer Substances 0.000 claims description 52
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 42
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 38
- 238000005516 engineering process Methods 0.000 claims description 27
- 239000000377 silicon dioxide Substances 0.000 claims description 27
- 230000008021 deposition Effects 0.000 claims description 20
- 239000000126 substance Substances 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 17
- 239000007792 gaseous phase Substances 0.000 claims description 15
- 239000011241 protective layer Substances 0.000 claims description 14
- 239000007789 gas Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 238000005260 corrosion Methods 0.000 claims description 7
- 230000007797 corrosion Effects 0.000 claims description 7
- 238000003701 mechanical milling Methods 0.000 claims description 7
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 3
- 230000000903 blocking effect Effects 0.000 abstract 2
- 238000000151 deposition Methods 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 8
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Ceramic Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种改善超级结器件深沟槽刻蚀边界形貌的方法，在阻挡层刻蚀后，沉积一层氮化膜并进行一步刻蚀在阻挡层侧壁形成保护层，在深沟槽形成后，再将该保护层去除，从而达到改善深沟槽刻蚀边界形貌效果。由于保护膜侧向厚度带来的深槽线宽变化，可以在曝光步骤将深槽窗口适当做大，来进行补偿。通过此方法可以有效地改善深沟槽刻蚀边界形貌，避免锯齿状侧面给后续硅化学机械研磨工艺带来的影响，工艺简单，易于实现。
Description
技术领域
本发明属于半导体集成电路制造领域，具体涉及一种超级结器件深沟槽的制造方法，尤其涉及一种改善超级结器件深沟槽刻蚀边界形貌的方法。
背景技术
通常将深度在10μm以上的沟槽称为深沟槽，深沟槽结构在现今的半导体技术中得到较为广泛的应用。例如，深沟槽可作为隔离结构以隔绝不同操作电压的电子器件。将其应用于SiGe BiCMOS(硅锗双极互补金属氧化半导体)工艺中可以减小基片与NPN三极管(由2块N型半导体中间夹着一块P型半导体所组成的三极管)的电容，提高器件的频率特性。又如，深沟槽可应用于超级结MOS晶体管(super junction MOSFET)，作为PN结通过耗尽态的电荷平衡达到高击穿电压性能。
目前，超级结MOS晶体管制造过程中刻蚀和填充深沟槽的方法是：在p型硅衬底上生长一层n型外延层(单晶硅)，然后在该外延层上刻蚀深沟槽，然后再用p型单晶硅填充该深沟槽，最后用化学机械研磨(CMP)工艺进行表面平坦化。此时该深沟槽结构作为p型半导体柱，该深沟槽结构的两侧作为n型半导体柱，即得到了纵向交替排列的p型和n型半导体柱。该方法中将n型硅与p型硅交换，效果不变。
在深沟槽的刻蚀工艺中，通常采用两步刻蚀法。第一步先刻蚀阻挡层(hard mask)，停在硅表面上。在光阻去除以后，再进行第二步深沟槽硅刻蚀。由于通常要达到20～40um(微米)的刻蚀深度，需要产生较长时间的等离子轰击，此 时光阻已经去除，在刻蚀过程中，除了表层的阻挡层会随深沟槽里面的硅一同被消耗以外，侧面也会受到长时间等离子的轰击，在刻蚀完成以后，从微观来看靠近深沟槽的阻挡层侧面会变成锯齿曲线状而非理想中的直线。这会对后续的硅化学机械研磨工艺有一定的影响，研磨垫很难接触到凹进去的区域，从而产生残留。
此外，采用ONO(氧化膜-氮化膜-氧化膜)结构作为刻蚀阻挡层时，在刻蚀完成后，去除表面的氧化膜时，底层氧化膜靠近深沟槽的部位也会受到侧向侵蚀，深沟槽边缘的形貌容易受到工艺波动的影响。
发明内容
本发明要解决的技术问题是本发明提供了一种改善超级结器件深沟槽刻蚀边界形貌的方法，该方法可以有效地改善深沟槽刻蚀边界形貌，避免锯齿状侧面给后续硅化学机械研磨工艺带来的影响，工艺简单，易于实现。
为解决上述技术问题，本发明提供一种改善超级结器件深沟槽刻蚀边界形貌的方法，包括如下步骤：
步骤一，硅片表面淀积ONO层；
步骤二，深沟槽刻蚀第一步，以所述ONO层最上方的氧化硅作为刻蚀阻挡层，该步刻蚀停在硅表面，并去除光阻，形成沟槽；
步骤三，表面沉积氮化硅，刻蚀氮化硅形成侧壁并将ONO层表面和硅表面的氮化硅去除干净，形成ONO层侧壁氮化硅保护层；
步骤四，深沟槽刻蚀第二步，在步骤(2)形成的沟槽内继续刻蚀硅，形成深沟槽；
步骤五，去除侧壁氮化硅保护层及ONO层最上方的氧化硅和中间氮化硅；
步骤六，以单晶硅或多晶硅填充所述深沟槽；
步骤七，采用化学机械研磨工艺对硅片表面进行平坦化处理，以所述ONO层最下方的氧化硅作为研磨阻挡层；
步骤八，去除所述ONO层最下方的氧化硅。
在步骤一中，所述淀积ONO层采用常压化学气相沉淀工艺、低压化学气相沉淀工艺或等离子体增强化学气相沉淀工艺，所述ONO层包括位于下方的厚度为 
的氧化硅、位于中间的厚度为 
的氮化硅、位于上方的厚度为 
的氧化硅。
在步骤一中，所述硅片包括硅衬底，即硅衬底上生长的一层外延层，该外延层的厚度为0～60微米。
在步骤三中，所述沉积氮化硅采用常压化学气相沉淀工艺、低压化学气相沉淀工艺或等离子体增强化学气相沉淀工艺，该氮化硅的厚度为 
在步骤三中，所述刻蚀氮化硅形成侧壁并将ONO层表面和硅表面的氮化硅去除干净采用各向异性干法刻蚀工艺，该各向异性干法刻蚀工艺所用的反应气体为O2及含氟气体，压力范围为10-100sccm。所述含氟气体为CF4、CHF3、CF4、C4F8或C4F6。
在步骤四中，所述形成的深沟槽的深度范围为2～60微米。
在步骤二和步骤四中，所述的深沟槽刻蚀采用干法刻蚀工艺。
步骤五具体为：首先去除ONO层最上方的氧化硅，再将ONO层中间的氮化硅和侧壁氮化硅保护层一起去除；步骤五采用干法刻蚀工艺和/或湿法腐蚀工艺。
在步骤八中，采用干法刻蚀工艺或湿法腐蚀工艺去除所述ONO层最下方的氧化硅。
和现有技术相比，本发明具有以下有益效果：本发明在阻挡层刻蚀后，沉 积一层氮化膜并进行一步刻蚀在阻挡层侧壁形成保护层，在深沟槽形成后，再将该保护层去除，从而达到改善深沟槽刻蚀边界形貌效果。由于保护膜侧向厚度带来的深槽线宽变化，可以在曝光步骤将深槽窗口适当做大，来进行补偿。通过此方法可以有效地改善深沟槽刻蚀边界形貌，避免锯齿状侧面给后续硅化学机械研磨工艺带来的影响，工艺简单，易于实现。
附图说明
图1是本发明方法的工艺步骤结构示意图；图1(a)是本发明方法步骤(1)完成后的示意图；图1(b)是本发明方法步骤(2)完成后的示意图；图1(c)是本发明方法步骤(3)完成后的示意图；图1(d)是本发明方法步骤(4)完成后的示意图；图1(e)是本发明方法步骤(5)完成后的示意图；图1(f)是本发明方法步骤(6)完成后的示意图；图1(g)是本发明方法步骤(7)完成后的示意图；图1(h)是本发明方法步骤(8)完成后的示意图；图1(i)是本发明方法步骤(9)完成后的示意图；
图2是本发明方法的流程示意图；
其中，1为硅衬底；2为外延层；3为ONO层；31为氧化硅；32为氮化硅；33为氧化硅；4为氮化硅保护层；5为深沟槽；6为单晶硅或多晶硅。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
如图1和图2所示，本发明一种改善超级结器件深沟槽刻蚀边界形貌的方法，其具体工艺步骤为：
(1)在硅片表面淀积ONO层，作为深沟槽刻蚀的阻挡层；如图1(a)所示，在硅衬底1上生长一层外延层2，该外延层2的厚度为0～60um(微米)，然后在该外延层2上淀积ONO层3(ONO层3从下至上为：氧化硅31、氮化硅32和氧化硅33)；淀积ONO层3采用APCVD工艺(常压化学气相沉淀工艺)、LPCVD工艺(低压化学气相沉淀工艺)、或PECVD工艺(等离子体增强化学气相沉 淀工艺)，所述ONO层3包括位于下方的厚度为 
的氧化硅31、位于中间的厚度为 
的氮化硅32、位于上方的厚度为 
的氧化硅33。
(2)深沟槽刻蚀第一步，采用干法刻蚀工艺以ONO层3最上方的氧化硅33作为刻蚀阻挡层，刻蚀停在硅表面(即停在外延层2表面)，并去除光阻，形成沟槽，见图1(b)；
(3)表面沉积氮化硅(沉积氮化硅采用APCVD工艺、LPCVD工艺、或PECVD工艺，该氮化硅的厚度为 
)，各向异性干法刻蚀该氮化硅形成侧壁(Space，也称为侧墙)，并将ONO层3表面和硅表面(即外延层2表面)的氮化硅4去除干净，形成ONO层3侧壁的氮化硅保护层4；该各向异性干法刻蚀工艺所用的反应气体为O2及含氟气体(含氟气体为CF4、CHF3、CF4、C4F8或C4F6)，压力范围为10-100sccm，见图1(c)；
(4)深沟槽刻蚀第二步，在步骤(2)形成的沟槽内采用干法刻蚀工艺刻蚀硅外延层2，，形成深沟槽5，深沟槽5的深度范围为2～60um(微米)，见图1(d)；
(5)采用干法刻蚀工艺或湿法腐蚀工艺去除ONO层3的上层氧化硅33，见图1(e)；
(6)采用干法刻蚀工艺或湿法腐蚀工艺去除侧壁氮化硅保护层4及ONO层3的氮化硅32，ONO层3最下方的氧化硅31作为研磨阻挡层，见图3(f)；
(7)以单晶硅或多晶硅6填充深沟槽5，见图1(g)；
(8)采用化学机械研磨工艺对硅片表面进行平坦化处理，以所述ONO层3最下方的氧化硅31作为研磨阻挡层，见图1(h)；
(9)采用干法刻蚀工艺或湿法腐蚀工艺去除所述ONO层3最下方的氧化硅 31，见图1(i)。
采用本发明方法，在阻挡层刻蚀后，沉积一层氮化硅并进行一步刻蚀在阻挡层侧壁形成氮化硅保护层，这样既防止阻挡层侧面在后续深沟槽硅刻蚀长时间等离子的轰击受到破坏，又避免了在刻蚀完成后，用湿法刻蚀去除ONO层表面的氧化膜时，底层氧化膜靠近深沟槽的部位也会受到侧向侵蚀而带来的工艺波动。在深沟槽形成后，再将该氮化硅保护层去除。通过此方法可以有效地改善深沟槽刻蚀边界形貌，避免锯齿状侧面给后续硅化学机械研磨工艺带来的影响，工艺简单，易于实现。由于氮化硅保护层侧向厚度带来的深槽线宽变化，可以在曝光步骤将深槽窗口适当做大，来进行补偿。
Claims (10)
1.一种改善超级结器件深沟槽刻蚀边界形貌的方法，其特征在于，包括如下步骤：
步骤一，硅片表面淀积ONO层；
步骤二，深沟槽刻蚀第一步，以所述ONO层最上方的氧化硅作为刻蚀阻挡层，该步刻蚀停在硅表面，并去除光阻，形成沟槽；
步骤三，表面沉积氮化硅，刻蚀氮化硅形成侧壁并将ONO层表面和硅表面的氮化硅去除干净，形成ONO层侧壁氮化硅保护层；
步骤四，深沟槽刻蚀第二步，在步骤(2)形成的沟槽内继续刻蚀硅，形成深沟槽；
步骤五，去除侧壁氮化硅保护层及ONO层最上方的氧化硅和中间氮化硅；
步骤六，以单晶硅或多晶硅填充所述深沟槽；
步骤七，采用化学机械研磨工艺对硅片表面进行平坦化处理，以所述ONO层最下方的氧化硅作为研磨阻挡层；
步骤八，去除所述ONO层最下方的氧化硅。
2.如权利要求1所述的改善超级结器件深沟槽刻蚀边界形貌的方法，其特征在于，在步骤一中，所述淀积ONO层采用常压化学气相沉淀工艺、低压化学气相沉淀工艺或等离子体增强化学气相沉淀工艺，所述ONO层包括位于下方的厚度为
的氧化硅、位于中间的厚度为
的氮化硅、位于上方的厚度为
的氧化硅。
3.如权利要求1所述的改善超级结器件深沟槽刻蚀边界形貌的方法，其特征在于，在步骤一中，所述硅片包括硅衬底，即硅衬底上生长的一层外延层，该外延层的厚度为0～60微米。
4.如权利要求1所述的改善超级结器件深沟槽刻蚀边界形貌的方法，其特征在于，在步骤三中，所述沉积氮化硅采用常压化学气相沉淀工艺、低压化学气相沉淀工艺或等离子体增强化学气相沉淀工艺，该氮化硅的厚度为10～
5.如权利要求1所述的改善超级结器件深沟槽刻蚀边界形貌的方法，其特征在于，在步骤三中，所述刻蚀氮化硅形成侧壁并将ONO层表面和硅表面的氮化硅去除干净采用各向异性干法刻蚀工艺，该各向异性干法刻蚀工艺所用的反应气体为O2及含氟气体，压力范围为10-100sccm。
6.如权利要求5所述的改善超级结器件深沟槽刻蚀边界形貌的方法，其特征在于，所述含氟气体为CF4、CHF3、CF4、C4F8或C4F6。
7.如权利要求1所述的改善超级结器件深沟槽刻蚀边界形貌的方法，其特征在于，在步骤四中，所述形成的深沟槽的深度范围为2～60微米。
8.如权利要求1所述的改善超级结器件深沟槽刻蚀边界形貌的方法，其特征在于，在步骤二和步骤四中，所述的深沟槽刻蚀采用干法刻蚀工艺。
9.如权利要求1所述的改善超级结器件深沟槽刻蚀边界形貌的方法，其特征在于，步骤五具体为：首先去除ONO层最上方的氧化硅，再将ONO层中间的氮化硅和侧壁氮化硅保护层一起去除；步骤五采用干法刻蚀工艺和/或湿法腐蚀工艺。
10.如权利要求1所述的改善超级结器件深沟槽刻蚀边界形貌的方法，其特征在于，在步骤八中，采用干法刻蚀工艺或湿法腐蚀工艺去除所述ONO层最下方的氧化硅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010280509.8A CN102403257B (zh) | 2010-09-14 | 2010-09-14 | 改善超级结器件深沟槽刻蚀边界形貌的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010280509.8A CN102403257B (zh) | 2010-09-14 | 2010-09-14 | 改善超级结器件深沟槽刻蚀边界形貌的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102403257A true CN102403257A (zh) | 2012-04-04 |
| CN102403257B CN102403257B (zh) | 2014-02-26 |
Family
ID=45885329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010280509.8A Active CN102403257B (zh) | 2010-09-14 | 2010-09-14 | 改善超级结器件深沟槽刻蚀边界形貌的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102403257B (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105448703A (zh) * | 2014-08-27 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种刻蚀方法 |
| CN105990090A (zh) * | 2015-01-29 | 2016-10-05 | 北大方正集团有限公司 | 一种深沟槽的硅外延填充方法 |
| CN106024703A (zh) * | 2016-05-18 | 2016-10-12 | 上海华虹宏力半导体制造有限公司 | 一种改善rfldmos深沟槽金属填充形貌的方法 |
| CN107946311A (zh) * | 2017-11-21 | 2018-04-20 | 长江存储科技有限责任公司 | 控制3d nand闪存结构中沟道关键尺寸的方法 |
| CN108257864A (zh) * | 2018-01-12 | 2018-07-06 | 上海华虹宏力半导体制造有限公司 | 晶圆处理方法 |
| CN108597982A (zh) * | 2018-01-12 | 2018-09-28 | 上海华虹宏力半导体制造有限公司 | 晶圆处理方法 |
| CN109767980A (zh) * | 2019-01-22 | 2019-05-17 | 上海华虹宏力半导体制造有限公司 | 超级结及其制造方法、超级结的深沟槽制造方法 |
| CN111430233A (zh) * | 2020-04-02 | 2020-07-17 | 长江存储科技有限责任公司 | 刻蚀方法 |
| CN111785625A (zh) * | 2020-06-30 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 超级结器件的工艺方法 |
| CN113506734A (zh) * | 2021-06-09 | 2021-10-15 | 上海华虹宏力半导体制造有限公司 | 深沟槽刻蚀方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100029070A1 (en) * | 2008-08-01 | 2010-02-04 | Fuji Electric Device Technology Co., Ltd. | Method for producing semiconductor device |
| US20100047994A1 (en) * | 2008-08-21 | 2010-02-25 | Zhong Dong | Fabrication of integrated circuits with isolation trenches |
-
2010
- 2010-09-14 CN CN201010280509.8A patent/CN102403257B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100029070A1 (en) * | 2008-08-01 | 2010-02-04 | Fuji Electric Device Technology Co., Ltd. | Method for producing semiconductor device |
| US20100047994A1 (en) * | 2008-08-21 | 2010-02-25 | Zhong Dong | Fabrication of integrated circuits with isolation trenches |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105448703A (zh) * | 2014-08-27 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 一种刻蚀方法 |
| CN105990090A (zh) * | 2015-01-29 | 2016-10-05 | 北大方正集团有限公司 | 一种深沟槽的硅外延填充方法 |
| CN106024703A (zh) * | 2016-05-18 | 2016-10-12 | 上海华虹宏力半导体制造有限公司 | 一种改善rfldmos深沟槽金属填充形貌的方法 |
| CN107946311A (zh) * | 2017-11-21 | 2018-04-20 | 长江存储科技有限责任公司 | 控制3d nand闪存结构中沟道关键尺寸的方法 |
| CN108257864A (zh) * | 2018-01-12 | 2018-07-06 | 上海华虹宏力半导体制造有限公司 | 晶圆处理方法 |
| CN108597982A (zh) * | 2018-01-12 | 2018-09-28 | 上海华虹宏力半导体制造有限公司 | 晶圆处理方法 |
| CN109767980A (zh) * | 2019-01-22 | 2019-05-17 | 上海华虹宏力半导体制造有限公司 | 超级结及其制造方法、超级结的深沟槽制造方法 |
| CN109767980B (zh) * | 2019-01-22 | 2021-07-30 | 上海华虹宏力半导体制造有限公司 | 超级结及其制造方法、超级结的深沟槽制造方法 |
| CN111430233A (zh) * | 2020-04-02 | 2020-07-17 | 长江存储科技有限责任公司 | 刻蚀方法 |
| CN111785625A (zh) * | 2020-06-30 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | 超级结器件的工艺方法 |
| CN113506734A (zh) * | 2021-06-09 | 2021-10-15 | 上海华虹宏力半导体制造有限公司 | 深沟槽刻蚀方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102403257B (zh) | 2014-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102403257B (zh) | 改善超级结器件深沟槽刻蚀边界形貌的方法 | |
| CN109326561B (zh) | 鳍式场效晶体管的制造方法 | |
| CN103681355B (zh) | 制备准soi源漏场效应晶体管器件的方法 | |
| US8273664B2 (en) | Method for etching and filling deep trenches | |
| US9245965B2 (en) | Uniform finFET gate height | |
| CN105702736B (zh) | 屏蔽栅-深沟槽mosfet的屏蔽栅氧化层及其形成方法 | |
| CN101904009B (zh) | 制造超结器件中的管芯的多向开槽 | |
| CN104733314B (zh) | 半导体结构及其形成方法 | |
| CN104425278B (zh) | 半导体器件及半导体器件的形成方法 | |
| CN104347346A (zh) | 不同结构的深沟槽平坦化方法 | |
| CN104752216B (zh) | 晶体管的形成方法 | |
| CN102468176A (zh) | 超级结器件制造纵向区的方法 | |
| CN105575781A (zh) | 沟槽型超级结的制造方法 | |
| CN102479699B (zh) | 超级结半导体器件结构的制作方法 | |
| CN102651320B (zh) | 一种鳍型场效应晶体管的制备方法 | |
| US9431286B1 (en) | Deep trench with self-aligned sinker | |
| CN103854964B (zh) | 改善沟槽栅分立功率器件晶圆内应力的方法 | |
| CN109994429A (zh) | 半导体器件及其形成方法 | |
| CN102468215B (zh) | 沟槽隔离结构及其形成方法 | |
| JP6839297B2 (ja) | トレンチ分離構造およびその製造方法 | |
| CN104103518A (zh) | 半导体功率器件的制作方法 | |
| CN103903969A (zh) | 浮栅的制备方法 | |
| CN103022036A (zh) | 单边存取器件及其制造方法 | |
| KR100927400B1 (ko) | 필라패턴 제조 방법 | |
| CN104979204A (zh) | 鳍式场效应晶体管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20140108 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TA01 | Transfer of patent application right |
Effective date of registration: 20140108 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Applicant before: Shanghai Huahong NEC Electronics Co., Ltd. |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |