KR100927400B1 - 필라패턴 제조 방법 - Google Patents

Abstract

본 발명은 필라패턴의 형성단계를 스택(stack)을 쌓아가는 형상으로 진행하여 종래보다 용이하게 필라패턴을 형성하는 필라패턴의 제조 방법을 제공하기 위한 것으로, 이를 위해 기판을 식각하여 필라넥패턴을 형성하는 단계 및 상기 필라넥패턴 상에 필라넥패턴 보다 폭이 넓은 필라해드패턴을 형성하는 단계를 포함하여 이루어지므로써, 안정적인 수직채널 트랜지스터의 동작을 보장하며, 나아가 수율을 향상시킬 수 있는 효과를 갖는다.

필라, 필라해드, 필라넥, 패턴, 수직채널

Description

필라패턴 제조 방법{METHOD FOR FABRICATING PILLAR PATTERN}

본 발명은 반도체 제조기술에 관한 것으로, 특히 수직채널 트랜지스터에서 필라패턴의 제조 방법에 관한 것이다.

반도체 소자를 대표하는 DARM(Dynamic Random Access Memory) 소자는 디자인룰(design rule)의 감소에 따라, 단위 메모리셀(memory cell)이 차지하는 평면적 또한 감소하게 되었다.

이와 같은 단위 메모리셀의 평면적의 감소에 대응하여, 소스 및 드레인(source and drain)을 활성영역 내에 상·하로 배치시켜서 수직채널(vertical channel)을 유도하는 수직채널 트랜지스터가 제안되었다.

도 1은 수직채널 트랜지스터의 구조단면도로서, 이를 참조하면 게이트절연막(11)상에 형성된 게이트전도막(12)의 상·하로 소스 및 드레인(13)이 형성된 것을 확인할 수 있다. 이와 같은 구조로 인해 트랜지스터는 수직채널을 갖게 된다.

이렇게 수직채널 트랜지스터를 형성하기 위해서는 기판을 식각하는 공정이 필요한데, 도 2는 수직채널 트랜지스터를 형성하기 위한 기판의 식각공정을 나타낸 공정단면도이다.

도 2에 도시된 바와 같이, 기판(21)에 패드층(22)을 형성한 후에 이를 식각장벽으로 제1트렌치(23, trench)를 형성한다. 이어서, 제1트렌치(23)의 양측벽에 측벽보호막(24)을 형성한 후, 등방성식각 공정을 진행하여 제2트렌치(25)를 형성한다. 여기서, 도면부호 '26'을 필라패턴(26, pillar pattern)이라 표기하며, 필라패턴(26)은 필라해드(26A, pillar head) 및 필라넥(26B, pillar nect)으로 구성된다.

이렇게 형성된 필라패턴(26)에 게이트절연막 및 게이트전도막을 형성하고, 소스 및 드레인을 형성하여 수직채널 트랜지스터를 제조하는 것이다.

그런데, 필라패턴(26)의 형성중, 제2트렌치(25)는 등방성식각으로 진행되는 바, 기판 전체를 아울렀을 경우 필라패턴의 균일도가 낮다. 또한, 필라넥(26B)에는 게이트절연막 및 게이트전도막이 형성될 영역이기 때문에 일정영역 수직형상을 갖어야 하지만, 등방성식각의 특성으로 인해 위와 같은 형상을 만족하기 어려운 실정이다. 즉, 필라넥(26B)의 측벽이 둥근형상을 갖게 하여 게이트전도막의 형성두께를 불균일하게 하는 원인이 된다.

또한, 필라넥(26B)의 측벽이 수직형상을 갖어야 하는 조건하에서 필라해드(26A)와 필라넥(26B)이 접하는 영역(27)이 각진형상을 갖지 못할 경우, 제2트렌치(25)의 깊이를 증가시켜야 하고, 이 때문에 제2트렌치(25) 내부에 형성되는 박막들, 예컨대 게이트전도막의 높이가 높아져 후속 패터닝공정이 어려워진다.

따라서, 위와 같은 형상을 만족하는 필라패턴(26)을 제조할 수 있는 기술의 필요성이 제기되고 있다.

본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 필라패턴의 형성단계를 스택(stack)을 쌓아가는 형상으로 진행하여 종래보다 용이하게 필라패턴을 형성하는 필라패턴의 제조 방법을 제공하는데 그 목적이 있다.

상기의 목적을 달성하기 위한 본 발명의 필라패턴 형성 방법은 기판을 식각하여 필라넥패턴을 형성하는 단계 및 상기 필라넥패턴 상에 필라넥패턴 보다 폭이 넓은 필라해드패턴을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.

상술한 바와 같은 과제 해결 수단을 바탕으로 하는 본 발명은 종래보다 용이하게 필라패턴을 형성할 수 있다. 특히, 성장방식으로 필라해드패턴을 형성할 경우, 필라넥패턴과의 계면저항을 낮출 수 있다.

따라서, 안정적인 수직채널 트랜지스터의 동작을 보장하며, 나아가 수율을 향상시킬 수 있는 효과를 갖는다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위해 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다.

도 3a 내지 도 3d는 본 발명의 실시예에 따른 수직채널 게이트의 제조 방법을 나타낸 공정사시도이다.

도 3a에 도시된 바와 같이, 기판(31)을 리세스(recess)시켜 복수의 필라넥패턴(32)을 형성한다.

기판(31)은 실리콘막으로 형성하며, 300~400Å의 깊이만큼 식각한다. 그리고, 필라넥패턴(32)은 둥근 원기둥형상을 갖는다.

도 3b에 도시된 바와 같이, 복수의 필라넥패턴(32) 사이가 매워지도록 희생막(33)을 형성한다.

희생막(34)은 후속 공정에서 증착되는 박막의 틀을 잡아주거나, 식각공정등에서 하부층을 보호한 후 제거되는 박막을 의미한다. 이를 위해 희생막(33)은 기판(31)과 높은 식각선택비를 갖는 것이 바람직한데, 실시예에서는 산화막(oxide) 또는 질화막(nitride)인 것으로 예시한다.

이어서, 화학적기계적연마(Chemical Mechanical Polishing: CMP) 공정을 진행하여 필라넥패턴(32)의 표면을 노출시킨다.

도 3c에 도시된 바와 같이, 기판(31) 전면에 필라해드막(34)을 형성한다.

필라해드막(34)은 기판(31)과 동일한 실리콘막으로 형성하는 것이 바람직한데, 이를 위해 필라해드막(34)은 증착공정 또는 성장공정에 의해 형성된다.

첫째로, 증착공정으로 형성되는 필라해드막(34)은 단결정 실리콘막 또는 폴 리실리콘막과 같은 다결정 실리콘막일 수 있다.

둘째로, 성장공정으로 형성되는 필라해드막(34)은 실리콘막, 특히 단결정 실리콘막일 수 있다. 또한, 성장공정은 에피택셜 성장(epitaxial growth)방식일 수 있으며, 성장공정이 완료된 후에는 평탄화 공정을 진행하는 것이 바람직하다.

그리고, 필라해드막(34)은 300~500Å의 두께로 형성한다.

이어서, 필라해드막(34) 상에 포토레지스트패턴(35)을 형성한다.

도 3d에 도시되 바와 같이, 포토레지스트패턴(35)을 식각장벽으로 필라해드막(34)을 식각한다. 이로써, 필라해드패턴(34A)이 형성되고, 이후 희생막(33)을 제거하여 필라넥패턴(32)의 측벽을 노출시킨다.

필라해드패턴(34A)은 필라넥패턴(32)과 접촉되고, 필라넥패턴(32)보다 넓은 폭을 갖는다. 즉, 세워져 있는 덤벨형상(dumbbell profile)을 갖는다.

이로써, 필라패턴의 제조 방법이 완료된다.

이후 공정들은 수직채널 트랜지스터를 형성하기 위한 각 소자의 형성 방법에 따라 제조한다.

전술한 바와 같은 본 발명의 실시예는 웨이퍼에서 필라패턴의 전체적 균일도를 증가시키기 위해 기판(31)을 식각하여 필라넥패턴(32)을 형성하고, 필라넥패턴(32) 상에 필라해드패턴(34A)을 형성한다.

이와 같이 필라패턴을 제조할 경우, 비등방성 식각공정이 생략되어 균일도가 증가될 뿐만 아니라, 필라해드패턴(34A)과 필라넥패턴(32)의 측벽이 수직형상을 갖을 수 있어 다음과 같은 장점을 갖는다. 이는 도 3d의 Ⅰ-Ⅰ' 절단면에 따른 도 4 를 참조하여 설명한다.

첫째로, 필라해드패턴(34A)의 측벽이 수직형상을 갖을 경우, 후속 필라넥패턴(32) 사이에 매립된 게이트전도막 식각시 정확성을 향상시킬 수 있다. 이는 게이트전도막의 식각이 필라해드패턴(34A)의 측벽에 자동정렬되기 때문으로, 특히 게이트전도막 식각시, 필라해드패턴(34A)의 측벽을 보호하기 위해 형성된 스페이서(spacer)의 증착 두께를 고르게 하여 위와 같은 장점을 도출해 낸다.

둘째로, 필라넥패턴(32)의 측벽이 수직형상을 갖을 경우, 게이트전도막의 두께를 고르게 가져갈 수 있으며, 필라해드패턴(34A)과 필라넥패턴(32)이 접하는 각 'α'가 90°에 가까워서 필라넥패턴(32)의 깊이를 감소시킬 수 있다. 따라서, 필라넥패턴(32)을 감싸기 때문에 동일한 형성깊이를 갖는 게이트전도막의 식각공정이 용이해진다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

도 1은 수직채널 트랜지스터의 구조단면도.

도 2는 수직채널 트랜지스터를 형성하기 위한 기판의 식각공정을 나타낸 공정단면도.

도 3a 내지 도 3d는 본 발명의 실시예에 따른 수직채널 게이트의 제조 방법을 나타낸 공정사시도.

도 4는 도 3d의 Ⅰ-Ⅰ' 절단면에 따른 단면도.

* 도면의 주요부분에 대한 부호의 설명 *

31 : 기판

32 : 필라넥패턴

34A : 필라해드패턴

Claims (10)

1. 기판을 식각하여 필라넥패턴을 형성하는 단계;

   상기 필라넥패턴의 상부면이 노출되도록 상기 기판상에 상기 필라넥패턴 사이를 매립하는 희생막을 형성하는 단계;

   상기 기판 전면에 필라해드막을 형성하는 단계; 및

   포토레지스트패턴을 식각장벽으로 상기 필라해드막을 식각하여 상기 필라넥패턴 상에 필라넥패턴 보다 폭이 넓은 필라해드패턴을 형성하는 단계

   를 포함하는 필라패턴 형성 방법.
2. 제1항에 있어서,

   상기 필라해드패턴은 실리콘막으로 형성하는 필라패턴 형성 방법.
3. 제1항 또는 제2항에 있어서,

   상기 필라해드패턴은 증착공정 또는 성장공정으로 형성하는 필라패턴 형성 방법.
4. 제1항에 있어서,

   상기 기판은 실리콘막으로 형성하는 필라패턴 형성 방법.
5. 제1항에 있어서,

   상기 필라해드패턴은 300~500Å의 두께로 형성하는 필라패턴 형성 방법.
6. 제1항에 있어서,

   상기 필라해드패턴의 측벽은 수직형상으로 형성하는 필라패턴 형성 방법.
7. 제1항에 있어서,

   상기 필라넥패턴의 측벽은 수직형상으로 형성하는 필라패턴 형성 방법.
8. 제1항에 있어서,

   상기 기판은 300~400Å의 깊이만큼 식각하는 필라패턴 형성 방법.
9. 삭제
10. 제1항에 있어서,

    상기 희생막은 산화막(oxide) 또는 질화막(nitride)으로 형성하는 필라패턴 형성 방법.

Images