CN111403403A - 三维存储器及其制造方法 - Google Patents

三维存储器及其制造方法 Download PDF

Info

Publication number
CN111403403A
CN111403403A CN202010247141.9A CN202010247141A CN111403403A CN 111403403 A CN111403403 A CN 111403403A CN 202010247141 A CN202010247141 A CN 202010247141A CN 111403403 A CN111403403 A CN 111403403A
Authority
CN
China
Prior art keywords
sub
channel hole
sacrificial layer
layer
stack structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010247141.9A
Other languages
English (en)
Other versions
CN111403403B (zh
Inventor
刘沙沙
毛晓明
高晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202010247141.9A priority Critical patent/CN111403403B/zh
Publication of CN111403403A publication Critical patent/CN111403403A/zh
Application granted granted Critical
Publication of CN111403403B publication Critical patent/CN111403403B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种三维存储器及其制造方法；其中，方法包括：提供基底结构；所述基底结构至少包括：第一子堆叠结构；穿过所述第一子堆叠结构的第一子沟道孔；位于所述第一子沟道孔中的第一牺牲层；位于所述第一子堆叠结构及所述第一牺牲层上的第二子堆叠结构；穿过所述第二子堆叠结构且延伸至所述第一牺牲层的第二子沟道孔；形成第二牺牲层；所述第二牺牲层至少覆盖所述第二子沟道孔的侧壁；所述第二牺牲层的厚度随着所述第二子沟道孔深度的增加而减小；进行第一刻蚀，以去除所述第二牺牲层及部分第二子堆叠结构；在进行第一刻蚀时，刻蚀气体对所述第二子堆叠结构的刻蚀速度大于或等于对所述第二牺牲层的刻蚀速度。

Description

三维存储器及其制造方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种三维存储器的制造方法。
背景技术
三维存储器通过垂直堆叠多层数据存储单元来解决二维或者平面闪存带来的限制，支持在更小的空间内容纳更高的存储容量，进而有效降低成本和能耗。然而，随着垂直堆叠数据存储单元的层数的不断增加，在堆叠结构中进行深孔刻蚀一次性形成沟道孔的难度越来越高。实际应用中，采用子沟道孔叠加的制造方法来降低一次性形成沟道孔的工艺难度。子沟道孔叠加的制造方法具体为：首先，可以将三维存储器的堆叠结构规划成多个子堆叠结构，针对多个子堆叠结构，对应地将沟道孔规划成多个子沟道孔；接着，在制造三维存储器的过程中，在最底层的子堆叠结构上先进行刻蚀形成贯穿最底层的子堆叠结构的最底层子沟道孔，再在最底层的子堆叠结构上依次形成第二层的子堆叠结构及第二层的子沟道孔，接下来，在第二层的子堆叠结构及第二层的子沟道孔上依次形成第三层的子堆叠结构及第三层的子沟道孔，重复上述方法，直到形成最终的堆叠结构和沟道孔。其中，叠加时每个子堆叠结构中的子沟道孔均连通，所有连通的子沟道孔一起形成最终的沟道孔。
然而，相关技术中采用子沟道孔叠加的制造方法形成的最终沟道孔，在后续的制程中存在电学性能异常(如，存储数据失效、漏电等)的风险。
发明内容
为解决相关技术问题，本发明实施例提出一种三维存储器及其制造方法，能够在采用子沟道孔叠加的制造方法形成沟道孔时，降低后续的制程中沟道孔电学性能异常的风险。
本发明实施例提供了一种三维存储器制造方法，包括：
提供基底结构；所述基底结构至少包括：第一子堆叠结构；穿过所述第一子堆叠结构的第一子沟道孔；位于所述第一子沟道孔中的第一牺牲层；位于所述第一子堆叠结构及所述第一牺牲层上的第二子堆叠结构；穿过所述第二子堆叠结构且延伸至所述第一牺牲层的第二子沟道孔；
形成第二牺牲层；所述第二牺牲层至少覆盖所述第二子沟道孔的侧壁；所述第二牺牲层的厚度随着所述第二子沟道孔深度的增加而减小；
进行第一刻蚀，以去除所述第二牺牲层及部分第二子堆叠结构；在进行第一刻蚀时，刻蚀气体对所述第二子堆叠结构的刻蚀速度大于或等于对所述第二牺牲层的刻蚀速度。
上述方案中，所述第二牺牲层的材料包括多晶硅。
上述方案中，所述第一牺牲层的顶面覆盖有氧化层；在进行所述第一刻蚀时，同时去除所述氧化层。
上述方案中，所述方法还包括：
去除所述第一牺牲层。
上述方案中，所述第一牺牲层的材料包括光刻胶或无定型碳。
上述方案中，所述形成第二牺牲层的步骤包括：
通过化学气相沉积工艺或原子层沉积工艺形成所述第二牺牲层。
上述方案中，在沉积第二牺牲层的过程中，控制所述第二牺牲层位于所述侧壁不同区域的沉积速度，以使沉积在侧壁的所述第二牺牲层的厚度随着所述第二子沟道深度的增加而减小。
上述方案中，所述进行第一刻蚀，包括：
采用第一干法刻蚀工艺进行第一刻蚀；其中所述第一干法刻蚀通过刻蚀气体的氟源来执行。
上述方案中，所述方法还包括：
形成第一子堆叠结构；
形成穿过所述第一子堆叠结构的第一子沟道孔；
在所述第一子沟道孔中形成第一牺牲层；
将所述第一牺牲层的顶面进行抛光处理；所述第一牺牲层的顶面与所述第一子堆叠结构的顶面平齐；
在所述第一子堆叠结构及所述第一牺牲层的顶面形成第二子堆叠结构；
形成穿过所述第二子堆叠结构且延伸至所述第一牺牲层的第二子沟道孔，得到所述基底结构。
上述方案中，其特征在于，所述将所述第一牺牲层的顶面进行抛光处理的步骤包括：
通过化学机械抛光法(CMP，Chemical Mechanical Planarization)对所述第一牺牲层的顶面进行抛光处理。
本发明实施例还提供了一种三维存储器，包括：
第一子堆叠结构；
穿过所述第一子堆叠结构的第一子沟道孔；
位于所述第一子堆叠结构上的第二子堆叠结构；
穿过所述第二子堆叠结构的第二子沟道孔；其中，所述第一子沟道孔与所述第二子沟道孔连通；所述第二子沟道孔的底部尺寸不小于所述第二子沟道孔的顶部尺寸。
上述方案中，所述三维存储器还包括：
位于所述第一子沟道孔和所述第二子沟道孔中的沟道结构。
上述方案中，所述沟道结构包括：沿所述第一子沟道孔和所述第二子沟道孔的径向向内的方向依次设置的阻挡层、电荷捕获层、隧穿层和沟道层。
上述方案中，所述第一子堆叠结构及所述第二子堆叠结构均包含间隔排列的介电层和栅极层。
上述方案中，所述介电层的材料包括氧化硅，所述栅极层的材料包括钨。
本发明实施例提供了一种三维存储器及其制造方法；其中，方法包括：提供基底结构；所述基底结构至少包括：第一子堆叠结构；穿过所述第一子堆叠结构的第一子沟道孔；位于所述第一子沟道孔中的第一牺牲层；位于所述第一子堆叠结构及所述第一牺牲层上的第二子堆叠结构；穿过所述第二子堆叠结构且延伸至所述第一牺牲层的第二子沟道孔；形成第二牺牲层；所述第二牺牲层至少覆盖所述第二子沟道孔的侧壁；所述第二牺牲层的厚度随着所述第二子沟道孔深度的增加而减小；进行第一刻蚀，以去除所述第二牺牲层及部分第二子堆叠结构；在进行第一刻蚀时，刻蚀气体对所述第二子堆叠结构的刻蚀速度大于或等于对所述第二牺牲层的刻蚀速度。本发明实施例中，在形成第二子沟道孔的过程中，在第二子沟道孔的侧壁设置特殊厚度分布的牺牲层，并利用不同的刻蚀速度比刻蚀第二子堆叠结构和第二牺牲层，使得最终形成的第二子沟道孔的底部尺寸不小于所述第二子沟道孔的顶部尺寸，即第二子沟道孔的底部尺寸得到了扩增。如此，可以避免由于第二子沟道孔的底部尺寸过小，使得在后续的制程中，第二子沟道孔侧壁的薄膜层合并而导致的存储数据失效问题，或者第一子沟道孔与第二子沟道孔叠加处侧壁的薄膜层破损而导致的漏电问题，从而降低后续的制程中沟道孔电学性能异常的风险。
附图说明
图1a-1g为相关技术中三维存储器中采用子沟道孔叠加制造方法形成沟道孔的制造过程的示意图；
图2a-2c为相关技术中采用子沟道孔叠加制造方法形成沟道孔在后续的制程中出现电学性能异常的情况一；
图3为相关技术中采用子沟道孔叠加制造方法形成沟道孔在后续的制程中出现电学性能异常的情况二；
图4为本发明实施例提供的三维存储器的制造方法的实现流程示意图；
图5a-5d为本发明应用实施例提供的三维存储器的制造方法的过程示意图；
图6为本发明实施例提供的基底结构的制造方法的实现流程示意图；
图7a-7b为本发明实施例提供的一种第二子沟道孔最终的形貌示意图。
附图标记说明：
10-基底结构；100-衬底；110-第一子堆叠结构；111-第一材料层；112-第二材料层；120-第一子沟道孔；130-外延层；140-第一牺牲层；150-第二子堆叠结构；160-第二子沟道孔；170-第一介质层；270-第二牺牲层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对发明的具体技术方案做进一步详细描述。
相关技术中，三维存储器中采用的子沟道孔叠加制造方法形成沟道孔的制造过程如图1a-1f所示。
步骤101：在衬底100上形成第一子堆叠结构110，并形成穿过所述第一子堆叠结构110且延伸至所述衬底100的第一子沟道孔120；
参考图1a，实际应用时，所述第一子堆叠结构110位于衬底100之上，所述第一子堆叠结构110包括若干间隔排列的第一材料层111和第二材料层112。第一子堆叠结构110中包含第一材料层111和第二材料层112的层数可以根据实际工艺情况进行调整，如64层。在一具体实施例中，第一材料层111可由氧化硅(SiO2)形成；第二材料层112可以由氮化硅(SiN)形成，从而形成的第一子堆叠结构110为氮化物-氧化物(NO)叠层。第一材料层111和第二材料层112可以具有彼此相同的厚度，也可以具有彼此不同的厚度。第一材料层111和第二材料层112均可以通过化学气相沉积(CVD，Chemical Vapor Deposition)、原子层沉积(ALD，Atomic Layer Deposition)等工艺形成；第一子沟道孔120可以通过刻蚀工艺形成。
步骤102：在所述第一子沟道孔120中形成外延层130；
参考图1b，实际应用时，所述外延层130用于将沟道孔中沟道层与衬底100中阱区电性连接。所述外延层130可以通过外延生长(SEG，Selective Epitaxy Growth)的方式形成。外延层130的材料可包括：单晶硅。
步骤103：在所述第一子沟道孔120中填充第一牺牲层140，并将第一牺牲层140的顶面进行抛光处理；所述第一牺牲层140的顶面与所述第一子堆叠结构110的顶面平齐；
参考图1c，实际应用时，所述第一牺牲层140在第一子堆叠结构110及第一子沟道孔120上形成第二子堆叠结构150时起到支撑的作用。所述第一牺牲层140可以通过CVD或ALD等工艺形成，第一牺牲层140的材料可以是容易填充和容易去除的材料，如光刻胶或无定形碳等。
步骤104：在所述第一子堆叠结构110及第一牺牲层140的顶面形成第二子堆叠结构150，并形成穿过所述第二子堆叠结构150且延伸至所述第一牺牲层140的第二子沟道孔160；
参考图1d，实际应用时，在第一子堆叠结构110上形成第二子堆叠结构150及第二子沟道孔160的过程类似于步骤101中在衬底100上形成第一子堆叠结构110及第一子沟道孔120的过程。所述第二子堆叠结构150中包含第一材料层111和第二材料层112的层数可以与第一子堆叠结构110中相同或不同。在一具体实施例中，所述第二子堆叠结构150中包含的第一材料层111和第二材料层112的层数可以与第一子堆叠结构110中相同，如64层。
步骤105：形成第一介质层170；所述第一介质层170至少覆盖所述第二子沟道孔160的侧壁及底部；
实际应用时，由于第二子沟道孔160延伸至所述第一牺牲层140中，因此第一牺牲层140会与空气接触形成氧化层，此时需要先去除该氧化层再去除第一牺牲层140。同时，在步骤105之后直接去除第一牺牲层140会使得第二子沟道孔160的侧壁不可避免的被去除第一牺牲层140的刻蚀气体刻蚀，从而使第二子沟道孔160的横向尺寸整体变大，进而降低最终形成的沟道孔的电学性能。基于此，相关技术中，会先在第二子沟道孔160的侧壁生成保护层，然后再进行去除氧化层，去除第一牺牲层140、第一介质层170的处理即步骤105、106。
参考图1e，所述第一介质层170覆盖在第二子沟道孔160的侧壁及底部的厚度均匀。所述第一介质层170的材料可以与第一牺牲层140的材料相同，如光刻胶或无定形碳等。所述第一介质层170可以通过CVD或ALD等工艺形成。
步骤106：进行刻蚀，以去除部分覆盖在所述第二子沟道孔160底部的第一介质层170，使所述第一牺牲层140裸露出来；
参考图1f，实际应用时，利用刻蚀工艺将第二子沟道孔160底部的第一介质层170穿通。在进行刻蚀后，第一牺牲层140的顶部裸露出来，表面形成氧化层，同时在第一介质层170的表面同样会存在氧化层。
步骤107：去除所述第一牺牲层140及所述第一介质层170，得到沟道孔。
参考图1g，实际应用时，先通过第一湿法刻蚀去除所述第一牺牲层140的顶部裸露表面形成的氧化层及第一介质层170的表面形成的氧化层(这里，第一湿法刻蚀可以采用酸性溶液执行，如，氢氟酸(HF))；然后再通过第二湿法刻蚀去除所述第一牺牲层140及所述第一介质层170(这里，第二湿法刻蚀可以采用显影剂执行，如，四甲基氢氧化铵(TMAH))。
这里，在两个子堆叠结构中形成了沟道孔。实际应用中，当子堆叠结构的个数大于两个时，可以重复上述方法继续在第二子堆叠结构上向上叠加子堆叠结构。在后续的制程中，还会在沟道孔中形成沟道结构。这里，所述沟道结构的形成过程具体为：沿所述沟道孔的径向方向，由外向内依次形成阻挡层、电荷捕获层、隧穿层和沟道层，其中，阻挡层覆盖于所述沟道孔的侧壁表面，电荷捕获层覆盖于所述阻挡层表面，隧穿层覆盖于所述电荷捕获层表面，沟道层覆盖于所述隧穿层表面，构成ONOP(氧化物-氮化物-氧化物-多晶硅)结构，形成存储单元。所述阻挡层用于阻挡所述存储层中的电荷流出；所述电荷捕获层用于捕获并存储电荷；所述隧穿层用于产生电荷；所述沟道层用于起到支撑的作用。
然而，实际刻蚀工艺形成的子沟道孔侧壁并不是理想的垂直形貌，而是子沟道孔顶部尺寸大、底部尺寸小的形貌，因此，最终形成的沟道孔存在如图1g所示的每一层子沟道孔顶部尺寸大、底部尺寸小的形貌。同时，实际应用时，还会存在深孔刻蚀的底部刻蚀不足、形貌失真(英文可以表达为Distortion)以及光刻中对各层电路图样进行对准(英文可以表达为OVerLay，缩写为OVL)较差的情况。基于此，在后续的制程中存在图2a-2c所示的沟道孔异常的情况。
参考图2a，在后续的制程中，在沟道孔中的侧壁以及外延层的顶面形成多层薄膜结构即阻挡层、电荷捕获层、隧穿层；随后，对该多层薄膜结构进行刻蚀，以使后续的制程中沟道孔中的沟道层与外延层导通，此时，在刻蚀的过程中，第二层子沟道孔较小的底部尺寸可能使得沟道孔侧壁位于两层子堆叠结构叠加处(英文可以表达为Joint Sidewall)(图2a中用圆圈标识的区域)的多层薄膜结构更容易出现破损的现象。而当所述多层薄膜结构破损时，在后续的制程中，沟道孔中填充的多晶硅会与堆叠结构中填充的栅极介质导通，从而出现漏电。
参考图2b，第二层子沟道孔较小的底部尺寸可能使在后续的制程中，在沟道孔中的侧壁以及外延层的顶面更容易形成多层薄膜结构出现合并的现象(图2b中用圆圈标识的区域)。而当所述多层薄膜结构合并时，在后续的制程中沟道孔中填充的多晶硅不能到达部分被封闭的沟道孔，沟道孔中的沟道层也不能与外延层导通，从而出现整个沟道孔存储数据失效。
参考图2c，第二层子沟道孔较小的底部尺寸可能使在后续的制程中，更容易出现一些工艺反应后的废弃物无法从第一子沟道孔中排出，从而在废弃物挂壁处出现所述多层薄膜结构缺失的现象(图2c中用圆圈标识的区域)。而当多层薄膜结构缺失时，缺失处对应的存储器层存储数据也会失效。
同时，参考图3，在上述制造过程步骤107中，利用刻蚀工艺将第二子沟道孔160底部的第一介质层170穿通也会存在使得第一子沟道孔120侧壁损坏的风险，而当第一子沟道孔120侧壁损坏时，会进一步加剧如图2a所示的多层薄膜结构破损的风险。
综上所述，相关技术中采用子沟道孔叠加的制造方法形成的最终沟道孔，在后续的制程中存在电学性能异常(如，存储数据失效、漏电等)的风险。
基于此，在本发明实施例的各种实施例中，本发明实施例中，在形成第二子沟道孔的过程中，在第二子沟道孔的侧壁设置特殊厚度分布的牺牲层，并利用不同的刻蚀速度比刻蚀第二子堆叠结构和第二牺牲层，使得最终形成的第二子沟道孔的底部尺寸不小于所述第二子沟道孔的顶部尺寸，即第二子沟道孔的底部尺寸得到了扩增。如此，可以避免由于第二子沟道孔的底部尺寸过小，使得在后续的制程中，第二子沟道孔侧壁的薄膜层合并而导致的存储数据失效问题，或者第一子沟道孔与第二子沟道孔叠加处侧壁的薄膜层破损而导致的漏电问题，从而降低后续的制程中沟道孔电学性能异常的风险。
本发明实施例提供一种三维存储器的制造方法，图4为本发明实施三维存储器的制造方法流程示意图。如图4所示，所述方法包括以下步骤：
步骤401：提供基底结构；所述基底结构至少包括：第一子堆叠结构；穿过所述第一子堆叠结构的第一子沟道孔；位于所述第一子沟道孔中的第一牺牲层；位于所述第一子堆叠结构及所述第一牺牲层上的第二子堆叠结构；穿过所述第二子堆叠结构且延伸至所述第一牺牲层的第二子沟道孔；
步骤402：形成第二牺牲层；所述第二牺牲层至少覆盖所述第二子沟道孔的侧壁；所述第二牺牲层的厚度随着所述第二子沟道孔深度的增加而减小；
步骤403：进行第一刻蚀，以去除所述第二牺牲层及部分第二子堆叠结构；在进行第一刻蚀时，刻蚀气体对所述第二子堆叠结构的刻蚀速度大于或等于对所述第二牺牲层的刻蚀速度。
图5a-5d为本发明一实施例的三维存储器制造的过程示意图。下面结合图5a-5d描述本实施例的三维存储器的形成过程。
其中，在步骤401中，参考图5a，所述基底结构10至少包第一子堆叠结构110、第一子沟道孔120、第一牺牲层140、第二子堆叠结构150、及第二子沟道孔160。
实际应用时，本发明实施中所述基底结构10的制造方法如图6所示，所述方法包括以下步骤：
步骤4011：形成第一子堆叠结构110；
步骤4012：形成穿过所述第一子堆叠结构110的第一子沟道孔120；
步骤4013：在所述第一子沟道孔120中形成第一牺牲层140；
步骤4014：将所述第一牺牲层140的顶面进行抛光处理；所述第一牺牲层140的顶面与所述第一子堆叠结构110的顶面平齐；
步骤4015：在所述第一子堆叠结构110及所述第一牺牲层140的顶面形成第二子堆叠结构150；
步骤4016：形成穿过所述第二子堆叠结构150且延伸至所述第一牺牲层140的第二子沟道孔160，得到所述基底结构10。
其中，在步骤4011中，实际应用时，可以在衬底上形成所述第一子堆叠结构110。这里，所述衬底，可以包括至少一个单质半导体材料(如，硅(Si)衬底、锗(Ge)衬底)、至少一个有机半导体材料或者在本领域已知的其他半导体材料。
本申请实施例中的堆叠结构包括至少两层子堆叠结构，图5a中仅示出了两层，即第一子堆叠结构和第二子堆叠结构；所述第一子堆叠结构110包括若干间隔排列的第一材料层111和第二材料层112；所述第一材料层111也可以称为介电层，第一材料层111的材料包括但不限于氧化物层、氮化物层和碳化硅层中的一种或几种；所述第二材料层112也可以称为伪栅极层，第二材料层112的材料包括但不限于硅氧化物、硅氮化物层、硅氮氧化物中的一种或几种；在后续的制程中，所述第二材料层112可以被去除，并在被去除后的位置处填充栅极材料(如，金属钨(W))，在填充栅极材料后，该第二材料层对应位置处被称为栅极层。在一些实施例中，第一材料层111可以由氧化硅(SiO2)形成；第二材料层112可由氮化硅(SiN)形成，从而形成的第一子堆叠结构110为氮化物-氧化物(NO)叠层。实际应用时，第一材料层111和第二材料层112均可以通过CVD或ALD等工艺形成；其中，第一材料层111和第二材料层112可以具有彼此相同的厚度，也可以具有彼此不同的厚度。
在步骤4012中，实际应用时，第一子沟道孔120可以通过干法刻蚀工艺形成。在一些实施例中，所述干法刻蚀具体可以为等离子体刻蚀，所述刻蚀气体可以是CF4、CH3F等，或者在本领域已知的其它可用于刻蚀第一材料层111和第二材料层112的刻蚀气体。
在步骤4013中，实际应用时，所述第一牺牲层140在第一子堆叠结构110及第一子沟道孔120上形成第二子堆叠结构150时起到支撑的作用。所述第一牺牲层140可以通过CVD或ALD等工艺形成，第一牺牲层140的材料可以是容易填充和容易去除的材料，如光刻胶或无定形碳等。
在步骤4014中，实际应用时，为了使第二子堆叠结构150能够在平坦的结构面上生长需要对第一牺牲层140的顶面进行抛光处理。
在一些实施例中，所述将第一牺牲层140的顶面进行抛光处理的步骤包括：通过CMP对第一牺牲层140的顶面进行抛光处理。
在步骤4015、4016中，实际应用时，在第一子堆叠结构110上形成第二子堆叠结构150及第二子沟道孔160的过程类似于步骤4011、4012中在衬底上形成第一子堆叠结构110及第一子沟道孔120的过程。所述第二子堆叠结构150的组成、材料、形成工艺等均与第一子堆叠结构110相同。
这里，得到了由两个子沟道孔形成的沟道孔。实际应用中，当子沟道孔的个数大于两个时，可以重复上述方法在第二子堆叠结构及第二子沟道孔上继续向上叠加子沟道孔。
尽管在此描述了基底结构的示例性形成方法，但可以理解的是，一个或多个步骤可以从这一基底结构的形成过程中被省略。例如，实际应用中，衬底中还可以根据需要形成各种阱区，在进行刻蚀前生成相应的掩膜层，在第一子堆叠结构110中形成外延层130等。
在步骤402中，所述第二牺牲层270用于调节最后形成的第二子沟道孔160的底部尺寸。具体地：第二牺牲层270在沉积时有特殊的厚度要求，并在之后通过刻蚀的方式去除，在去除第二牺牲层270的过程中，同时去除部分的第二子堆叠结构150，以实现对第二子沟道孔160底部尺寸的调节。
参考图5b，至少在所述第二子沟道孔160的侧壁形成第二牺牲层270，实际应用时，第二牺牲层270还可以覆盖所述第二子堆叠结构150的顶部及第二子沟道孔160的底部。
在一些实施例中，所述形成第二牺牲层270的步骤包括：
通过CVD或ALD形成所述第二牺牲层270。
需要说明的是，这里对沉积在第二子沟道孔160的侧壁的第二牺牲层270的厚度有特殊要求，即第二牺牲层270的厚度随着所述第二子沟道孔160深度的增加而减小。
在一些实施例中，在沉积第二牺牲层270的过程中，控制所述第二牺牲层270位于所述侧壁不同区域的沉积速度，以使沉积在侧壁的所述第二牺牲层270的厚度随着所述第二子沟道孔160深度的增加而减小。
实际应用时，具体控制所述第二牺牲层270位于所述侧壁不同区域的沉积速度的方式不受限制。具体实施时，可以在第二子沟道孔160不同深度处设置不同的温度值，具体地，可以将第二子沟道孔160侧壁的温度设置为随着第二子沟道孔160深度的增加而降低，从而使第二牺牲层270位于所述侧壁区域的沉积速度随着第二子沟道孔160深度的增加而降低。如此，可以使第二牺牲层270沉积在第二子沟道孔侧壁的厚度随着所述第二子沟道孔深度的增加而减小。
在步骤403中，参考5c、5d，在对第二牺牲层270进行第一刻蚀，以去除第二牺牲层270及部分第二子堆叠结构150时，刻蚀气体首先刻蚀第二牺牲层270，在刻蚀完第二牺牲层270后进一步刻蚀第二子沟道孔160的侧壁，在第二牺牲层270的厚度随着所述第二子沟道孔160深度的增加而减小的情况下，随着第二子沟道孔160深度的增加，第二子沟道孔160侧壁被刻蚀掉的厚度增加。如此，可以实现对第二子沟道孔160底部尺寸的扩增，使得最终形成的第二子沟道孔160的底部尺寸不小于所述第二子沟道孔160的顶部尺寸。
实际应用时，在一些实施例中，进行第一刻蚀包括：采用干法刻蚀工艺进行第一刻蚀；其中，所述干法刻蚀工艺使用含有氟源的刻蚀气体来执行，更具体的是使用刻蚀气体中的氟源来执行刻蚀。在一些具体实施例中，所述干法刻蚀具体可以为等离子体刻蚀，所述刻蚀气体可以是CF4、CH3F等，或者在本领域已知的其它可用于刻蚀第二牺牲层270及第二子堆叠结构150且对所述第二子堆叠结构150的刻蚀速度大于或等于对所述第二牺牲层270的刻蚀速度的刻蚀气体。
需要说明的是，当第二牺牲层270的材料不同时，对第二子沟道孔160底部尺寸的调节程度也不同。
具体地：第二子堆叠结构150中包括交叠存在的第一材料层和第二材料层，而第一材料层的材料主要为硅的氧化物，如SiO2；第二材料层的材料主要为硅的氮化物，如SiN。
当第二牺牲层270的材料为与第二子堆叠结构150材料类似的SiN时，刻蚀气体对所述第二子堆叠结构的刻蚀速度与对所述第二牺牲层的刻蚀速度相当。在第二牺牲层270的厚度随着所述第二子沟道孔160深度的增加而减小的情况下，随着第二子沟道孔160深度的增加，第二子沟道孔160侧壁被刻蚀掉的厚度增加(参考7a)，最终形成的第二子沟道孔的顶部尺寸和底部尺寸相当，即第二子沟道孔的侧壁的近似垂直形貌(参考7b)。
当第二牺牲层270的材料为与第二子堆叠结构150材料相差较大的多晶硅时，刻蚀气体对所述第二子堆叠结构的刻蚀速度与对所述第二牺牲层的刻蚀速度大。在第二牺牲层270的厚度随着所述第二子沟道孔160深度的增加而减小的情况下，随着第二子沟道孔160深度的增加，第二子沟道孔160侧壁被刻蚀掉的厚度增加,且第二子沟道孔160靠近底部的侧壁明显被刻蚀掉更多(参考5c)。如此，选择多晶硅作为第二牺牲层270可以更好的增大第二子沟道孔160底部的尺寸。第二牺牲层270的材料为多晶硅时，最终形成的第二子沟道孔160的底部尺寸比顶部尺寸大(参考5d)。
基于此，在一些实施例中，所述第二牺牲层270的材料包括多晶硅。
实际应用时，当第一牺牲层140与空气接触形成氧化层，此时需要先去除该氧化层再去除第一牺牲层140。此时，在进行第一刻蚀时，若同时去除所述氧化层则可以直接进行后续的去除第一牺牲层140的步骤。
基于此，在一些实施例中，所述第一牺牲层140的顶面覆盖有氧化层；在进行所述第一刻蚀时，同时去除所述氧化层。
本发明实施例中去除第一牺牲层140的氧化层的方式避免了相关技术中步骤107中穿通的步骤，也就降低了第一子沟道孔120侧壁被穿通时过刻蚀而损坏的风险，进而降低后续的制程中，沟道孔电学性能异常的风险。
在步骤403之后，所述方法还包括：
去除所述第一牺牲层。
实际应用时，可以通过第二湿法刻蚀去除所述第一牺牲层140。这里，第二湿法刻蚀可以采用显影剂执行，如，TMAH。
实际应用中，在后续的制程中，还会在沟道孔中形成沟道结构。这里，所述沟道结构的形成过程具体为：沿所述第一沟道孔及第二沟道孔的径向方向，由外向内依次形成阻挡层、电荷捕获层、隧穿层和沟道层，其中，阻挡层覆盖于所述第一沟道孔及第二沟道孔的侧壁表面，电荷捕获层覆盖于所述阻挡层表面，隧穿层覆盖于所述电荷捕获层表面，沟道层覆盖于所述隧穿层表面，构成ONOP结构，形成存储单元。所述阻挡层用于阻挡所述存储层中的电荷流出；所述电荷捕获层用于捕获并存储电荷；所述隧穿层用于产生电荷；所述沟道层用于起到支撑的作用。
本发明实施例提供的三维存储器的制造方法，提供基底结构；所述基底结构至少包括：第一子堆叠结构；穿过所述第一子堆叠结构的第一子沟道孔；位于所述第一子沟道孔中的第一牺牲层；位于所述第一子堆叠结构及所述第一牺牲层上的第二子堆叠结构；穿过所述第二子堆叠结构且延伸至所述第一牺牲层的第二子沟道孔；形成第二牺牲层；所述第二牺牲层至少覆盖所述第二子沟道孔的侧壁；所述第二牺牲层的厚度随着所述第二子沟道孔深度的增加而减小；进行第一刻蚀，以去除所述第二牺牲层及部分第二子堆叠结构；在进行第一刻蚀时，刻蚀气体对所述第二子堆叠结构的刻蚀速度大于或等于对所述第二牺牲层的刻蚀速度。本发明实施例中，在形成第二子沟道孔的过程中，在第二子沟道孔的侧壁设置特殊厚度分布的牺牲层，并利用不同的刻蚀速度比刻蚀第二子堆叠结构和第二牺牲层，使得最终形成的第二子沟道孔的底部尺寸不小于所述第二子沟道孔的顶部尺寸，即第二子沟道孔的底部尺寸得到了扩增。如此，可以避免由于第二子沟道孔的底部尺寸过小，使得在后续的制程中，第二子沟道孔侧壁的薄膜层合并而导致的存储数据失效问题或者第一子沟道孔与第二子沟道孔叠加处侧壁的薄膜层破损而导致的漏电问题，从而降低后续的制程中沟道孔电学性能异常的风险。
基于上述三维存储器的制造方法，并结合图5d及图7b，本发明实施例还提供了一种三维存储器，所述三维存储器包括：
第一子堆叠结构；
穿过所述第一子堆叠结构的第一子沟道孔；
位于所述第一子堆叠结构上的第二子堆叠结构；
穿过所述第二子堆叠结构的第二子沟道孔；其中，所述第一子沟道孔与所述第二子沟道孔连通；所述第二子沟道孔的底部尺寸不小于所述第二子沟道孔的顶部尺寸。
这里，相关技术中形成的第二子沟道孔为顶部尺寸大、底部尺寸小的形貌，而利用本发明实施例的三维存储器制造方法得到的第二子沟道孔的底部尺寸不小于所述第二子沟道孔的顶部尺寸，这样，在第二子沟道孔的顶部尺寸一定的情况下，第二子沟道孔的底部尺寸较相关技术中得到了扩增。
实际应用中，所述第二子沟道孔的孔径保持不变或者所述第二子沟道孔的孔径随着所述第二子沟道孔深度的增加而增大。
其中，在一实施例中，所述三维存储器还包括：
位于所述第一子沟道孔和所述第二子沟道孔中的沟道结构。
实际应用中，所述沟道结构包括阻挡层、电荷捕获层、隧穿层和沟道层；所述阻挡层、所述电荷捕获层、所述隧穿层和所述沟道层沿所述第一子沟道孔和所述第二子沟道孔的径向方向依次设置，其中，阻挡层覆盖于所述第一子沟道孔和所述第二子沟道孔的侧壁表面，电荷捕获层覆盖于所述阻挡层表面，隧穿层覆盖于所述电荷捕获层表面，沟道层覆盖于所述隧穿层表面，构成ONOP结构，形成存储单元。所述阻挡层用于阻挡所述存储层中的电荷流出；所述电荷捕获层用于捕获并存储电荷；所述隧穿层用于产生电荷；所述沟道层用于起到支撑的作用。
其中，在一实施例中，所述沟道结构包括：沿所述第一子沟道孔和所述第二子沟道孔的径向向内的方向依次设置的阻挡层、电荷捕获层、隧穿层和沟道层。
实际应用中，所述第一子堆叠结构可以位于衬底之上。这里衬底，可以包括至少一个单质半导体材料(如，硅(Si)衬底、锗(Ge)衬底)、至少一个有机半导体材料或者在本领域已知的其他半导体材料。实际应用中，衬底中还会形成阱区。
实际应用中，所述第一子沟道孔底部还设置有外延层；所述外延层用于将后续在第一子沟道孔及第二子沟道孔中形成的沟道层与衬底中的阱区电性连接。
在一实施例中，所述第一子堆叠结构及所述第二子堆叠结构均包含间隔排列的介电层和栅极层。
实际应用中，所述第一子堆叠结构及所述第二子堆叠结果均包括若干间隔排列的介电层和栅极层；所述介电层的材料包括但不限于氧化物层、氮化物层和碳化硅层中的一种或几种，例如，氧化硅；所述栅极层的材料包括金属材料，例如，钨(W)。
其中，在一实施例中，所述介电层的材料包括氧化硅，所述栅极层的材料包括钨(W)。
需要说明的是：“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。
另外，本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (15)

1.一种三维存储器的制造方法，其特征在于，所述方法包括：
提供基底结构；所述基底结构至少包括：第一子堆叠结构；穿过所述第一子堆叠结构的第一子沟道孔；位于所述第一子沟道孔中的第一牺牲层；位于所述第一子堆叠结构及所述第一牺牲层上的第二子堆叠结构；穿过所述第二子堆叠结构且延伸至所述第一牺牲层的第二子沟道孔；
形成第二牺牲层；所述第二牺牲层至少覆盖所述第二子沟道孔的侧壁；所述第二牺牲层的厚度随着所述第二子沟道孔深度的增加而减小；
进行第一刻蚀，以去除所述第二牺牲层及部分第二子堆叠结构；在进行第一刻蚀时，刻蚀气体对所述第二子堆叠结构的刻蚀速度大于或等于对所述第二牺牲层的刻蚀速度。
2.根据权利要求1所述的方法，其特征在于，所述第二牺牲层的材料包括多晶硅。
3.根据权利要求1所述的方法，其特征在于，所述第一牺牲层的顶面覆盖有氧化层；在进行所述第一刻蚀时，同时去除所述氧化层。
4.根据权利要求1所述的方法，其特征在于，所述方法还包括：
去除所述第一牺牲层。
5.根据权利要求1所述的方法，其特征在于，所述第一牺牲层的材料包括光刻胶或无定型碳。
6.根据权利要求1所述的方法，其特征在于，所述形成第二牺牲层的步骤包括：
通过化学气相沉积工艺或原子层沉积工艺形成所述第二牺牲层。
7.根据权利要求6所述的方法，其特征在于，在沉积第二牺牲层的过程中，控制所述第二牺牲层位于所述侧壁不同区域的沉积速度，以使沉积在侧壁的所述第二牺牲层的厚度随着所述第二子沟道深度的增加而减小。
8.根据权利要求1所述的方法，其特征在于，所述进行第一刻蚀，包括：
采用第一干法刻蚀工艺进行第一刻蚀；其中所述第一干法刻蚀通过刻蚀气体的氟源来执行。
9.根据权利要求1所述的方法，其特征在于，所述方法还包括：
形成第一子堆叠结构；
形成穿过所述第一子堆叠结构的第一子沟道孔；
在所述第一子沟道孔中形成第一牺牲层；
将所述第一牺牲层的顶面进行抛光处理；所述第一牺牲层的顶面与所述第一子堆叠结构的顶面平齐；
在所述第一子堆叠结构及所述第一牺牲层的顶面形成第二子堆叠结构；
形成穿过所述第二子堆叠结构且延伸至所述第一牺牲层的第二子沟道孔，得到所述基底结构。
10.根据权利要求9所述的方法，其特征在于，所述将所述第一牺牲层的顶面进行抛光处理的步骤包括：
通过化学机械抛光法对所述第一牺牲层的顶面进行抛光处理。
11.一种三维存储器，其特征在于，包括：
第一子堆叠结构；
穿过所述第一子堆叠结构的第一子沟道孔；
位于所述第一子堆叠结构上的第二子堆叠结构；
穿过所述第二子堆叠结构的第二子沟道孔；其中，所述第一子沟道孔与所述第二子沟道孔连通；所述第二子沟道孔的底部尺寸不小于所述第二子沟道孔的顶部尺寸。
12.根据权利要求11所述的三维存储器，其特征在于，所述三维存储器还包括：
位于所述第一子沟道孔和所述第二子沟道孔中的沟道结构。
13.根据权利要求12所述的三维存储器，其特征在于，所述沟道结构包括：沿所述第一子沟道孔和所述第二子沟道孔的径向向内的方向依次设置的阻挡层、电荷捕获层、隧穿层和沟道层。
14.根据权利要求11所述的三维存储器，其特征在于，所述第一子堆叠结构及所述第二子堆叠结构均包含间隔排列的介电层和栅极层。
15.根据权利要求14所述的三维存储器，其特征在于，所述介电层的材料包括氧化硅，所述栅极层的材料包括钨。
CN202010247141.9A 2020-03-31 2020-03-31 三维存储器及其制造方法 Active CN111403403B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010247141.9A CN111403403B (zh) 2020-03-31 2020-03-31 三维存储器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010247141.9A CN111403403B (zh) 2020-03-31 2020-03-31 三维存储器及其制造方法

Publications (2)

Publication Number Publication Date
CN111403403A true CN111403403A (zh) 2020-07-10
CN111403403B CN111403403B (zh) 2023-05-26

Family

ID=71431441

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010247141.9A Active CN111403403B (zh) 2020-03-31 2020-03-31 三维存储器及其制造方法

Country Status (1)

Country Link
CN (1) CN111403403B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635486A (zh) * 2020-12-16 2021-04-09 长江存储科技有限责任公司 一种三维存储器及其制造方法
CN112928065A (zh) * 2021-03-24 2021-06-08 长江存储科技有限责任公司 一种深孔形成方法以及三维存储器的形成方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100019310A1 (en) * 2008-07-25 2010-01-28 Kabushiki Kaisha Toshiba Semiconductor memory device
CN106816442A (zh) * 2015-11-30 2017-06-09 爱思开海力士有限公司 电子设备及其制造方法
CN109314118A (zh) * 2018-08-21 2019-02-05 长江存储科技有限责任公司 具有贯穿阵列触点的三维存储器件及其形成方法
CN109417071A (zh) * 2018-10-11 2019-03-01 长江存储科技有限责任公司 用于使用非共形牺牲层在三维存储设备中形成沟道孔的方法
CN109712977A (zh) * 2019-01-15 2019-05-03 长江存储科技有限责任公司 三维存储器件及其制备方法
CN109817634A (zh) * 2019-01-31 2019-05-28 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN110164818A (zh) * 2019-05-27 2019-08-23 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
CN110808249A (zh) * 2019-10-12 2020-02-18 长江存储科技有限责任公司 三维存储器结构及其制备方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100019310A1 (en) * 2008-07-25 2010-01-28 Kabushiki Kaisha Toshiba Semiconductor memory device
CN106816442A (zh) * 2015-11-30 2017-06-09 爱思开海力士有限公司 电子设备及其制造方法
CN109314118A (zh) * 2018-08-21 2019-02-05 长江存储科技有限责任公司 具有贯穿阵列触点的三维存储器件及其形成方法
CN109417071A (zh) * 2018-10-11 2019-03-01 长江存储科技有限责任公司 用于使用非共形牺牲层在三维存储设备中形成沟道孔的方法
CN109712977A (zh) * 2019-01-15 2019-05-03 长江存储科技有限责任公司 三维存储器件及其制备方法
CN109817634A (zh) * 2019-01-31 2019-05-28 长江存储科技有限责任公司 3d nand存储器及其形成方法
CN110164818A (zh) * 2019-05-27 2019-08-23 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
CN110808249A (zh) * 2019-10-12 2020-02-18 长江存储科技有限责任公司 三维存储器结构及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112635486A (zh) * 2020-12-16 2021-04-09 长江存储科技有限责任公司 一种三维存储器及其制造方法
CN112635486B (zh) * 2020-12-16 2024-04-09 长江存储科技有限责任公司 一种三维存储器及其制造方法
CN112928065A (zh) * 2021-03-24 2021-06-08 长江存储科技有限责任公司 一种深孔形成方法以及三维存储器的形成方法

Also Published As

Publication number Publication date
CN111403403B (zh) 2023-05-26

Similar Documents

Publication Publication Date Title
EP3375013B1 (en) Method of making a three-dimensional memory device containing annular etch-stop spacer
US9875929B1 (en) Three-dimensional memory device with annular blocking dielectrics and discrete charge storage elements and method of making thereof
CN109564922B (zh) 三维存储设备及其制造方法
EP3420596B1 (en) Method of suppressing epitaxial growth in support openings and three-dimensional memory device containing non-epitaxial support pillars in the support openings
US9991277B1 (en) Three-dimensional memory device with discrete self-aligned charge storage elements and method of making thereof
US9768192B1 (en) Three-dimensional memory device containing annular etch-stop spacer and method of making thereof
EP3286784B1 (en) Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material
US9576975B2 (en) Monolithic three-dimensional NAND strings and methods of fabrication thereof
US10553599B1 (en) Three-dimensional memory device containing drain select isolation structures and on-pitch channels and methods of making the same without an etch stop layer
US9786681B1 (en) Multilevel memory stack structure employing stacks of a support pedestal structure and a support pillar structure
CN108012567B (zh) 用于存储器结构中的控制栅极电极的钴和钴-半导体合金的横向堆叠体
US9543320B2 (en) Three-dimensional memory structure having self-aligned drain regions and methods of making thereof
US20160315095A1 (en) Blocking oxide in memory opening integration scheme for three-dimensional memory structure
WO2017074552A1 (en) Robust nucleation layers for enhanced fluorine protection and stress reduction in 3d nand word lines
US11049807B2 (en) Three-dimensional memory device containing tubular blocking dielectric spacers
US10658377B2 (en) Three-dimensional memory device with reduced etch damage to memory films and methods of making the same
CN111785725B (zh) 三维存储器的形成方法
US7915123B1 (en) Dual charge storage node memory device and methods for fabricating such device
CN111403403B (zh) 三维存储器及其制造方法
CN110718501A (zh) 间隙填充方法以及使用该方法制造半导体器件的方法
CN111540749B (zh) 三维存储器及其形成方法
CN111276483B (zh) 三维存储器及其制造方法
CN112635480B (zh) 三维存储器及其制造方法
CN112786612A (zh) 三维存储器及其制造方法
US11024645B2 (en) Three-dimensional memory device containing a silicon nitride ring in an opening in a memory film and method of making the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant