CN112635486A - 一种三维存储器及其制造方法 - Google Patents
一种三维存储器及其制造方法 Download PDFInfo
- Publication number
- CN112635486A CN112635486A CN202011488182.3A CN202011488182A CN112635486A CN 112635486 A CN112635486 A CN 112635486A CN 202011488182 A CN202011488182 A CN 202011488182A CN 112635486 A CN112635486 A CN 112635486A
- Authority
- CN
- China
- Prior art keywords
- sacrificial layer
- channel hole
- layer
- etching
- stacked structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 76
- 238000000034 method Methods 0.000 claims abstract description 71
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 230000000149 penetrating effect Effects 0.000 claims abstract description 9
- 238000006243 chemical reaction Methods 0.000 claims description 59
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 41
- 229910052799 carbon Inorganic materials 0.000 claims description 41
- 239000007789 gas Substances 0.000 claims description 28
- 239000012495 reaction gas Substances 0.000 claims description 14
- 238000011065 in-situ storage Methods 0.000 claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052698 phosphorus Inorganic materials 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 239000000758 substrate Substances 0.000 description 17
- 239000000463 material Substances 0.000 description 15
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 230000005641 tunneling Effects 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- UHOVQNZJYSORNB-UHFFFAOYSA-N Benzene Chemical compound C1=CC=CC=C1 UHOVQNZJYSORNB-UHFFFAOYSA-N 0.000 description 3
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 229910003481 amorphous carbon Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 125000001997 phenyl group Chemical group [H]C1=C([H])C([H])=C(*)C([H])=C1[H] 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本申请实施例公开了一种三维存储器及其制造方法，所述方法包括：提供半导体结构，所述半导体结构包括第一堆叠结构以及贯穿所述第一堆叠结构的第一沟道孔；在所述第一沟道孔内填充第一牺牲层；在所述第一沟道孔内、所述第一牺牲层上形成第二牺牲层；在所述第一堆叠结构上形成第二堆叠结构；刻蚀所述第二堆叠结构，形成与所述第一沟道孔相对应且暴露所述第二牺牲层的第二沟道孔；其中，刻蚀所述第二堆叠结构的工艺中，所述第二牺牲层的耐刻蚀度大于所述第一牺牲层的耐刻蚀度。
Description
技术领域
本申请实施例涉及半导体制造领域，特别涉及一种三维存储器及其制造方法。
背景技术
3D NAND叠加的层数越多，越能获得更多的存储单元，但是层数越多，沟道孔刻蚀(Channel Hole Etch Through，CH ET)的难度越大，因此双堆叠(dual deck)工艺被开发出来，即采用两次CH ET以降低一次CH ET的难度。
现有的3D NAND在制作过程中，在进行上层堆叠结构的CH ET时，存在对下层堆叠结构的沟道孔内的牺牲层的过刻蚀问题。
发明内容
有鉴于此，本申请实施例为解决现有技术中存在的至少一个问题而提供一种三维存储器及其制造方法。
为达到上述目的，本申请实施例的技术方案是这样实现的：
第一方面，本申请实施例提供一种三维存储器的制造方法，所述方法包括：
提供半导体结构，所述半导体结构包括第一堆叠结构以及贯穿所述第一堆叠结构的第一沟道孔；
在所述第一沟道孔内填充第一牺牲层；
在所述第一沟道孔内、所述第一牺牲层上形成第二牺牲层；
在所述第一堆叠结构上形成第二堆叠结构；刻蚀所述第二堆叠结构，形成与所述第一沟道孔相对应且暴露所述第二牺牲层的第二沟道孔；
其中，刻蚀所述第二堆叠结构的工艺中，所述第二牺牲层的耐刻蚀度大于所述第一牺牲层的耐刻蚀度。
在一种可选的实施方式中，所述填充第一牺牲层在第一反应室内利用反应气源形成；所述在所述第一沟道孔内、所述第一牺牲层上形成第二牺牲层，包括：
在所述第一反应室内，通入反应气源和掺杂气源，在所述第一沟道孔内、所述第一牺牲层上原位沉积第二牺牲层。
在一种可选的实施方式中，所述掺杂气源包括磷源或钨源。
在一种可选的实施方式中，所述第二牺牲层中磷元素的掺杂含量为40at％-60at％；
所述第二牺牲层中钨元素的掺杂含量为10at％-60at％。
在一种可选的实施方式中，所述填充第一牺牲层在第一反应室内执行；所述在所述第一沟道孔内、所述第一牺牲层上形成第二牺牲层，包括：
改变所述第一反应室内的反应参数，在所述第一反应室内通入反应气源，在所述第一沟道孔内、所述第一牺牲层上原位沉积第二牺牲层；
其中，所述反应参数包括以下至少之一：反应温度、反应功率、反应压力。
在一种可选的实施方式中，所述第一牺牲层为未掺杂碳层；
所述第二牺牲层为高模量碳层。
在一种可选的实施方式中，刻蚀所述第二堆叠结构之后，所述方法还包括：
通过所述第二沟道孔去除所述第一沟道孔内的所述第一牺牲层和所述第二牺牲层。
在一种可选的实施方式中，在去除所述第一沟道孔内的所述第一牺牲层和所述第二牺牲层的步骤中采用的刻蚀气体包括活性氧、O3、Cl2和HCl。
在一种可选的实施方式中，所述在所述半导体结构上形成上层堆叠结构之前，所述方法还包括：
对所述第二牺牲层的上表面进行平坦化处理，以使所述第二牺牲层的上表面与所述第一沟道孔的上表面齐平。
第二方面，本申请实施例提供一种三维存储器，所述三维存储器由第一方面任一项所述的三维存储器的制造方法制造形成。
本申请实施例提供了一种三维存储器及其制造方法，所述方法包括：提供半导体结构，所述半导体结构包括第一堆叠结构以及贯穿所述第一堆叠结构的第一沟道孔；在所述第一沟道孔内填充第一牺牲层；在所述第一沟道孔内、所述第一牺牲层上形成第二牺牲层；在所述第一堆叠结构上形成第二堆叠结构；刻蚀所述第二堆叠结构，形成与所述第一沟道孔相对应且暴露所述第二牺牲层的第二沟道孔；其中，所述第二牺牲层的耐刻蚀度大于所述第一牺牲层的耐刻蚀度。该方法通过在所述第一沟道孔内的第一牺牲层上形成耐刻蚀度大于所述第一牺牲层的第二牺牲层，使得第二沟道孔的刻蚀停止在第二牺牲层上，避免在刻蚀形成第二沟通孔时，出现第一沟道孔内的填充的牺牲层被过刻蚀而导致第二沟道孔的刻蚀着陆深度超出器件设计要求的情况，从而提高器件的良率。
附图说明
图1为本申请实施例提供的一种三维存储器的制造方法的实现流程示意图；
图2a-图2d为本申请一具体示例提供的一种三维存储器的制造方法中的结构示意图。
具体实施方式
下面将参照附图更详细地描述本申请公开的示例性实施方式。虽然附图中显示了本申请的示例性实施方式，然而应当理解，可以以各种形式实现本申请，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本申请，并且能够将本申请公开的范围完整的传达给本领域的技术人员。
在下文的描述中，给出了大量具体的细节以便提供对本申请更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本申请可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本申请发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。
在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本申请必然存在第一元件、部件、区、层或部分。
空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了能够更加详尽地了解本申请实施例的特点与技术内容，下面结合附图对本申请实施例的实现进行详细阐述，所附附图仅供参考说明之用，并非用来限定本申请实施例。
现有的3D NAND存储器件的存储结构通常由多层材料层堆叠形成。随着3D NAND存储器件中堆叠的存储单元层数越来越多，通常采用双堆叠工艺形成沟道孔。在形成上层堆叠结构时，通常采用多晶硅层或碳层作为牺牲层，填充于下层堆叠结构的沟道孔内。然而，多晶硅层的形成工艺复杂、成本高以及后续制程不易保持，虽然碳层的形成工艺简单且容易去除，但正是由于碳层的刻蚀速率较快，在形成上层堆叠结构的沟道孔时，极易出现上层堆叠结构的沟道孔的刻蚀着陆深度(etch landing depth)超过器件设计要求的情况，甚至会出现损伤(damage)下层堆叠结构的情况，从而降低器件良率。
为此，提出了本申请实施例的以下技术方案。
本申请实施例提供一种三维存储器的制造方法，图1为本申请实施例提供的一种三维存储器的制造方法的实现流程示意图，该方法主要包括以下步骤：
步骤101、提供半导体结构，所述半导体结构包括第一堆叠结构以及贯穿所述第一堆叠结构的第一沟道孔。
在本申请实施例中，提供半导体结构，所述半导体结构可以包括：半导体衬底、形成在所述半导体衬底上的第一堆叠结构(下层堆叠结构)以及贯穿所述第一堆叠结构的第一沟道孔。需要说明的是，所述半导体衬底可以为单质半导体材料衬底(例如为硅(Si)衬底、锗(Ge)衬底等)、复合半导体材料衬底(例如为锗硅(SiGe)衬底等)，或绝缘体上硅(SOI)衬底、绝缘体上锗(GeOI)衬底等。所述第一堆叠结构，具体为：多层交错堆叠的氧化物层和氮化物层，氮化物层形成于相邻的氧化物层之间。其中，氧化物层和氮化物层可以具有彼此相同的厚度，也可以具有彼此不同的厚度。优选地，氮化物层为氮化硅SiN，氧化物层为氧化硅SiO。在实际应用时，可以通过沉积工艺形成所述第一堆叠结构，例如，化学气相沉积(Chemical Vapor Deposition，CVD)、物理气相沉积(Physical Vapor Deposition，PVD)、等离子体增强化学气相沉积(Plasma-Enhanced CVD，PECVD)、溅镀(sputtering)、有机金属化学气相沉积(Metal-Organic Chemical Vapor Deposition，MOCVD)或原子层沉积(Atomic Layer Deposition，ALD)。
在实际应用时，所述第一沟道孔的横截面形状可以包括圆形或者方形等。实际应用时，第一沟道孔可以通过干法刻蚀工艺形成。在一些实施例中，所述干法刻蚀具体可以为等离子体刻蚀，所述刻蚀气体可以是CF4等，或者是其他可用于刻蚀第一堆叠结构的刻蚀气体。这里，所述第一沟道孔的顶部开口尺寸大于底部开口尺寸，从而在形成第二沟道孔时能有更大的工艺窗口(process window)。
步骤102、在所述第一沟道孔内填充第一牺牲层。
步骤103、在所述第一沟道孔内、所述第一牺牲层上形成第二牺牲层。
在本申请实施例中，在所述第一沟道孔内填充第一牺牲层，所述第一牺牲层未填满所述第一沟道孔。所述第一牺牲层在第一反应室内利用反应气源形成，在所述第一反应室内，通入反应气源和掺杂气源，在所述第一沟道孔内、所述第一牺牲层上原位沉积第二牺牲层。所述掺杂气源包括磷源或钨源。在实际应用时，第一牺牲层和第二牺牲层均在第一反应室形成，在形成第二牺牲层时采用的反应气源和形成第一牺牲层时采用的反应气源相同。
这里，所述第一牺牲层为未掺杂碳层。所述第一牺牲层为掺杂碳层。掺杂碳层(掺磷碳层和掺钨碳层)的耐刻蚀度大于未掺杂碳层(普通碳层)的耐刻蚀度。掺磷碳层中磷元素的掺杂含量为40at％-60at％；掺钨碳层中钨元素的掺杂含量为10at％-60at％。在实际应用时，可以根据第二堆叠结构的堆叠层数以及第二沟道孔的刻蚀深度而对第二牺牲层中的掺杂元素的含量进行调整，从而对所述第二牺牲层的耐刻蚀度进行调整，使得第二沟道孔的刻蚀停止在所述第二牺牲层中即可。
在本申请实施例中，在所述第一沟道孔内填充第一牺牲层，所述第一牺牲层未填满所述第一沟道孔。所述填充第一牺牲层在第一反应室内执行，改变所述第一反应室内的反应参数，以使所述第一反应室内的反应参数和形成所述第一牺牲层的工艺中的反应参数不同，通入与形成所述第一牺牲层的工艺中相同的反应气源，在所述第一沟道孔内、所述第一牺牲层上原位沉积第二牺牲层；其中，所述反应参数包括以下至少之一：反应温度、反应功率和反应压力。在实际应用时，第一牺牲层和第二牺牲层均在第一反应室形成，在形成第二牺牲层时采用的反应气源和形成第一牺牲层时采用的反应气源相同，但形成第二牺牲层时第一反应室内的反应参数和形成第一牺牲层时第一反应室内的反应参数不同。
这里，所述第一牺牲层为未掺杂碳层。所述第一牺牲层为高模量碳层。在实际应用时，相较于形成第一牺牲层的反应参数，可以通过提高反应温度、提高反应功率或降低反应压力的方式形成高模量碳层。高模量碳层的耐刻蚀度大于未掺杂碳层(普通碳层)的耐刻蚀度。在实际应用时，所述未掺杂碳层具体可以为无定形碳层，可以采用CVD、PVD和PECVD等工艺形成无定形碳膜，通常使用碳氢化合物作为反应气源，例如具有苯环或者多个双键的苯(C6H6)、甲苯(C7H8)等作为反应气源来形成无定形碳层。
这里，所述第一牺牲层和所述第二牺牲层均为牺牲层，位于所述第一牺牲层上的所述第二牺牲层可以作为停止层，使得后续在形成第二沟道孔时，所述第二沟道孔的刻蚀能够停止在所述第二牺牲层内。
这里，所述填充第一牺牲层以及所述形成第二牺牲层在同一反应室内执行，从而减少了整体处理时间，避免了因进出不同的反应室而引起的污染，提高了产品良率。
在本申请实施例中，通过改善第一沟道孔内形成的碳牺牲层的工艺，而在第一沟道孔内形成底部为普通碳层，顶部为耐刻蚀度较大的掺杂碳层或高模量碳层，以优化第一沟道孔内的碳牺牲层(第一牺牲层和第二牺牲层)的薄膜属性和薄膜结构，使得碳牺牲层可以保证第二沟道孔的刻蚀停止在第二牺牲层上，从而不会出现第二沟道孔的刻蚀着陆深度超过器件设计要求和损伤下层堆叠结构的情况，提高了器件良率。
步骤104、在所述第一堆叠结构上形成第二堆叠结构；刻蚀所述第二堆叠结构，形成与所述第一沟道孔相对应且暴露所述第二牺牲层的第二沟道孔；其中，刻蚀所述第二堆叠结构的工艺中，所述第二牺牲层的耐刻蚀度大于所述第一牺牲层的耐刻蚀度。
在本申请实施例中，形成第二牺牲层后，对所述第二牺牲层的上表面进行平坦化处理，以使所述第二牺牲层的上表面与所述第一堆叠结构的上表面齐平；在所述半导体结构上形成第二堆叠结构(上层堆叠结构)；刻蚀所述第二堆叠结构，形成与所述第一沟道孔相对应且暴露所述第二牺牲层的第二沟道孔；通过所述第二沟道孔去除所述第一沟道孔内的所述第一牺牲层和所述第二牺牲层。由于刻蚀所述第二堆叠结构的工艺中，所述第二牺牲层的耐刻蚀度大于所述第一牺牲层的耐刻蚀度，因此在形成第二沟道孔时，可以保证第二沟道孔的刻蚀停止在第二牺牲层上，从而不会出现第二沟道孔的刻蚀着陆深度超过器件设计要求和损伤下层堆叠结构的情况，提高了器件良率。
实际应用时，所述第二堆叠结构的总高度可以与所述第一堆叠结构的总高度相同或不同。实际应用时，在第一堆叠结构上形成第二堆叠结构的过程类似于在衬底上形成第一堆叠结构的过程。所述第二堆叠结构的组成、材料、形成工艺等均与第一堆叠结构相同。
在本申请实施例中，去除所述第一牺牲层和所述第二牺牲层例如采用湿法刻蚀工艺执行。去除所述第一沟道孔内的所述第一牺牲层和所述第二牺牲层的步骤中采用的刻蚀气体包括以下至少之一：活性氧、O3、Cl2、HCl。在实际应用是，当所述第二牺牲层为掺杂碳层时，采用Cl2或HCl作为刻蚀气体对所述第二牺牲层进行刻蚀，再采用活性氧或O3作为刻蚀气体对所述第一牺牲层进行刻蚀；当所述第二牺牲层为高模量碳层时，采用活性氧或O3作为刻蚀气体对所述第一牺牲层和所述第二牺牲层进行刻蚀。需要说明的是，在所述第二堆叠结构上形成第二沟道孔时，所述第二沟道孔位于与所述第一沟道孔对应的位置上，即所述第二沟道孔的中心线与所述第一沟道孔的中心线重合，从而所述第一沟道孔与所述第二沟道孔共同构成一贯通的总沟道孔。在实际应用时，可以通过化学机械研磨(ChemicalMechanical Polish，CMP)工艺实现对所述第二牺牲层上表面的平坦化处理。形成所述第二沟道孔的刻蚀工艺具体可以是溅射刻蚀、化学刻蚀或高密度等离子体刻蚀等中的一种。
本申请实施例中通过掺杂提高上第二牺牲层的耐蚀刻能力，从而在一定程度上缩减了第二沟道孔的着陆深度，增大了刻蚀工艺窗口。
本申请实施例中通过在第一牺牲层上形成高模量碳层(第二牺牲层)，高模量碳层相较于普通碳层更耐蚀刻，从而在一定程度上缩减了第二沟道孔的着陆深度，提高了刻蚀工艺窗口，且高模量碳层和普通碳层可以通过一道刻蚀工艺一同去除。
在本申请实施例中，所述第一牺牲层和所述第二牺牲层可以共同作为牺牲层，由于所述第二牺牲层的耐刻蚀度大于所述第一牺牲层的耐刻蚀度，因而所述第二牺牲层还可以作为停止层填充在所述第一沟道孔内，从而在形成第二堆叠结构的第二沟道孔时，所述第二牺牲层可以作为阻挡层，其能够保护所述第二沟道孔下方的第一沟道孔在刻蚀形成所述第二沟道孔时不被刻蚀。而在形成所述第二沟道孔后，可以通过湿法刻蚀工艺去除位于所述第一沟道孔内的所述第一牺牲层和所述第二牺牲层，从而所述第一沟道孔与所述第二沟道孔共同构成一贯通的总沟道孔。需要说明的是，在去除所述第一沟道孔内的所述第一牺牲层和所述第二牺牲层的过程中，由于所述第一沟道孔底部具有硅外延层(SiliconEpitaxial Growth，SEG)，为了防止损伤硅外延层，可以采用Cl2刻蚀气体或HCl刻蚀气体作为湿法刻蚀工艺中的刻蚀气体，所述Cl2刻蚀气体及HCl刻蚀气体具有高刻蚀选择比，其对碳层(第一牺牲层和第二牺牲层)的刻蚀速率很高，而对硅外延层的刻蚀速率很低；为了防止损伤硅外延层，还可以在硅外延层上形成一层氧化层，从而在后续的牺牲层去除过程中，由于氧化层的存在，刻蚀气体不会损伤到硅外延层。
在实际应用时，在形成总沟道孔(连通的第一沟道孔和第二沟道孔)之后，还需要在总沟道孔中形成存储器层，所述方法包括：步骤a：在总沟道孔中形成存储器材料层，所述存储器材料层覆盖连通的第一沟道孔和第二沟道孔的侧壁和底面；
步骤b：对所述存储器材料层进行刻蚀，以去除覆盖在所述堆叠结构表面以及所述总沟道孔底面的存储器材料层；
步骤c：填充介质材料。
在步骤a中，在总沟道孔中形成存储器材料层的过程可以包括：沿所述第一沟道孔及第二沟道孔的径向方向，由外向内依次形成阻挡层、电荷捕获层、隧穿层和沟道层，其中，阻挡层覆盖于所述第一沟道孔及第二沟道孔的侧壁表面，电荷捕获层覆盖于所述阻挡层表面，隧穿层覆盖于所述电荷捕获层表面，沟道层覆盖于所述隧穿层表面，构成ONOP(氧化物-氮化物-氧化物-多晶硅)结构。所述阻挡层用于阻挡所述存储器层中的电荷流出；所述电荷捕获层用于捕获并存储电荷；所述隧穿层用于产生电荷；所述沟道层用于起到支撑的作用。实际应用中，所述存储器材料层可以通过CVD或ALD等工艺形成。
在步骤b中，主要是对存储器材料层的底部进行穿通处理，得到存储器层。实际应用中，可以采用干法刻蚀实现所述穿通处理过程。
在步骤c中，实际应用中，所述介质材料可以起到绝缘的作用，所述介质材料可以包括氧化硅。实际应用中，可以通过CVD或ALD等工艺实现该介质材料的填充。
以下结合图2a-图2d对本申请实施例提供一种三维存储器的制造方法进行详细阐述。图2a-图2d为本申请一具体示例提供的一种三维存储器的制造方法中的结构示意图。需要说明的是，图2a-图2d以半导体结构包括半导体衬底，形成在所述半导体衬底上的下层堆叠结构以及贯穿所述第一堆叠结构的第一沟道孔为例进行说明。如图2a所示，半导体结构包括：半导体衬底210、形成在所述半导体衬底210上的第一堆叠结构220以及贯穿所述第一堆叠结构220的第一沟道孔230。所述第一堆叠结构220为多层交错堆叠的氧化物层和氮化物层。这里，半导体结构还可以包括位于所述第一沟道孔230底部的硅外延层211等。所述硅外延层用于将沟道孔中沟道层与衬底中阱区电性连接。为了防止硅外延层被后续牺牲层的去除工艺损伤，可以在硅外延层上形成一层氧化层212，以保护硅外延层。
如图2b所示，在所述第一反应室内，在所述第一沟道孔230内利用反应气源形成第一牺牲层240，在所述第一反应室内，通入反应气源和掺杂气源，在所述第一沟道孔230内、所述第一牺牲层240上原位沉积第二牺牲层250。这里，所述第二牺牲层为掺杂碳层。在一些实施例中，还可以通过改变所述第一反应室内的反应参数，以使所述第一反应室内的反应参数和形成所述第一牺牲层的工艺中的反应参数不同，在通入与形成所述第一牺牲层的工艺中相同的反应气源，在所述第一沟道孔230内、所述第一牺牲层240上原位沉积第二牺牲层250。其中，所述反应参数包括以下至少之一：反应温度、反应功率和反应压力。这里，所述第二牺牲层为高模量碳层。本申请实施例中所述填充第一牺牲层以及所述形成第二牺牲层均在同一反应室内执行，从而减少了整体处理时间，避免了因进出不同的反应室而引起的污染，提高了产品良率。
如图2c所示，对所述第二牺牲层250的上表面进行平坦化处理，以使所述第二牺牲层250的上表面与所述第一沟道孔230的上表面齐平；在所述半导体结构上形成第二堆叠结构260(上层堆叠结构)；刻蚀所述第二堆叠结构，形成与所述第一沟道孔相对应且暴露所述第二牺牲层250的第二沟道孔270。在实际应用是，所述第二沟道孔270的刻蚀停止于所述第二牺牲层250内。由于所述第二牺牲层的耐刻蚀度大于所述第一牺牲层的耐刻蚀度，因此在形成第二沟道孔时，可以保证第二沟道孔的刻蚀停止在第二牺牲层内，从而不会出现第二沟道孔的刻蚀着陆深度超过器件设计要求和损伤下层堆叠结构的情况，从而提高了器件良率。需要说明的是，在所述第二堆叠结构260上形成第二沟道孔270时，所述第二沟道孔270位于与所述第一沟道孔230对应的位置上，即所述第二沟道孔270的中心线与所述第一沟道孔230的中心线重合。
如图2d所示，通过所述第二沟道孔270去除所述第一沟道孔230内的所述第一牺牲层240和所述第二牺牲层250。这里，去除所述第一牺牲层240和所述第二牺牲层250例如采用湿法刻蚀工艺执行。去除所述第一沟道孔230内的所述第一牺牲层240和所述第二牺牲层250后，所述第一沟道孔与所述第二沟道孔共同构成一贯通的总沟道孔280。
在实际应用时，在形成总沟道孔(连通的第一沟道孔和第二沟道孔)之后，还需要在总沟道孔中形成存储器层，具体过程为：所述总沟道孔穿过所述堆叠结构且延伸至所述衬底；所述总沟道孔的底部形成有硅外延层；在所述总沟道孔的侧壁以及所述总沟道孔底部的硅外延层的顶面形成存储器材料层；对所述总沟道孔底部的硅外延层的顶面的存储器材料层进行刻蚀，以穿过所述存储器材料层暴露所述总沟道孔底部的硅外延层，从而使后续制程中总沟道孔中的沟道层与硅外延层导通；在总沟道孔中填充介质材料。
本申请实施例提供了一种三维存储器的制造方法，提供半导体结构，所述半导体结构包括第一堆叠结构以及贯穿所述第一堆叠结构的第一沟道孔；在所述第一沟道孔内填充第一牺牲层；在所述第一沟道孔内、所述第一牺牲层上形成第二牺牲层；在所述第一堆叠结构上形成第二堆叠结构；刻蚀所述第二堆叠结构，形成与所述第一沟道孔相对应且暴露所述第二牺牲层的第二沟道孔；其中，所述第二牺牲层的耐刻蚀度大于所述第一牺牲层的耐刻蚀度。该方法通过在所述第一沟道孔内的第一牺牲层上形成耐刻蚀度大于所述第一牺牲层的第二牺牲层，使得第二沟道孔的刻蚀停止在第二牺牲层内避免在刻蚀形成第二沟通孔时，出现第一沟道孔内的材料层被过刻蚀而导致第二沟道孔的刻蚀着陆深度超出器件设计要求的情况，从而提高器件的良率。
基于前述三维存储器的制造方法相同的技术构思，本申请实施例提供一种三维存储器，所述三维存储器由前述三维存储器的制造方法制造形成。由于该三维存储器件的效果及各结构已在前述三维存储器的制造方法中进行描述，在此不作赘述。
应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述，不代表实施例的优劣。
本申请所提供的几个方法实施例中所揭露的方法，在不冲突的情况下可以任意组合，得到新的方法实施例。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种三维存储器的制造方法，其特征在于，所述方法包括：
提供半导体结构，所述半导体结构包括第一堆叠结构以及贯穿所述第一堆叠结构的第一沟道孔；
在所述第一沟道孔内填充第一牺牲层；
在所述第一沟道孔内、所述第一牺牲层上形成第二牺牲层；
在所述第一堆叠结构上形成第二堆叠结构；刻蚀所述第二堆叠结构，形成与所述第一沟道孔相对应且暴露所述第二牺牲层的第二沟道孔；
其中，刻蚀所述第二堆叠结构的工艺中，所述第二牺牲层的耐刻蚀度大于所述第一牺牲层的耐刻蚀度。
2.根据权利要求1所述的三维存储器的制造方法，其特征在于，所述第一牺牲层在第一反应室内利用反应气源形成；所述在所述第一沟道孔内、所述第一牺牲层上形成第二牺牲层，包括：
在所述第一反应室内，通入反应气源和掺杂气源，在所述第一沟道孔内、所述第一牺牲层上原位沉积第二牺牲层。
3.根据权利要求2所述的三维存储器的制造方法，其特征在于，
所述掺杂气源包括磷源或钨源。
4.根据权利要求3所述的三维存储器的制造方法，其特征在于，
所述第二牺牲层中磷元素的掺杂含量为40at％-60at％；
所述第二牺牲层中钨元素的掺杂含量为10at％-60at％。
5.根据权利要求1所述的三维存储器的制造方法，其特征在于，所述填充第一牺牲层在第一反应室内执行；所述在所述第一沟道孔内、所述第一牺牲层上形成第二牺牲层，包括：
改变所述第一反应室内的反应参数，以使所述第一反应室内的反应参数和形成所述第一牺牲层的工艺中的反应参数不同，通入与形成所述第一牺牲层的工艺中相同的反应气源，在所述第一沟道孔内、所述第一牺牲层上原位沉积第二牺牲层；
其中，所述反应参数包括以下至少之一：反应温度、反应功率、反应压力。
6.根据权利要求1或5所述的三维存储器的制造方法，其特征在于，
所述第一牺牲层为未掺杂碳层；
所述第二牺牲层为高模量碳层。
7.根据权利要求1所述的三维存储器的制造方法，其特征在于，刻蚀所述第二堆叠结构之后，所述方法还包括：
通过所述第二沟道孔去除所述第一沟道孔内的所述第一牺牲层和所述第二牺牲层。
8.根据权利要求7所述的三维存储器的制造方法，其特征在于，
在去除所述第一沟道孔内的所述第一牺牲层和所述第二牺牲层的步骤中采用的刻蚀气体包括以下至少之一：活性氧、O3、Cl2、HCl。
9.根据权利要求1所述的三维存储器的制造方法，其特征在于，所述在所述第一堆叠结构上形成第二堆叠结构之前，所述方法还包括：
对所述第二牺牲层的上表面进行平坦化处理，以使所述第二牺牲层的上表面与所述第一堆叠结构的上表面齐平。
10.一种三维存储器，其特征在于，所述三维存储器由权利要求1至9任一项所述的三维存储器的制造方法制造形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011488182.3A CN112635486B (zh) | 2020-12-16 | 2020-12-16 | 一种三维存储器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011488182.3A CN112635486B (zh) | 2020-12-16 | 2020-12-16 | 一种三维存储器及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112635486A true CN112635486A (zh) | 2021-04-09 |
| CN112635486B CN112635486B (zh) | 2024-04-09 |
Family
ID=75313915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011488182.3A Active CN112635486B (zh) | 2020-12-16 | 2020-12-16 | 一种三维存储器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112635486B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150104916A1 (en) * | 2013-10-10 | 2015-04-16 | Joon-Suk Lee | Method of Manufacturing Three Dimensional Semiconductor Memory Device |
| CN109196645A (zh) * | 2018-06-08 | 2019-01-11 | 长江存储科技有限责任公司 | 用于形成三维存储器件的双堆栈沟道孔结构的方法 |
| CN109346475A (zh) * | 2018-10-15 | 2019-02-15 | 长江存储科技有限责任公司 | 一种半导体存储器及其制造方法 |
| CN109755252A (zh) * | 2019-01-17 | 2019-05-14 | 长江存储科技有限责任公司 | 一种存储器件及其制造方法 |
| US20190348432A1 (en) * | 2018-05-14 | 2019-11-14 | Samsung Electronics Co., Ltd. | Method for fabricating semiconductor device and fabricating equipment for semiconductor device using the same |
| CN111403403A (zh) * | 2020-03-31 | 2020-07-10 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
-
2020
- 2020-12-16 CN CN202011488182.3A patent/CN112635486B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20150104916A1 (en) * | 2013-10-10 | 2015-04-16 | Joon-Suk Lee | Method of Manufacturing Three Dimensional Semiconductor Memory Device |
| US20190348432A1 (en) * | 2018-05-14 | 2019-11-14 | Samsung Electronics Co., Ltd. | Method for fabricating semiconductor device and fabricating equipment for semiconductor device using the same |
| CN109196645A (zh) * | 2018-06-08 | 2019-01-11 | 长江存储科技有限责任公司 | 用于形成三维存储器件的双堆栈沟道孔结构的方法 |
| CN109346475A (zh) * | 2018-10-15 | 2019-02-15 | 长江存储科技有限责任公司 | 一种半导体存储器及其制造方法 |
| CN109755252A (zh) * | 2019-01-17 | 2019-05-14 | 长江存储科技有限责任公司 | 一种存储器件及其制造方法 |
| CN111403403A (zh) * | 2020-03-31 | 2020-07-10 | 长江存储科技有限责任公司 | 三维存储器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112635486B (zh) | 2024-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3375013B1 (en) | Method of making a three-dimensional memory device containing annular etch-stop spacer | |
| US9780182B2 (en) | Molybdenum-containing conductive layers for control gate electrodes in a memory structure | |
| US9786681B1 (en) | Multilevel memory stack structure employing stacks of a support pedestal structure and a support pillar structure | |
| EP3286784B1 (en) | Method of making a multilevel memory stack structure using a cavity containing a sacrificial fill material | |
| US10879248B2 (en) | Semiconductor devices including capacitors and methods of manufacturing the same | |
| US9646975B2 (en) | Lateral stack of cobalt and a cobalt-semiconductor alloy for control gate electrodes in a memory structure | |
| US9496419B2 (en) | Ruthenium nucleation layer for control gate electrodes in a memory structure | |
| KR101831936B1 (ko) | 박막 형성 방법 및 이를 이용한 반도체 소자의 제조 방법 | |
| US8372732B2 (en) | Method for fabricating non-volatile memory device | |
| KR20140032238A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN103594423B (zh) | 制造非易失性存储器件的方法 | |
| US20150079748A1 (en) | Nonvolatile memory device and method for fabricating the same | |
| TW201523795A (zh) | 製造鐵電式隨機存取記憶體的方法 | |
| CN109742080B (zh) | 一种三维存储器及其制备方法 | |
| US20210327890A1 (en) | Three-dimensional memory device including discrete charge storage elements and methods of forming the same | |
| US9093266B2 (en) | Forming high aspect ratio isolation structures | |
| KR20120024200A (ko) | 반도체 소자의 제조 방법 | |
| CN111883417B (zh) | 一种三维存储器的制造方法 | |
| US20080054400A1 (en) | Capacitor and method of manufacturing the same | |
| CN112635486B (zh) | 一种三维存储器及其制造方法 | |
| CN113113418A (zh) | 一种3d nand存储器件及其制造方法 | |
| US20220406888A1 (en) | Semiconductor devices | |
| US11024645B2 (en) | Three-dimensional memory device containing a silicon nitride ring in an opening in a memory film and method of making the same | |
| CN111769117B (zh) | 一种三维存储器及其制造方法 | |
| CN113284907B (zh) | 三维存储器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |